JPH0159640B2 - - Google Patents
Info
- Publication number
- JPH0159640B2 JPH0159640B2 JP55132038A JP13203880A JPH0159640B2 JP H0159640 B2 JPH0159640 B2 JP H0159640B2 JP 55132038 A JP55132038 A JP 55132038A JP 13203880 A JP13203880 A JP 13203880A JP H0159640 B2 JPH0159640 B2 JP H0159640B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- output
- flop circuit
- circuit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
本発明は、複数の機能を有した時計のモード切
換え等に用いられる選択出力発生装置に関するも
ので、極めて簡単な構成で、モード切換えの中間
点においては切換え前のモードを保持するように
し、しかもチヤタリングによる影響を除去したも
のである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a selection output generator used for mode switching of a watch having multiple functions, and has an extremely simple configuration. , while eliminating the effects of chattering.
以下、本発明の一実施例を図面に基づいて説明
する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.
第１図および第２図において、つまみ１を取り
付けた軸２には回転体３…７を固着してあり、各
回転体３…７にはそれぞれ作動部３ａ…７ａを等
角度（72度）ずつ位相をずらして形成してある。
８…１２はそれぞれ作動部３ａ…７ａによつて動
作されるスイツチである。 In Figures 1 and 2, rotating bodies 3...7 are fixed to the shaft 2 to which the knob 1 is attached, and the operating parts 3a...7a are attached to each rotating body 3...7 at equal angles (72 degrees). They are formed with different phases.
8...12 are switches operated by actuating parts 3a...7a, respectively.
第３図において、１３…１７はフリツプフロツ
プ回路、１８…２２は第１のオアゲート回路、２
３はゲート回路、２４は第２のゲート回路、２５
…２９は抵抗である。 In FIG. 3, 13...17 are flip-flop circuits, 18...22 are first OR gate circuits, 2
3 is a gate circuit, 24 is a second gate circuit, 25
...29 is resistance.
以上の構成において、つまみ１を矢印Ａ方向に
回転すると、作動部３ａ…７ａによつてスイツチ
８…１２が順次間隔を持つて動作し、各出力には
それぞれ第４図Ａ，Ｂ…のごとく出力信号が生じ
る。スイツチ８の動作による第４図Ａの出力信号
によつてフリツプフロツプ回路１３がセツトさ
れ、スイツチ９の動作による第４図Ｂの出力信号
によつてフリツプフロツプ回路１４がセツトされ
るとともに、フリツプフロツプ回路１３，１５が
リセツトされる。そのため、フリツプフロツプ回
路１３からは第４図ANのごとく選択出力が生
じ、これがゲート回路２４を介して端子m1に生
じ、モード１が選択される。つぎにスイツチ１０
の動作によつてフリツプフロツプ回路１５がセツ
トされると、フリツプフロツプ回路１４，１６が
リセツトされる。したがつて、フリツプフロツプ
回路１４の端子m2には第４図BNのごとくモード
２の選択出力が生じる。 In the above configuration, when the knob 1 is rotated in the direction of the arrow A, the switches 8...12 are sequentially operated at intervals by the actuating parts 3a...7a, and each output is set as shown in FIG. 4A, B... An output signal is generated. The flip-flop circuit 13 is set by the output signal of FIG. 4A caused by the operation of switch 8, and the flip-flop circuit 14 is set by the output signal of FIG. 4B caused by the operation of switch 9. 15 is reset. Therefore, a selection output as shown in FIG. 4 AN is generated from the flip-flop circuit 13, which is generated at the terminal m1 via the gate circuit 24, and mode 1 is selected. Next, switch 10
When the flip-flop circuit 15 is set by the operation of the flip-flop circuit 15, the flip-flop circuits 14 and 16 are reset. Therefore, a mode 2 selection output is generated at the terminal m2 of the flip-flop circuit 14 as shown in FIG. 4 BN.
以下同様にして、フリツプフロツプ回路１５…
１７の端子m3…m5に、それぞれモード３…５の
選択出力が生じる。 Similarly, the flip-flop circuit 15...
Mode 3 ... 5 selection outputs are generated at the 17 terminals m3...m5 , respectively.
したがつてモード切換えの中間位置において、
各スイツチが総て開いている状態では、切換え前
の選択出力が保持される。上記と逆方向に回転し
た場合も同様である。 Therefore, at the intermediate position of mode switching,
When all the switches are open, the selected output before switching is maintained. The same applies when rotating in the opposite direction to the above.
ところで、作動部３ａ…７ａは十分な位相差を
もつて形成してあるため、各スイツチからの第４
図Ａ，Ｂ…の出力信号間に十分な間隔があり、各
出力信号中のチヤタリングが重複して発生するこ
とがなく、チヤタリングによる影響がなくなる。 By the way, since the actuating parts 3a...7a are formed with a sufficient phase difference, the fourth
There is a sufficient interval between the output signals in FIGS. A, B, . . . , and the chattering in each output signal does not occur redundantly, eliminating the influence of chattering.
なお第３図の端子ｐには、電源を投入したとき
に１パルスが供給されるようにしてあり、このと
きモード切換えの中間点にあつて各スイツチが開
いていた場合には、上記パルスによつて各フリツ
プフロツプ回路１３…１７が総てリセツトされ
る。そのため、ゲート回路２３のの出力によつて
ゲート回路２４の端子m1にモード１の選択出力
が生じる。すなわち、電源投入時に、各スイツチ
が総て開いた状態にあつてモードが不定の場合に
は、自動的にモード１が選択されるものである。
但し、電源投入時に、いずれかのスイツチが動作
していて所望のモードが選択されている場合に
は、これに対応したフリツプフロツプ回路がセツ
ト状態に保持されているため、端子ｐからのリセ
ツトパルスの発生中のみ出力不定となるが、これ
はほんの一瞬であり、その後はセツト状態に保持
されるものである。 Note that one pulse is supplied to the terminal p in Fig. 3 when the power is turned on, and if each switch is open at the midpoint of mode switching at this time, the above pulse is supplied. Therefore, all flip-flop circuits 13...17 are reset. Therefore, the mode 1 selection output is generated at the terminal m1 of the gate circuit 24 by the output of the gate circuit 23. That is, when the power is turned on, if all the switches are open and the mode is undefined, mode 1 is automatically selected.
However, if any switch is operating and the desired mode is selected when the power is turned on, the corresponding flip-flop circuit is held in the set state, so the reset pulse from terminal p is not applied. The output becomes unstable only during the occurrence, but this is only for a moment, after which it is held in the set state.
つぎに、多機能時計のモード切換えに用いた一
例を説明する。 Next, an example used for mode switching of a multi-function watch will be explained.
第５図において、３０は液晶表示部で、現在時
刻、月日、ストツプウオツチおよびタイマの４種
類のモードを切換表示するものである。表示窓３
１〜３１の後方には、第６図のごときドラム３２
を配設してあり、その周面には各モードにおける
操作ボタン３３〜３３の機能内容を記してあると
ともに、各モードを選択する作動部３４〜３４を
設けてある。３５〜３５はモード選択スイツチ
で、各出力は、第３図と同様の回路に供給してあ
る。 In FIG. 5, reference numeral 30 denotes a liquid crystal display section, which displays the current time, month, day, stopwatch, and timer by switching between four modes. Display window 3
Behind the drums 1 to 31, there is a drum 32 as shown in Fig. 6.
The functions of the operation buttons 33 to 33 in each mode are written on the circumferential surface thereof, and operating portions 34 to 34 for selecting each mode are provided. 35 to 35 are mode selection switches, each output of which is supplied to a circuit similar to that shown in FIG.
第５図では、現在時刻が選択されている状態か
らつまみ３６を矢印Ａ方向に回転してきて、モー
ド切換えの中間位置に達した状態を示し、このと
きは先に述べたように、切換え前のモード選択出
力が保持される。すなわち、依然として現在時刻
表示が行なわれる。そして第７図の状態まで回転
されると、これに対応した作動部３４によつて月
日モードの選択スイツチ３５が作動し、液晶表示
部３０によつて月日表示が行なわれる。この状態
で操作ボタン３３〜３３を操作することにより、
月・日付および曜日の修正が行なわれる。 FIG. 5 shows a state in which the knob 36 has been rotated in the direction of arrow A from the state where the current time is selected and has reached the intermediate position of mode switching. Mode selection output is retained. That is, the current time is still displayed. When it is rotated to the state shown in FIG. 7, the month/day mode selection switch 35 is operated by the corresponding operating section 34, and the month/day is displayed on the liquid crystal display section 30. By operating the operation buttons 33 to 33 in this state,
The month, date, and day of the week are corrected.
第８，９図は、それぞれタイマおよびストツプ
ウオツチが選択された状態を示してある。 Figures 8 and 9 show the timer and stopwatch selected, respectively.
以上のように本発明によれば、切換えの中間点
では切換え前の選択出力を保持でき、例えば、多
機能時計のモード切換えに用いた場合に、表示の
切換えがごく自然にかつ確実に行なえる。しかも
各スイツチがいずれも開いている状態で電源が投
入されたときにも所望のスイツチの動作出力が発
生するため、どのスイツチの動作出力も発生しな
いという状態をなくすことができ、例えば、多機
能時計のモード切換えに用いた場合に、電源投入
時にも必ずいずれかのモードが選択され、どのモ
ードも選択されないという不都合な状態をなくす
ことができる。 As described above, according to the present invention, the selection output before switching can be maintained at the intermediate point of switching, and for example, when used to switch the mode of a multi-function watch, the display can be switched very naturally and reliably. . Moreover, even when the power is turned on with all switches open, the desired switch operation output is generated, so it is possible to eliminate the situation where no operation output is generated from any switch. When used to change the mode of a watch, it is possible to eliminate the inconvenient situation where one mode is always selected when the power is turned on and no mode is selected.
第１図は本発明の一実施例を示した正面図、第
２図は第１図の側面図、第３図は回路構成の一例
を示した電気回路図、第４図は動作説明のための
パルス波形図、第５図は本発明を多機能時計に用
いた一例を示した正面図、第６図は第５図要部を
摘出して示した正面および側面図、第７〜９図は
それぞれ他の表示状態における正面図である。
２……軸、３ａ〜７ａ……作動部、８〜１２…
…スイツチ、１３〜１７……フリツプフロツプ回
路、、３４〜３４……作動部、３５〜３５……ス
イツチ。
Fig. 1 is a front view showing one embodiment of the present invention, Fig. 2 is a side view of Fig. 1, Fig. 3 is an electric circuit diagram showing an example of the circuit configuration, and Fig. 4 is for explanation of operation. FIG. 5 is a front view showing an example of the use of the present invention in a multi-function watch, FIG. 6 is a front and side view showing the main parts of FIG. 5, and FIGS. 7 to 9 are front views in other display states, respectively. 2... Axis, 3a-7a... Actuation part, 8-12...
...switch, 13-17...flip-flop circuit, 34-34...operating section, 35-35...switch.
Claims (1)
重複することなく間隔を持つて動作する複数のス
イツチと、このスイツチのそれぞれに対応してそ
のスイツチの動作出力を発生保持するフリツプフ
ロツプ回路を設け、各フリツプフロツプ回路の一
入力には上記対応するスイツチの出力を供給して
あり、各フリツプフロツプ回路の他入力には隣接
する２つのスイツチからの出力および電源投入時
のパルスが供給される第１のオアゲート回路を設
けてあり、各フリツプフロツプ回路のうちの所望
のフリツプフロツプ回路を除く残りのフリツプフ
ロツプ回路から動作出力が発生していないときに
出力を生じるゲート回路と、上記所望のフリツプ
フロツプ回路および上記ゲート回路の出力を入力
とする第２のオアゲート回路とからなり、この第
２のオアゲート回路からの出力を上記所望のフリ
ツプフロツプ回路に対応したスイツチの動作出力
とすることを特徴とする選択出力発生装置。1 A plurality of switches are operated at intervals without duplication by a plurality of operating parts provided on a common shaft, and a flip-flop circuit that generates and maintains the operating output of the switch in correspondence with each of the switches. One input of each flip-flop circuit is supplied with the output of the corresponding switch, and the other inputs of each flip-flop circuit are supplied with outputs from two adjacent switches and a first pulse at power-on. a gate circuit which produces an output when no operational output is generated from the remaining flip-flop circuits excluding the desired flip-flop circuit among each flip-flop circuit; and the desired flip-flop circuit and the gate circuit. a second OR gate circuit which receives the output of the flip-flop circuit as an input, and the output from the second OR gate circuit is used as the operation output of a switch corresponding to the desired flip-flop circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55132038A JPS5757395A (en) | 1980-09-22 | 1980-09-22 | Selective output generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55132038A JPS5757395A (en) | 1980-09-22 | 1980-09-22 | Selective output generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5757395A JPS5757395A (en) | 1982-04-06 |
| JPH0159640B2 true JPH0159640B2 (en) | 1989-12-19 |
Family
ID=15072046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55132038A Granted JPS5757395A (en) | 1980-09-22 | 1980-09-22 | Selective output generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5757395A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711170B2 (en) * | 1973-11-26 | 1982-03-03 |
-
1980
- 1980-09-22 JP JP55132038A patent/JPS5757395A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5757395A (en) | 1982-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3980868A (en) | Digital yacht racing timing system | |
| JP3672358B2 (en) | Clock with minute repeater function | |
| US4152887A (en) | Digital electronic alarm timepiece | |
| GB2027954A (en) | Electronic timepieces | |
| US4358840A (en) | Analogue alarm electronic timepiece | |
| JPH0159640B2 (en) | ||
| US4110969A (en) | Digital electronic alarm timepiece | |
| JPH0642233Y2 (en) | Clock correction mechanism | |
| JPH0117558B2 (en) | ||
| JPS6145510Y2 (en) | ||
| JPS625676Y2 (en) | ||
| JPH0425674Y2 (en) | ||
| JPS58113884A (en) | Electronic clock with timer | |
| JPS6244387Y2 (en) | ||
| JPH0443837Y2 (en) | ||
| JPH0710318Y2 (en) | Analog clock correction circuit | |
| JPS5832354B2 (en) | Electronic wristwatch with counting function | |
| JPS6239352Y2 (en) | ||
| JP2020169825A (en) | Electronic clock | |
| JPH0330875Y2 (en) | ||
| JPS5845588A (en) | Electronic wrist watch with combinational display | |
| JPH0263495U (en) | ||
| JP3190822B2 (en) | clock | |
| JPS6110227Y2 (en) | ||
| JPH02165094A (en) | Electronic type time switch |