JPH0159762B2 - - Google Patents
Info
- Publication number
- JPH0159762B2 JPH0159762B2 JP57036140A JP3614082A JPH0159762B2 JP H0159762 B2 JPH0159762 B2 JP H0159762B2 JP 57036140 A JP57036140 A JP 57036140A JP 3614082 A JP3614082 A JP 3614082A JP H0159762 B2 JPH0159762 B2 JP H0159762B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- transistor
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000005513 bias potential Methods 0.000 description 12
- 230000009977 dual effect Effects 0.000 description 8
- 230000035939 shock Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、特に2系統からの入力信号に増幅す
る集積回路化に適した増幅器に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention particularly relates to an amplifier suitable for integration into an integrated circuit that amplifies input signals from two systems.
増幅器において、2つの入力端子を備え、通常
は一方の入力端子からの入力信号(たとえば、テ
ープ・デツキまたはレコード・プレーヤーからの
再生信号)を増幅し、必要に応じてもう一方の入
力端子からの入力信号(たとえば、外部マスクか
らの音声信号)を混合して増幅するという使い方
がある。 An amplifier has two input terminals and typically amplifies the input signal from one input terminal (for example, the playback signal from a tape deck or record player) and optionally amplifies the input signal from the other input terminal. One use is to mix and amplify an input signal (for example, an audio signal from an external mask).
この様な用途に適した増幅器を集積回路化する
場合に問題となるのは、2つの入力端子から共通
に使用される増幅回路までを直流結合しなければ
ならないという事であり、それに伴ない2つの状
態を切換える時に直流バイアス電位に変動が無い
事が必要となる。即ち、2つの状態を切換える時
に、入力回路の直流バイアス電位に変動が生じる
と、その変動分が後の増幅回路によつて増幅さ
れ、シヨツク音として現われて不快感を与える。 The problem with integrated circuits of amplifiers suitable for such applications is that DC coupling must be made from the two input terminals to the commonly used amplifier circuit. It is necessary that there be no fluctuation in the DC bias potential when switching between two states. That is, if a fluctuation occurs in the DC bias potential of the input circuit when switching between two states, the fluctuation is amplified by the subsequent amplifier circuit and appears as a shock sound, giving an unpleasant feeling.
本発明の目的は、上記した問題点を解決し、切
換えシヨツク音を発生する事なく2つの入力端子
に加えられる入力信号を単独にまたは混合して一
つの増幅回路で増幅する増幅器を提供するにあ
る。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide an amplifier that amplifies input signals applied to two input terminals singly or in combination without generating switching shock noise using one amplifier circuit. be.
以下本発明を実施に従つて詳細に説明する。 Hereinafter, the present invention will be explained in detail according to its implementation.
第1図は本発明の一実施例を示すものである。
第1図において、一点鎖線で囲まれた100は増幅
器としての集積回路、200は負帰還電力増幅回
路である。a及びbは入力端子、cは切換え端
子、dは帰還端子、eは接地端子、fは出力端
子、そしてgは電源供給端子である。抵抗R12,
R13及びトランジスタQ13と抵抗R11とによりバイ
アス電流を設定し、ダイオードD2とトランジス
タQ2,Q5びQ10により定電流回路を構成して各部
にバイアスを供給する。トランジスタQ4と抵抗
R2で構成されるエミツタ・ホロワ回路と、トラ
ンジスタQ3と抵抗R3で構成される定電流回路と
は、共にトランジスタQ2によりバイアスされる。
同様に、トランジスタQ6と抵抗R5で構成される
エミツタ・ホロワ回路と、トランジスタQ4と抵
抗R4で構成される定電流回路とは共にトランジ
スタQ5によつてバイアスされる。また、トラン
ジスタQ16および抵抗R8ならびにトランジスタQ8
および抵抗R7で構成される定電流回路はトラン
ジスタQ10によりバイアスされる。 FIG. 1 shows an embodiment of the present invention.
In FIG. 1, the reference numeral 100 surrounded by a dashed line is an integrated circuit as an amplifier, and the reference numeral 200 is a negative feedback power amplification circuit. a and b are input terminals, c is a switching terminal, d is a feedback terminal, e is a ground terminal, f is an output terminal, and g is a power supply terminal. Resistance R 12 ,
A bias current is set by R 13 , transistor Q 13 , and resistor R 11 , and a constant current circuit is configured by diode D 2 , transistors Q 2 , Q 5 , and Q 10 to supply bias to each part. Transistor Q4 and resistor
The emitter follower circuit made up of R2 and the constant current circuit made up of transistor Q3 and resistor R3 are both biased by transistor Q2 .
Similarly, the emitter follower circuit consisting of transistor Q 6 and resistor R 5 and the constant current circuit consisting of transistor Q 4 and resistor R 4 are both biased by transistor Q 5 . Also, transistor Q 16 and resistor R 8 and transistor Q 8
A constant current circuit consisting of a resistor R7 and a resistor R7 is biased by a transistor Q10 .
切換え回路は、抵抗R9,R10及びトランジスタ
Q7,Q11およびQ12により構成されている。切換
え端子cに接続されたスイツチSWがMIX OFF
の位置にある時、トランジスタQ7,Q12は抵抗
R10によつてバイアスされて導通状態となり、ト
ランジスタQ11はしや断状態となる。これによ
り、トランジスタQ5のコレクタが接地されてト
ランジスタQ4及びQ6はしや断状態となり、また
トランジスタQ8及びトランジスタQ16は導通状態
となる。一方、スイツチSWがMIX ONの位置に
ある時、トランジスタQ7,Q12はベースが接地さ
れてしや断状態となり、トランジスタQ11は抵抗
R9によりバイアスされて導通状態となる。これ
により、トランジスタQ4及びQ6は導通状態、そ
してトランジスタQ8及びトランジスタQ16はトラ
ンジスタQ10のコレクタが接地されてしや断状態
となる。 The switching circuit consists of resistors R 9 , R 10 and transistors
It is composed of Q 7 , Q 11 and Q 12 . Switch SW connected to switching terminal c is MIX OFF
When the transistors Q 7 and Q 12 are in the position
Biased by R 10 , it becomes conductive, and transistor Q 11 turns off. As a result, the collector of transistor Q 5 is grounded, transistors Q 4 and Q 6 are turned off, and transistor Q 8 and transistor Q 16 are turned on. On the other hand, when the switch SW is in the MIX ON position, the bases of transistors Q 7 and Q 12 are grounded and are turned off, and transistor Q 11 is connected to the resistor
It is biased by R 9 and becomes conductive. As a result, transistors Q 4 and Q 6 are turned on, and transistors Q 8 and Q 16 are turned off because the collector of transistor Q 10 is grounded.
伝達回路はダイオードD1及びトランジスタQ9
のカレントミラー回路により構成され、ダイオー
ドD1のカソードはトランジスタQ3,Q4及びQ8の
コレクタに、また、トランジスタQ9のコレクタ
は抵抗R15及び負帰還電力増幅回路200の非反
転入力端子に接続される。また、トランジスタ
Q9は抵抗R15及びトランジスタQ15にバイアス電
流を供給し、負帰還電力増幅器200の非反転入
力端子のバイアス電位はトランジスタQ14,Q15
及び抵抗R12,R13,R14およびR15により設定さ
れる。 The transmission circuit consists of diode D 1 and transistor Q 9
The cathode of the diode D1 is connected to the collectors of transistors Q3 , Q4 , and Q8 , and the collector of the transistor Q9 is connected to the resistor R15 and the non-inverting input terminal of the negative feedback power amplifier circuit 200. connected to. Also, transistor
Q9 supplies a bias current to the resistor R15 and the transistor Q15 , and the bias potential of the non-inverting input terminal of the negative feedback power amplifier 200 is the same as that of the transistors Q14 and Q15.
and resistors R 12 , R 13 , R 14 and R 15 .
この様な構成の回路について動作説明を行な
う。 The operation of a circuit having such a configuration will be explained.
まず、切換え端子cに接続されたスイツチSW
がMIX OFFの位置にある時、入力端子aに加え
られる信号源VS1の信号はトランジスタQ1、抵抗
R2及びトランジスタQ3を介してダイオードD1に
伝達される。入力端子bに加えられる信号源VS2
の信号は、トランジスタQ5及びQ4がトランジス
タQ7の導通によりしや断状態にある為に、ダイ
オードD1に伝達されない。これによりダイオー
ドD1に伝達された信号源VS1からの信号は、ダイ
オードD1とトランジスタQ9で構成されるカレン
ト・ミラー回路により負帰還電力増幅器200の
非反転入力端子に伝達され、負帰還電力増幅器2
00によつて増幅されて出力端子fから出力され
る。 First, switch SW connected to switching terminal c
When is in the MIX OFF position, the signal from the signal source V S1 applied to input terminal a is connected to the transistor Q 1 and the resistor
It is transmitted to diode D 1 via R 2 and transistor Q 3 . Signal source V S2 applied to input terminal b
The signal is not transmitted to the diode D 1 because the transistors Q 5 and Q 4 are in a damped state due to the conduction of the transistor Q 7 . As a result, the signal from the signal source V S1 transmitted to the diode D 1 is transmitted to the non-inverting input terminal of the negative feedback power amplifier 200 by the current mirror circuit composed of the diode D 1 and the transistor Q 9 , and the signal is transmitted to the non-inverting input terminal of the negative feedback power amplifier 200. power amplifier 2
00 and output from the output terminal f.
一方、スイツチSWがMIX ONの位置にある
時、入力端子aに加えられる信号源VS1の信号は
上記と同様にダイオードD1に伝達される。入力
端子bに加えられる信号源VS2の信号は、トラン
ジスタQ6及びQ4が導通状態にある為、ダイオー
ドD1に伝達される。これにより、ダイオードD1
に伝達された信号源VS1及びVS2からの信号は混
合され、ダイオードD1とトランジスタQ9のカレ
ントミラー回路により負帰還電力増幅器200に
伝達される。そして負帰還電力増幅回路200に
より増幅された後、出力端子fより出力される。 On the other hand, when the switch SW is in the MIX ON position, the signal from the signal source V S1 applied to the input terminal a is transmitted to the diode D 1 in the same manner as described above. The signal of the signal source V S2 applied to the input terminal b is transmitted to the diode D 1 since the transistors Q 6 and Q 4 are in a conductive state. This makes the diode D 1
The signals from the signal sources V S1 and V S2 are mixed and transmitted to the negative feedback power amplifier 200 by a current mirror circuit including a diode D 1 and a transistor Q 9 . After being amplified by the negative feedback power amplification circuit 200, it is output from the output terminal f.
ここで、2つの状態、即ちMIX OFF及び
MIX ONの状態における負帰還電力増幅器20
0の非反転入力端子のバイアス電位は以下の様に
なる。 Here, there are two states, namely MIX OFF and
Negative feedback power amplifier 20 in MIX ON state
The bias potential of the 0 non-inverting input terminal is as follows.
まず、スイツチSWがMIX OFFの位置にある
時、負帰還電力増幅器200の非反転入力端子の
バイアス電位VBI1は次式で表される。 First, when the switch SW is in the MIX OFF position, the bias potential V BI1 of the non-inverting input terminal of the negative feedback power amplifier 200 is expressed by the following equation.
VBI1=ICQ9×R15+VBEQ15+VBQ15
=ID1×R15+VBEQ15+VBQ15 ………
ID1=ICQ3+ICQ8 ………
ICQ3=(VBQ3−VBEQ3)/R3 ………
ICQ8=(VBQ8−VBEQ8)/R7 ………
VBQ8=ICQ10×R2+VBQ16 ………
ただし
ID1:ダイオードD1の電流
ICQ3、ICQ8、ICQ9、ICQ10:トランジスタQ3,Q8,
Q9,Q10のコレクタ電流
VBEQ3、VBEQ8、VBEQ15:トランジスタQ3,Q8,
Q15のベース・エミツタ間電圧
VBQ3、VBQ8、VBQ15、VBQ16:トランジスタQ3,
Q8,Q15,Q16のベース電位
次に、スイツチSWがMIX ONの位置にある時
の非反転入力端子のバイアス電位VB12は次式で表
される。V BI1 = I CQ9 ×R 15 +V BEQ15 +V BQ15 = I D1 ×R 15 +V BEQ15 +V BQ15 ……… I D1 = I CQ3 +I CQ8 ……… I CQ3 = (V BQ3 −V BEQ3 )/R 3 … … I CQ8 = (V BQ8 − V BEQ8 ) / R 7 ……… V BQ8 = I CQ10 × R 2 + V BQ16 ……… However, ID 1 : Current of diode D 1 I CQ3 , I CQ8 , I CQ9 , I CQ10 :Transistors Q 3 , Q 8 ,
Collector currents of Q 9 , Q 10 V BEQ3 , V BEQ8 , V BEQ15 : Transistors Q 3 , Q 8 ,
Base-emitter voltage of Q 15 V BQ3 , V BQ8 , V BQ15 , V BQ16 : Transistor Q 3 ,
Base potential of Q 8 , Q 15 , Q 16 Next, the bias potential V B12 of the non-inverting input terminal when the switch SW is in the MIX ON position is expressed by the following equation.
VBI2=ID1×R15+VBEQ15+VBQ15 ………
ID1=ICQ3+ICQ4 ………
ICQ4=(VBQ4−VBEQ4)/R4 ………
VBQ4=ICQ5×R5+VBQ6 ………
ただし
ICQ4、ICQ5:トランジスタQ4,Q5のコレクタ電流
VBEQ4:トランジスタQ4のベース・エミツタ間電
圧
VBQ4、VBQ6:トランジスタQ4,Q6のベース電位
ここで、式及び式において、トランジスタ
Q5とQ10は同一形状のトランジスタでカレントミ
ラー回路を構成している為にICQ5=ICQ10であり、
トランジスタQ6とトランジスタQ16は同一形状で
抵抗R6とR16は同一値である為VBQ16=VBQ6であ
る。また、抵抗R5とR8は同一値である為、R5=
R8となり、従つてVBQ8=VBQ4となる。また式
及び;式において、トランジスタQ4とQ8は同一
形状、抵抗R4とR7は同一値である為、VBEQ4=
VBEQ8、R4=R7となり、ICQ4=ICQ8となる。これよ
り式及び式においてVBI1=VB12となり、スイ
ツチSWがMIX OFFあるいはMIX ONのいずれ
の位置にあつても負帰還電力増幅回路200の非
反転入力端子のバイアス電位は等しく、2つの状
態の切換えによる変動はない。従つて、切換えに
よるシヨツク音は発生しない。V BI2 = I D1 ×R 15 +V BEQ15 +V BQ15 ……… I D1 = I CQ3 +I CQ4 ……… I CQ4 = (V BQ4 −V BEQ4 )/R 4 ……… V BQ4 = I CQ5 ×R 5 +V BQ6 ...... However, I CQ4 , I CQ5 : Collector current V of transistors Q 4 , Q 5 BEQ4 : Base-emitter voltage of transistor Q 4 V BQ4 , V BQ6 : Base potential of transistors Q 4 , Q 6 Here, In the formula and formula, the transistor
Since Q 5 and Q 10 are transistors of the same shape and form a current mirror circuit, I CQ5 = I CQ10 ,
Transistor Q 6 and transistor Q 16 have the same shape, and resistors R 6 and R 16 have the same value, so V BQ16 = V BQ6 . Also, since resistors R 5 and R 8 have the same value, R 5 =
R 8 , so V BQ8 = V BQ4 . Also, in equations and equations, transistors Q 4 and Q 8 have the same shape, and resistors R 4 and R 7 have the same value, so V BEQ4 =
V BEQ8 , R 4 = R 7 , and I CQ4 = I CQ8 . From this, V BI1 = V B12 in the equations and equations, and the bias potential of the non-inverting input terminal of the negative feedback power amplifier circuit 200 is the same regardless of whether the switch SW is in the MIX OFF or MIX ON position, and the two states are equal. There is no change due to switching. Therefore, no shock noise is generated due to switching.
以上の様に本発明によれば、切換えシヨツク音
を発生することなく2つの入力端子に加えられる
信号を単独に、または混合して一つの負帰還電力
増幅回路で増幅する為の入力回路を実現できる。 As described above, according to the present invention, an input circuit is realized in which signals applied to two input terminals are amplified by one negative feedback power amplifier circuit, either singly or in combination, without generating switching shock noise. can.
次に第2図に本発明の別の実施例を示す。 Next, FIG. 2 shows another embodiment of the present invention.
第2図の実施例では本発明を使用してデユア
ル・アンプとしての機能とBTLアンプとしての
機能とを容易に切換えて動作させる2チヤンネル
電力増幅器を構成している。 In the embodiment shown in FIG. 2, the present invention is used to construct a two-channel power amplifier that can easily switch between a dual amplifier function and a BTL amplifier function.
第2図において、破線で囲まれた100は集積
回路、200及び300は同一の負帰還電力増幅
器である。hは負帰還電力増幅器300の帰還端
子、iはBTL用帰還端子、jは負帰還電力増幅
器300の出力端子であり、スイツチSWa,
SWb,SWcは連動になつている。また、第1図
と同一記号の素子あるいは端子は同一物を示す。 In FIG. 2, 100 surrounded by a broken line is an integrated circuit, and 200 and 300 are the same negative feedback power amplifier. h is the feedback terminal of the negative feedback power amplifier 300, i is the feedback terminal for BTL, j is the output terminal of the negative feedback power amplifier 300, and the switches SWa,
SWb and SWc are linked. Further, elements or terminals having the same symbols as in FIG. 1 indicate the same elements.
回路動作を説明すると、まず切換え端子cに接
続されたスイツチSWaがDualの位置にある時、
トランジスタQ7,Q12,Q24及びQ31が導通状態、
トランジスタQ11,Q19がしや断状態となり、こ
れによりトランジスタQ4,Q6がしや断状態、ト
ランジスタQ17,Q20が導通状態となる。この時、
信号源VS1より入力端子aに加えられた信号は、
トランジスタQ1及びQ3を介してダイオードD1に
伝達され、ダイオードD1とトランジスタQ9のカ
レントミラー回路で構成される伝達回路により負
帰還電力増幅回路200に伝達される。そこでさ
らに増幅されて出力端子fより負荷RL2に出力さ
れる。また信号源VS2より入力端子bに加えられ
た信号は、トランジスタQ17と抵抗R13で構成さ
れるエミツタ・ホロワ回路とトランジスタQ20を
介してダイオードD3に伝達され、ダイオードD3
とトランジスタQ23のカレントミラー回路で構成
される伝達回路により負帰還電力増幅回路300
に伝達される。そこでさらに増幅されて出力端子
jより負荷RL3に出力される。これにより、集積
回路100はデユアル・アンプとして動作する。 To explain the circuit operation, first, when switch SWa connected to switching terminal c is in the Dual position,
Transistors Q 7 , Q 12 , Q 24 and Q 31 are in a conductive state,
Transistors Q 11 and Q 19 are turned off, transistors Q 4 and Q 6 are turned off, and transistors Q 17 and Q 20 are turned on. At this time,
The signal applied to input terminal a from signal source V S1 is
The signal is transmitted to the diode D 1 via the transistors Q 1 and Q 3 , and is transmitted to the negative feedback power amplifier circuit 200 by a transmission circuit constituted by a current mirror circuit of the diode D 1 and the transistor Q 9 . There, it is further amplified and output from the output terminal f to the load R L2 . Further, the signal applied to input terminal b from the signal source V S2 is transmitted to the diode D 3 via the emitter follower circuit composed of the transistor Q 17 and the resistor R 13 and the transistor Q 20 , and is transmitted to the diode D 3
A negative feedback power amplification circuit 300 is created by a transmission circuit consisting of a current mirror circuit of transistor Q23 and
transmitted to. There, it is further amplified and output from output terminal j to load R L3 . Thereby, integrated circuit 100 operates as a dual amplifier.
一方、スイツチSWa,SWb,SWcがBTLの位
置にある時、切換え端子cが接地され、トランジ
スタQ7,Q12,Q24及びQ31がしや断状態、トラン
ジスタQ11,Q19が導通状態となり、これにより
トランジスタQ4,Q6及びQ32が導通状態、トラン
ジスタQ17,Q20がしや断状態となる。この時、
信号源VS1により入力端子aに加えられた信号
は、上記と同様にダイオードD1に伝達される。
また信号源VS2により入力端子bに加えられた信
号は、トランジスタQ6及びR4を介してダイオー
ドD1に伝達され、信号源VS1よりの信号と混合さ
れる。そしてダイオードD1とトランジスタQ9で
構成される伝達回路により負帰還電力増幅回路2
00に伝達され、増幅されて出力端子fより出力
される。さらに、出力端子fに現れた信号は抵抗
30、トランジスタQ20を介してBTL用帰還端子
iに伝達され、抵抗30と帰還抵抗Rf2によつて
減衰されて帰還端子hより負帰還電力増幅器30
0に伝達される。そして増幅されて、反転出力と
して出力端子jより出力される。これにより負荷
RL1の両端には互いに位相が反転した出力信号が
加わることになり、集積回路100はBTLアン
プとして動作する。 On the other hand, when the switches SWa, SWb, and SWc are in the BTL position, the switching terminal c is grounded, the transistors Q 7 , Q 12 , Q 24 , and Q 31 are turned off, and the transistors Q 11 and Q 19 are turned on. As a result, transistors Q 4 , Q 6 and Q 32 become conductive, and transistors Q 17 and Q 20 become inactive. At this time,
The signal applied to input terminal a by signal source V S1 is transmitted to diode D 1 in the same way as above.
Further, the signal applied to the input terminal b by the signal source V S2 is transmitted to the diode D 1 via the transistors Q 6 and R 4 and mixed with the signal from the signal source V S1 . Then, a negative feedback power amplifier circuit 2 is created by a transfer circuit consisting of a diode D1 and a transistor Q9 .
00, amplified, and output from the output terminal f. Furthermore, the signal appearing at the output terminal f is transmitted to the BTL feedback terminal i via the resistor 30 and the transistor Q 20 , is attenuated by the resistor 30 and the feedback resistor Rf 2 , and is sent to the negative feedback power amplifier 30 from the feedback terminal h.
0. The signal is then amplified and output from output terminal j as an inverted output. This causes the load
Output signals with mutually inverted phases are applied to both ends of R L1 , and the integrated circuit 100 operates as a BTL amplifier.
ここで、負帰還電力増幅器200及び300の
非反転入力端子のバイアス電位について説明す
る。まず負帰還電力増幅器200の非反転入力端
子のバイアス電位は、第1図の実施例で述べた様
にトランジスタQ3,Q4及びQ5の各コレクタ電流
ICQ3、ICQ4、ICQ8の影響を受けるが、ICQ4=ICQ8とな
る様に設定されているため、DualあるいはBTL
の切換え時にバイアス電位は変動しない。 Here, the bias potentials of the non-inverting input terminals of the negative feedback power amplifiers 200 and 300 will be explained. First, the bias potential of the non-inverting input terminal of the negative feedback power amplifier 200 is determined by the collector currents of the transistors Q 3 , Q 4 and Q 5 as described in the embodiment of FIG.
It is affected by I CQ3 , I CQ4 , and I CQ8 , but since it is set so that I CQ4 = I CQ8 , Dual or BTL
The bias potential does not change when switching.
次に、負帰還電力増幅回路300の非反転入力
端子のバイアス電位は、上記負帰還電力増幅回路
200の場合と同様に、トランジスタQ30のベー
ス電位VBQ30とトランジスタQ30のベース・エミツ
タ間電圧VBEQ30及びトランジスタQ28のコレクタ
電流ICQ28による抵抗R27の電圧降下R27×ICQ28とに
よつて決定される。ここでトランジスタQ28とダ
イオードD3はカレント・ミラー回路を構成して
いるため、トランジスタQ28のコレクタ電流ICQ28
はダイオードD3の電流ID3と等しくなり、ダイオ
ードD3の電流ID3はトランジスタQ20,Q21及びQ25
の各コレクタ電流ICQ20、ICQ21およびICQ25によつて
定まる。即ちスイツチSWaがDualの位置にある
場合は、トランジスタQ17,Q20が導通状態トラ
ンジスタQ21,Q23がしや断状態であつてID3=
ICQ20+ICQ25となり、スイツチSWaがBTLの位置
にある場合は逆にトランジスタQ17,Q20がしや
断状態、トランジスタQ21,Q23導通状態であり
ID3=ICQ21+ICQ25となる。ここですでに前記第1図
の実施例において述べたと同様に、トランジスタ
Q20とQ21の各コレクタ電流ICQ20及びICQ21が等しく
なる様にトランジスタQ17とQ23、Q20とQ21、そ
して抵抗R6とR32、R18とR22、R20とR21の形状や
抵抗値が設定されているため、ICQ20=ICQ21であ
る。このため、スイツチSWaがDualあるいは
BTLのいずれの位置にあつてもダイオードD3の
電流ID3に変動はなく、従つて負帰還電力増幅回
路300の非反転入力端子のバイアス電位は変動
しない。これらより負帰還電力増幅回路200と
300のいずれにおいても、DualあるいはBTL
の切換え時にシヨツク音は発生されない。 Next, the bias potential of the non-inverting input terminal of the negative feedback power amplifier circuit 300 is determined by the base potential V BQ30 of the transistor Q 30 and the base-emitter voltage of the transistor Q 30 , as in the case of the negative feedback power amplifier circuit 200 described above. It is determined by V BEQ30 and the voltage drop across resistor R 27 due to collector current I CQ28 of transistor Q 28 , R 27 ×I CQ28 . Here, transistor Q 28 and diode D 3 form a current mirror circuit, so the collector current of transistor Q 28 I CQ28
is equal to the current I D3 of diode D 3 , and the current I D3 of diode D 3 is equal to the current I D3 of transistors Q 20 , Q 21 and Q 25
is determined by the respective collector currents I CQ20 , I CQ21 and I CQ25 . That is, when the switch SWa is in the Dual position, transistors Q 17 and Q 20 are on, transistors Q 21 and Q 23 are off, and I D3 =
I CQ20 + I CQ25 , and when switch SWa is in the BTL position, conversely, transistors Q 17 and Q 20 are in the off state, and transistors Q 21 and Q 23 are in the conductive state.
I D3 = I CQ21 + I CQ25 . Here, as already described in the embodiment of FIG.
Transistors Q 17 and Q 23 , Q 20 and Q 21 , and resistors R 6 and R 32 , R 18 and R 22 , R 20 and R so that the collector currents I CQ20 and I CQ21 of Q 20 and Q 21 are equal. Since the shape and resistance value of 21 are set, I CQ20 = I CQ21 . For this reason, if the switch SWa is Dual or
The current I D3 of the diode D 3 does not change regardless of the position of the BTL, and therefore the bias potential of the non-inverting input terminal of the negative feedback power amplifier circuit 300 does not change. From these, in both negative feedback power amplifier circuits 200 and 300, Dual or BTL
No shock sound is generated when switching.
以上の様に本発明によれば、切換えシヨツク音
を発生することなくデユアル・アンプとしての機
能とBTLアンプとしての機能を容易に切換えて
動作させる2チヤンネルの電力増幅器を提供する
事もできる。 As described above, according to the present invention, it is also possible to provide a two-channel power amplifier that can easily switch between the dual amplifier function and the BTL amplifier function without generating switching shock noise.
第1図は本発明の一実施例を示す回路図であ
る。第2図は本発明による他の実施例を示す回路
図である。
100……集積回路、200,300……負帰
還電力増幅器、VS1,VS2……信号源、Q1〜Q32…
…トランジスタ、D1〜D3……ダイオード、R1〜
R34……抵抗、Rf1〜Rf2……帰還抵抗、RL1〜RL3
……負荷抵抗、C1〜C4……コンデンサ、a……
入力端子、b……入力端子、c……切換え端子、
d……帰還端子、e……接地端子、f……出力端
子、g……電源供給端子、h……帰還端子、i…
…BTL用帰還端子、j……出力端子、SW,
SWa〜SWc……スイツチ。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. FIG. 2 is a circuit diagram showing another embodiment according to the present invention. 100...Integrated circuit, 200, 300...Negative feedback power amplifier, V S1 , V S2 ... Signal source, Q1 to Q32 ...
...Transistor, D 1 ~ D 3 ... Diode, R 1 ~
R 34 ...Resistance, R f1 ~ R f2 ... Feedback resistance, R L1 ~ R L3
...Load resistance, C1 to C4 ...Capacitor, a...
Input terminal, b...Input terminal, c...Switching terminal,
d...Feedback terminal, e...Ground terminal, f...Output terminal, g...Power supply terminal, h...Feedback terminal, i...
...Feedback terminal for BTL, j...Output terminal, SW,
SWa~SWc……Switch.
Claims (1)
れる第1の入力信号に応じた電流を出力する第1
の入力回路と、第2の信号入力端子を有しこの端
子に供給される第2の入力信号に応じた電流を出
力する第2の入力回路と、この第2の入力回路の
無信号時の出力電流に等しく設定された電流を出
力する電流源回路と、切換え制御端子を有しこの
端子が第1の状態のときは前記第2の入力回路を
遮断状態としてその出力に電流が生じることを禁
止し前記切換え制御端子が第2の状態のときは前
記電流源回路を遮断状態としてその出力に電流が
生じることを禁止する切換え制御回路と、前記第
1および第2の入力回路ならびに前記電流源回路
の出力が共通に接続される入力を有し前記第1お
よび第2の入力回路の出力電流の和または前記第
1の入力回路および前記電流源回路の出力電流の
和に応じた電流を出力する伝達回路と、この伝達
回路からの出力電流を受ける増幅回路とを備える
ことを特徴とする増幅器。1 A first circuit having a first signal input terminal and outputting a current according to a first input signal supplied to this terminal.
a second input circuit that has a second signal input terminal and outputs a current according to a second input signal supplied to this terminal; It has a current source circuit that outputs a current set equal to the output current, and a switching control terminal, and when this terminal is in a first state, the second input circuit is cut off and a current is generated at its output. a switching control circuit that cuts off the current source circuit and prohibits generation of current at its output when the switching control terminal is in a second state, the first and second input circuits, and the current source; The output of the circuit has an input that is commonly connected, and outputs a current according to the sum of the output currents of the first and second input circuits or the sum of the output currents of the first input circuit and the current source circuit. What is claimed is: 1. An amplifier comprising: a transmission circuit that transmits a signal; and an amplifier circuit that receives an output current from the transmission circuit.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57036140A JPS58153408A (en) | 1982-03-08 | 1982-03-08 | Amplifier |
| US06/446,131 US4494077A (en) | 1981-12-02 | 1982-12-02 | Amplifier system switchable between two amplifying operations |
| US06/639,296 US4596957A (en) | 1981-12-02 | 1984-08-10 | Amplifier system switchable between two amplifying operations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57036140A JPS58153408A (en) | 1982-03-08 | 1982-03-08 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58153408A JPS58153408A (en) | 1983-09-12 |
| JPH0159762B2 true JPH0159762B2 (en) | 1989-12-19 |
Family
ID=12461476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57036140A Granted JPS58153408A (en) | 1981-12-02 | 1982-03-08 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58153408A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59166979A (en) * | 1983-03-14 | 1984-09-20 | Matsushita Electric Ind Co Ltd | Manufacture of magnet roll |
-
1982
- 1982-03-08 JP JP57036140A patent/JPS58153408A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58153408A (en) | 1983-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596957A (en) | Amplifier system switchable between two amplifying operations | |
| JPH05129915A (en) | Crosstalk preventive multi-input single output analog switch circuit | |
| JP3340250B2 (en) | Buffer circuit | |
| JPH0223047B2 (en) | ||
| JPH0159762B2 (en) | ||
| JPS58115930A (en) | electronic switching amplifier circuit | |
| JPS59207715A (en) | Amplifier | |
| JP3258837B2 (en) | Muting circuit | |
| JP2600648B2 (en) | Differential amplifier circuit | |
| JPH0528825Y2 (en) | ||
| JPS6240807A (en) | Muting circuit | |
| JPH0635535Y2 (en) | Click sound prevention circuit in direct-coupled amplifier | |
| JPH0219648B2 (en) | ||
| JPH0543210B2 (en) | ||
| JPS59108408A (en) | Amplifier | |
| JPS639236Y2 (en) | ||
| JPH0336100Y2 (en) | ||
| JPS6141359Y2 (en) | ||
| JP2557398B2 (en) | Amplifier circuit | |
| JPS62154807A (en) | Differential amplifier circuit | |
| JPS59144286A (en) | Audio mute circuit | |
| JPS5834613A (en) | Variable electronic impedance device | |
| JPS6259485B2 (en) | ||
| JPS6043014U (en) | electronic switching circuit | |
| JPH1075163A (en) | Switch circuit |