Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0159775B2 - - Google Patents
[go: Go Back, main page]

JPH0159775B2 - - Google Patents

Info

Publication number
JPH0159775B2
JPH0159775B2 JP17060484A JP17060484A JPH0159775B2 JP H0159775 B2 JPH0159775 B2 JP H0159775B2 JP 17060484 A JP17060484 A JP 17060484A JP 17060484 A JP17060484 A JP 17060484A JP H0159775 B2 JPH0159775 B2 JP H0159775B2
Authority
JP
Japan
Prior art keywords
output
analog
input terminal
digital
inputted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17060484A
Other languages
Japanese (ja)
Other versions
JPS6148230A (en
Inventor
Kimiharu Watanabe
Kenji Ootani
Akyoshi Yamada
Yaezo Shiotsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59170604A priority Critical patent/JPS6148230A/en
Publication of JPS6148230A publication Critical patent/JPS6148230A/en
Publication of JPH0159775B2 publication Critical patent/JPH0159775B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明、はアナログ信号をデイジタル信号に変
換及びデイジタル信号をアナログ信号に変換する
装置に関するものであり、オーデイオ分野・通信
分野等音声帯域信号を及う分野に広く利用されて
いる。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to a device for converting an analog signal into a digital signal and a digital signal into an analog signal, and is applicable to voice band signals such as the audio field and communication field. Widely used in the field.

従来例の構成とその問題点 第1図に従来例の構成を示す。第1図は、適応
形デルタ変調(以下ADMと略す)方式によるア
ナログ・デイジタル変換器(以下ADCと略す)
のブロツク図である。このDACは、構成が簡単
であり低価格であるという特長を有する。
Configuration of the conventional example and its problems Figure 1 shows the configuration of the conventional example. Figure 1 shows an analog-to-digital converter (hereinafter referred to as ADC) using the adaptive delta modulation (hereinafter referred to as ADM) method.
FIG. This DAC has the features of simple configuration and low price.

入力端子1に入力されたアナログ信号S1は、
アナログコンパレータ2の(−)入力端子に入力
される。このアナログコンパレータ2の出力D1
は、フリツプフロツプ3へ入力され、クロツクt
でサンプリングされ、デイジタル信号D2に変換
される。信号D2は、2分され、一方がADM変
調器の変調出力D3として出力端子4に出力さ
れ、他方が、適応ステツプ発生器5に入力され
る。この適応ステツプ発生器5の機能は、変調出
力D3が同符号が連続した時、例えば、通常用い
られるフリツプフロツプを4段直列に接続した場
合には、(+)、(+)、(+)、(+)あるいは
(−)、(−)、(−)、(−)の条件のみ、適応ステ
ツプを増加させることである。適応ステツプ発生
器5の出力信号S3は、積分器6へ入力され、ア
ナログ信号S2に変換される。アナログ信号S2
は上記アナログコンパレータ2の(+)入力端子
に入力される。以上が従来例の構成であるが第2
図を参照しながら、この従来例の動作を説明す
る。第2図は、アナログコンパレータ2の入力信
号であるS1とS2の波形を横軸を時間、縦軸を
電圧レベルで表示している。すなわち、アナログ
信号S1を正弦波入力とした時、信号S2は信号
S1に追従してその差M(斜線で示した部分)を
最小にする様に動作する。従つて、第2図に示す
如く出力信号D3は、区間d0−d1でレベルH、区
間d1−d2でレベルL、区間d2−d3でレベルHのデ
イジタル信号となる。
The analog signal S1 input to input terminal 1 is
It is input to the (-) input terminal of analog comparator 2. Output D1 of this analog comparator 2
is input to flip-flop 3, and clock t
The signal is sampled and converted into a digital signal D2. The signal D2 is divided into two parts, one being output as the modulated output D3 of the ADM modulator to the output terminal 4, and the other being input to the adaptive step generator 5. The function of the adaptive step generator 5 is that when the modulation output D3 has the same sign continuously, for example, when four stages of commonly used flip-flops are connected in series, the functions are (+), (+), (+), Only the conditions of (+) or (-), (-), (-), (-) increase the adaptation step. The output signal S3 of the adaptive step generator 5 is input to an integrator 6 and converted into an analog signal S2. Analog signal S2
is input to the (+) input terminal of the analog comparator 2. The above is the configuration of the conventional example, but the second
The operation of this conventional example will be explained with reference to the drawings. FIG. 2 shows the waveforms of S1 and S2, which are the input signals of the analog comparator 2, with the horizontal axis representing time and the vertical axis representing voltage level. That is, when the analog signal S1 is input as a sine wave, the signal S2 follows the signal S1 and operates so as to minimize the difference M (the shaded part). Therefore, as shown in FIG. 2, the output signal D3 becomes a digital signal of level H in the interval d0 - d1 , level L in the interval d1 - d2 , and level H in the interval d2 - d3 .

この従来例において、入力信号S1とS2の差
Mが復調された時、歪として発生し、特に周波数
が高い時及び入力信号レベルが大きい時に歪が大
きいという問題点があつた。
This conventional example has a problem in that when the difference M between the input signals S1 and S2 is demodulated, it occurs as distortion, and the distortion is particularly large when the frequency is high and the input signal level is large.

発明の目的 本発明は、以上の問題点を解決した歪の少な
く、かつ簡単で低価格に構成することができるア
ナログ・デジタル変換器を提供することを目的と
するものである。
OBJECTS OF THE INVENTION It is an object of the present invention to provide an analog-to-digital converter that solves the above problems, has less distortion, and can be constructed simply and at low cost.

発明の構成 本発明は、アナログ信号を2分する第1分岐手
段と、第1分岐手段の出力の一方が負入力端子に
入力される第1差動増幅手段と、第1分岐手段の
出力の他方が入力される反転出力イコライザ手段
と、前記反転出力イコライザ手段の出力が正入力
端子に入力される第2差動増幅手段と、第1差動
増幅手段の出力が負入力端子に入力されるアナロ
グコンパレータと、前記アナログコンパレータの
出力を外部クロツクによりサンプリングする記憶
手段と、前記記憶素子の出力を2分し、一方をア
ナログデジタル変換器のデジタル出力とする第2
分岐手段と、第2分岐手段のデジタル出力の他方
が入力され、1サンプルクロツク間の振幅ステツ
プ値を適応的に発生させる適応ステツプ発生手段
と、前記適応ステツプ発生手段の出力を積分器に
入力することによりデジタルアナログ変換を行な
う1ビツトアナログデイジタル変換手段と、前記
1ビツトアナログデイジタル変換手段のアナログ
出力を2分する第3分岐手段とを具備し、第3分
岐手段の出力の一方を前記アナログコンパレータ
の正入力端子へ入力するとともに、他方を第2差
動増幅手段の負入力端子へ入力し、第2差動増幅
器の出力を第1差動増幅器の正入力端子へ入力す
るように接続した構成となつており、これによ
り、簡単な構成で、しかも歪も小さくすることが
できる。
Structure of the Invention The present invention includes a first branching means for dividing an analog signal into two, a first differential amplification means to which one of the outputs of the first branching means is inputted to a negative input terminal, and an inverted output equalizer means to which the other input is input, a second differential amplification means to which the output of the inverted output equalizer means is inputted to the positive input terminal, and an output of the first differential amplification means is inputted to the negative input terminal. an analog comparator; a memory means for sampling the output of the analog comparator using an external clock; and a second memory device that divides the output of the memory element into two and makes one the digital output of the analog-to-digital converter.
the other of the digital outputs of the branching means and the second branching means is inputted, and adaptive step generation means for adaptively generating an amplitude step value between one sample clock; and the output of the adaptive step generation means is inputted to an integrator. 1-bit analog-to-digital converting means for performing digital-to-analog conversion by performing digital-to-analog conversion; and third branching means for dividing the analog output of the 1-bit analog-to-digital converting means into two, one of the outputs of the third branching means being divided into two. While inputting it to the positive input terminal of the comparator, the other one is inputted to the negative input terminal of the second differential amplifier means, and the output of the second differential amplifier is connected so as to be inputted to the positive input terminal of the first differential amplifier. With this configuration, it is possible to have a simple configuration and also to reduce distortion.

実施例の説明 本発明は、アナログ・デイジタル変換器の有す
る歪の低域にADM方式がデイジタル信号出力の
他にアナログ信号出力を有することに着目し、従
来のアナログ回路で用いられている歪低減対策を
応用したものである。
DESCRIPTION OF EMBODIMENTS The present invention focuses on the fact that the ADM system has an analog signal output in addition to a digital signal output in the low frequency range of distortion that an analog-to-digital converter has, and reduces distortion used in conventional analog circuits. This is an application of countermeasures.

第3図に本発明の一実施例を示す。 FIG. 3 shows an embodiment of the present invention.

第3図において、入力端子1に入力されたアナ
ログ信号S11は第1の分岐手段7で2分され、
一方を第1の差動アンプ8の(−)入力端子へ、
他方を反転出力イコライザ9の入力端子へ各々入
力される。第1の差動アンプ8の出力S14は、
アナログコンパレータ2の(−)入力端子へ入力
される。アナログコンパレータ2の出力D11
は、フリツプフロツプ3へ入力され、クロツクt
でサンプリングされ、デジタル信号D2に変換さ
れる。信号D2は分岐手段3aで2分され、一方
がADM変調器の変調出力D13として出力端子
4に出力され、他方が適応ステツプ発生器5に入
力される。適応ステツプ5の出力信号S13は積
分器6へ入力されアナログ信号S12に変換され
る。積分器6の出力S12は、第2の分岐手段9
aで2分され、一方をアナログコンパレータの
(+)入力端子へ、他方を第2の差動アンプ11
の(−)入力端子へ入力される。
In FIG. 3, the analog signal S11 input to the input terminal 1 is divided into two by the first branching means 7,
one to the (-) input terminal of the first differential amplifier 8,
The other one is input to the input terminal of the inverted output equalizer 9, respectively. The output S14 of the first differential amplifier 8 is
It is input to the (-) input terminal of analog comparator 2. Analog comparator 2 output D11
is input to flip-flop 3, and clock t
is sampled and converted into a digital signal D2. The signal D2 is divided into two by the branching means 3a, one of which is output to the output terminal 4 as the modulated output D13 of the ADM modulator, and the other is input to the adaptive step generator 5. The output signal S13 of the adaptation step 5 is input to an integrator 6 and converted into an analog signal S12. The output S12 of the integrator 6 is sent to the second branching means 9
divided into two by a, one side is connected to the (+) input terminal of the analog comparator, and the other side is connected to the second differential amplifier 11.
is input to the (-) input terminal.

一方、反転出力イコライザ9の出力信号S15
は、第2の差動アンプ11の(+)入力端子へ入
力され第2の差動アンプ11の出力信号S16
は、第1の差動アンプ8の(+)入力端子に入力
される。尚、第1図で示した従来のADM変調器
の部分を点線10で囲んで示す。すなわち、本実
施例は、従来のADM変調器のアナログコンパレ
ータ2の前段に2チヤンネルの差動アンプと反転
出力イコライザを配置し、アナログ入力信号S1
1と、従来ADM変調器10の出力信号S12を
演算用入力信号として使用している。
On the other hand, the output signal S15 of the inverted output equalizer 9
is input to the (+) input terminal of the second differential amplifier 11 and outputs the output signal S16 of the second differential amplifier 11.
is input to the (+) input terminal of the first differential amplifier 8. Note that the portion of the conventional ADM modulator shown in FIG. 1 is shown surrounded by a dotted line 10. That is, in this embodiment, a two-channel differential amplifier and an inverted output equalizer are arranged before the analog comparator 2 of the conventional ADM modulator, and the analog input signal S1
1 and the output signal S12 of the conventional ADM modulator 10 are used as input signals for calculation.

この構成により、歪は次の(1)式で示す如く低減
される。
With this configuration, distortion is reduced as shown by the following equation (1).

D′=1/(1/T)+A1・A2・D……(1) ただし、 D′:本実施例で改善された歪 D:改善される前の歪 A1:第1差動アンプの増巾度 A2:第2差動アンプの増巾度 T:従来ADM回路の増巾度 Tは、理想的には1であるので、歪を下げる為
には、A1・A2を大きくすれば良い。
D′=1/(1/T)+A1・A2・D……(1) However, D′: Distortion improved in this example D: Distortion before improvement A1: Increased amount of first differential amplifier Amplitude A2: Amplification degree of the second differential amplifier T: Amplification degree of the conventional ADM circuit Since T is ideally 1, in order to reduce distortion, A1 and A2 should be increased.

一方、既に述べた従来のアナログ回路における
歪低減対策は、時間遅延を考慮する必要は全くな
いが、本実施例では、クロツクtだけ時間遅延を
生ずる。例えば、フリツプフロツプ3を4段直列
とし、クロツクを250kHzとすれば、時間遅延量
は、16μ秒となる。しかしこの時間量を周波数に
直せば、60kHzとなり、音声帯域の上限である
20kHz以上であるため問題とならない。
On the other hand, in the conventional analog circuit distortion reduction measures described above, there is no need to consider time delay, but in this embodiment, a time delay is caused by the clock t. For example, if four stages of flip-flops 3 are connected in series and the clock is set to 250 kHz, the time delay amount will be 16 microseconds. However, if we convert this amount of time into a frequency, it becomes 60kHz, which is the upper limit of the audio band.
Since it is over 20kHz, it is not a problem.

尚、反転イコライザ9は、従来のADM変調器
10の周波数特性そ一致する為に必要となる。
又、本実施例は、ADM方式でなくとも他の1ビ
ツトADCであれば可能である。
Incidentally, the inverting equalizer 9 is necessary in order to match the frequency characteristics of the conventional ADM modulator 10.
Further, this embodiment can be applied to other 1-bit ADCs without using the ADM method.

発明の効果 本発明は、歪の少なく、簡単で低価格に構成す
ることができ、その為、オーデイオ分野、電子楽
器分野、いわゆるカラオケ分野、映像分野の音声
部、通信分野のデイジタル信号処理に必要なアナ
ログデイジタル変換器を提供することができる。
Effects of the Invention The present invention can be configured easily and at low cost with little distortion, and is therefore necessary for digital signal processing in the audio field, electronic musical instrument field, so-called karaoke field, audio section in the video field, and communication field. It is possible to provide an analog-to-digital converter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のアナログ・デイジタル変換器の
ブロツク図、第2図は同動作説明図、第3図は本
発明の一実施例におけるアナログデイジタル変換
器のブロツク図である。 1……入力端子、2……アナログコンパレー
タ、3……フリツプフロツプ、3a,7,9a…
…分岐手段、4……出力端子、5……適応ステツ
プ発生器、6……積分器、8……第1の差動アン
プ、9……反転出力イコライザ、10……ADM
変調器、11……第2の差動アンプ。
FIG. 1 is a block diagram of a conventional analog-to-digital converter, FIG. 2 is an explanatory diagram of the same operation, and FIG. 3 is a block diagram of an analog-to-digital converter according to an embodiment of the present invention. 1...Input terminal, 2...Analog comparator, 3...Flip-flop, 3a, 7, 9a...
... Branching means, 4 ... Output terminal, 5 ... Adaptive step generator, 6 ... Integrator, 8 ... First differential amplifier, 9 ... Inverting output equalizer, 10 ... ADM
Modulator, 11... second differential amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 アナログ信号を2分する第1分岐手段と、第
1分岐手段の出力の一方が負入力端子に入力され
る第1差動増幅手段と、第1分岐手段の出力の他
方が入力される反転出力イコライザ手段と、前記
反転出力イコライザ手段の出力が正入力端子に入
力される第2差動増幅手段と、第1差動増幅手段
の出力が負入力端子に入力されるアナログコンパ
レータと、前記アナログコンパレータの出力を外
部クロツクによりサンプリングする記憶手段と、
前記記憶素子の出力を2分し、一方をアナログデ
ジタル変換器のデジタル出力とする第2分岐手段
と、第2分岐手段のデジタル出力の他方が入力さ
れ、1サンプルクロツク間の振幅ステツプ値を適
応的に発生させる適応ステツプ発生手段と、前記
適応ステツプ発生手段の出力を積分器に入力する
ことによりデジタルアナログ変換を行なう1ビツ
トアナログデイジタル変換手段と、前記1ビツト
アナログデイジタル変換手段のアナログ出力を2
分する第3分岐手段とを具備し、第3分岐手段の
出力の一方を前記アナログコンパレータの正入力
端子へ入力するとともに、他方を第2差動増幅手
段の負入力端子へ入力し、第2差動増幅器の出力
を第1差動増幅器の正入力端子へ入力するように
接続してなるアナログデイジタル変換器。
1. A first branching means that divides the analog signal into two, a first differential amplification means in which one of the outputs of the first branching means is inputted to the negative input terminal, and an inversion device in which the other output of the first branching means is inputted. an output equalizer means, a second differential amplification means to which the output of the inverted output equalizer means is input to the positive input terminal, an analog comparator to which the output of the first differential amplification means is input to the negative input terminal; storage means for sampling the output of the comparator using an external clock;
A second branching means divides the output of the memory element into two and makes one the digital output of the analog-to-digital converter, and the other of the digital outputs of the second branching means is input, and the amplitude step value between one sample clock is calculated. an adaptive step generation means for adaptively generating the step; a 1-bit analog-to-digital conversion means for performing digital-to-analog conversion by inputting the output of the adaptive step generation means to an integrator; and an analog output of the 1-bit analog-to-digital conversion means. 2
one of the outputs of the third branching means is inputted to the positive input terminal of the analog comparator, the other is inputted to the negative input terminal of the second differential amplification means, and the second An analog-to-digital converter configured by connecting the output of a differential amplifier to the positive input terminal of a first differential amplifier.
JP59170604A 1984-08-16 1984-08-16 analog digital converter Granted JPS6148230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59170604A JPS6148230A (en) 1984-08-16 1984-08-16 analog digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59170604A JPS6148230A (en) 1984-08-16 1984-08-16 analog digital converter

Publications (2)

Publication Number Publication Date
JPS6148230A JPS6148230A (en) 1986-03-08
JPH0159775B2 true JPH0159775B2 (en) 1989-12-19

Family

ID=15907930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170604A Granted JPS6148230A (en) 1984-08-16 1984-08-16 analog digital converter

Country Status (1)

Country Link
JP (1) JPS6148230A (en)

Also Published As

Publication number Publication date
JPS6148230A (en) 1986-03-08

Similar Documents

Publication Publication Date Title
JP2573850B2 (en) Analog-to-digital converter
US4812846A (en) Dither circuit using dither including signal component having frequency half of sampling frequency
US20060282185A1 (en) Device and method for signal processing
US5021788A (en) Digital analog converter
JPH05227034A (en) Digital/analog converter
JP2002252527A (en) Method for compensating pulse width modulation signal and signal path constitution
JP3371681B2 (en) Signal processing device
CN101119117A (en) Digital-to-analog converter and conversion method
JPH0159775B2 (en)
US20020041244A1 (en) Digital-analog converter comprising a third order sigma delta modulator
JP3226657B2 (en) ΔΣ modulator
JP2751177B2 (en) Digital-to-analog converter
JP2584437B2 (en) A / D conversion circuit
JP3044846B2 (en) D / A converter
JP3230227B2 (en) A / D converter
JPH0821858B2 (en) Digital-analog converter
JPH01229524A (en) D/a converter
JPH0254624A (en) Digital analog conversion circuit
JPH0758641A (en) Chopper-stabilized sigma-delta analog-digital converter
JPH06284008A (en) Ad converter
KR0133499B1 (en) Chopper-stabilized sigma-delta analogue digital converter
JPH0730426A (en) D / A converter
KR100201289B1 (en) Tone generating circuit
JPH054349Y2 (en)
JPH05327511A (en) Digital / analog converter