Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0160965B2 - - Google Patents
[go: Go Back, main page]

JPH0160965B2 - - Google Patents

Info

Publication number
JPH0160965B2
JPH0160965B2 JP8430183A JP8430183A JPH0160965B2 JP H0160965 B2 JPH0160965 B2 JP H0160965B2 JP 8430183 A JP8430183 A JP 8430183A JP 8430183 A JP8430183 A JP 8430183A JP H0160965 B2 JPH0160965 B2 JP H0160965B2
Authority
JP
Japan
Prior art keywords
transistor
collector
emitter
whose
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8430183A
Other languages
Japanese (ja)
Other versions
JPS59209072A (en
Inventor
Hitoshi Ishikawa
Kenji Kano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8430183A priority Critical patent/JPS59209072A/en
Publication of JPS59209072A publication Critical patent/JPS59209072A/en
Publication of JPH0160965B2 publication Critical patent/JPH0160965B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半波整流回路に係り、特に高精度で周
波数特性のよい半波整流回路に関するものである 〔従来技術〕 従来、正弦波を半波整流して出力する回路とし
ては種々提案されているが、何れも回路構成が複
雑で、周波数特性が悪いという欠点があつた。ま
た、抵抗素子が多くこれに伴つて消費電力が多く
なり、集積回路化が困難であつた。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a half-wave rectifier circuit, and particularly relates to a half-wave rectifier circuit with high precision and good frequency characteristics [Prior Art] Conventionally, a sine wave is converted into a half-wave rectifier circuit. Various circuits for rectifying and outputting have been proposed, but all of them have the drawbacks of complex circuit configurations and poor frequency characteristics. Furthermore, the large number of resistive elements increases power consumption, making it difficult to integrate into an integrated circuit.

〔発明の概要〕[Summary of the invention]

本発明は以上の点に鑑み、このような問題を解
決すると共にかかる欠点を除去すべくなされたも
ので、その目的は簡単な回路構成にて高精度で周
波数特性がよく、しかも抵抗素子が少なく低消費
電力であり、集積回路化が容易な半波整流回路を
提供することにある。
In view of the above points, the present invention was made to solve such problems and eliminate such drawbacks.The present invention has a simple circuit configuration, high precision, good frequency characteristics, and a small number of resistive elements. An object of the present invention is to provide a half-wave rectifier circuit that consumes low power and is easily integrated into an integrated circuit.

このような目的を達成するため、本発明は第1
と第2および第3のカレントミラー回路と、周波
数特性改善のためのスピードアツプダイオードと
を設け、このダイオードを上記第3のカレントミ
ラー回路に接続するようにしたものである。
In order to achieve such an object, the present invention
, second and third current mirror circuits, and a speed-up diode for improving frequency characteristics, and this diode is connected to the third current mirror circuit.

〔発明の実施例〕[Embodiments of the invention]

以下、図面に基づき本発明の実施例を詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

まず、実施例を説明するまえに、本発明の理解
を容易にするため本発明の等価回路を第1図に示
し説明する。
First, before describing embodiments, an equivalent circuit of the present invention will be shown and explained in FIG. 1 in order to facilitate understanding of the present invention.

この第1図において、INは正弦波信号が印加
される入力端子、OUTは出力信号が得られる出
力端子である。そして、Aは演算増幅器で、その
非反転入力端(+)はコンデンサCを介して入力
端子INに接続され、反転入力端(−)は整流素
子(ダイオード)D1を順方向に介して演算増幅
器Aの出力端に接続されると共に、抵抗R1を介
して出力端子OUTに接続され、この演算増幅器
Aの出力端は整流素子(ダイオード)D2を順方
向に介して出力端子OUTに接続されている。ま
た、この出力端子OUTは抵抗R2を介して接地さ
れている。
In FIG. 1, IN is an input terminal to which a sine wave signal is applied, and OUT is an output terminal from which an output signal is obtained. A is an operational amplifier, whose non-inverting input end (+) is connected to the input terminal IN through a capacitor C, and whose inverting input end (-) is connected to the operational amplifier through a rectifying element (diode) D1 in the forward direction. It is connected to the output terminal of amplifier A and is also connected to the output terminal OUT via a resistor R1 , and the output terminal of this operational amplifier A is connected to the output terminal OUT via a rectifying element (diode) D2 in the forward direction. has been done. Further, this output terminal OUT is grounded via a resistor R2 .

このように構成された第1図の等価回路におい
て、入力端子INに印加された正弦波信号はダイ
オードD1により整流され、入力の正の半サイク
ルのみ出力端子OUTに得られる。第2図はその
入出力特性を示す特性図で、aは入力端子INに
印加される正弦波信号の波形を示したものであ
り、bは出力端子OUTに得られる出力信号の波
形を示したものである。
In the equivalent circuit of FIG. 1 constructed in this way, the sine wave signal applied to the input terminal IN is rectified by the diode D1 , and only the positive half cycle of the input is obtained at the output terminal OUT. Figure 2 is a characteristic diagram showing its input/output characteristics, where a shows the waveform of the sine wave signal applied to the input terminal IN, and b shows the waveform of the output signal obtained at the output terminal OUT. It is something.

第3図は本発明による半波整流回路の一実施例
を示す回路図である。
FIG. 3 is a circuit diagram showing an embodiment of a half-wave rectifier circuit according to the present invention.

図において、1は非反転入力端子で、この入力
端子はコンデンサCを介して信号源SGに接続さ
れている。2は反転入力端子で、この入力端子は
抵抗R1を介して出力端子3に接続されている。
そして、この出力端子3は出力信号が得られる端
子で、抵抗R2を介して接地されている。4は電
源の正極側VCCに接続された電源端子、5は電源
の負極側VEEに接続された電源端子である。
In the figure, 1 is a non-inverting input terminal, and this input terminal is connected to a signal source SG via a capacitor C. 2 is an inverting input terminal, and this input terminal is connected to the output terminal 3 via a resistor R1 .
This output terminal 3 is a terminal from which an output signal is obtained, and is grounded via a resistor R2 . 4 is a power supply terminal connected to the positive side V CC of the power supply, and 5 is a power supply terminal connected to the negative side V EE of the power supply.

Q1,Q2はベースおよびエミツタをそれぞれ共
通接続し、そのエミツタを電源端子4に接続した
PNPトランジスタで、これらは第1のカレント
ミラー回路を構成している。Q3はベースを非反
転入力端子1に接続したNPNトランジスタで、
そのコレクタはPNPトランジスタQ1のコレクタ
およびベースに接続されている。Q4,Q5はベー
スおよびエミツタをそれぞれ共通接続し、そのエ
ミツタを電源端子4に接続したPNPトランジス
タで、これらは第2のカレントミラー回路を構成
している。Q6はベースを反転入力端子2に接続
したNPNトランジスタで、そのコレクタはPNP
トランジスタQ5のコレクタおよびベースに接続
され、このNPNトランジスタQ6のエミツタは
NPNトランジスタQ3のエミツタに接続されると
共に、定電流源CCSを介して電源端子5に接続さ
れている。
For Q 1 and Q 2 , the base and emitter are connected in common, and the emitter is connected to power supply terminal 4.
The PNP transistors constitute a first current mirror circuit. Q 3 is an NPN transistor whose base is connected to non-inverting input terminal 1,
Its collector is connected to the collector and base of the PNP transistor Q1 . Q 4 and Q 5 are PNP transistors whose bases and emitters are commonly connected, and whose emitters are connected to the power supply terminal 4, and these constitute a second current mirror circuit. Q 6 is an NPN transistor whose base is connected to the inverting input terminal 2, and its collector is a PNP transistor.
Connected to the collector and base of transistor Q 5 , the emitter of this NPN transistor Q 6 is
It is connected to the emitter of the NPN transistor Q3 , and is also connected to the power supply terminal 5 via the constant current source CCS.

Q7はコレクタを電源端子4に接続し、エミツ
タをPNPトランジスタQ2のコレクタに接続した
NPNトランジスタで、このNPNトランジスタ
Q7は第1図に示す整流素子(ダイオード)D1
対応する。
The collector of Q 7 was connected to power supply terminal 4, and the emitter was connected to the collector of PNP transistor Q 2.
In NPN transistor, this NPN transistor
Q 7 corresponds to the rectifying element (diode) D 1 shown in FIG.

Q8はベースを出力端子3に接続し、エミツタ
をNPNトランジスタQ7のベースに接続すると共
にPNPトランジスタQ4のコレクタに接続した
PNPトランジスタ、Q9はコレクタをPNPトラン
ジスタQ2のコレクタに接続しエミツタを電源端
子5に接続したNPNトランジスタ、Q10はコレク
タをPNPトランジスタQ4のコレクタに接続しエ
ミツタを電源端子5に接続しベースをNPNトラ
ンジスタQ9のベースおよびPNPトランジスタQ8
のコレクタに接続したNPNトランジスタで、こ
のNPNトランジスタQ10はPNPトランジスタQ8
およびNPNトランジスタQ9と共に第3のカレン
トミラー回路を構成している。
Q 8 has its base connected to output terminal 3, and its emitter connected to the base of NPN transistor Q 7 and the collector of PNP transistor Q 4 .
PNP transistor Q 9 is an NPN transistor whose collector is connected to the collector of PNP transistor Q 2 and its emitter is connected to power supply terminal 5. Q 10 is an NPN transistor whose collector is connected to the collector of PNP transistor Q 4 and its emitter is connected to power supply terminal 5. Base of NPN transistor Q 9 and base of PNP transistor Q 8
This NPN transistor Q 10 is connected to the collector of PNP transistor Q 8
and NPN transistor Q9 constitute a third current mirror circuit.

Q11はベースをPNPトランジスタQ2のコレクタ
に接続したNPNトランジスタで、そのコレクタ
は電源端子VCCに接続され、エミツタは出力端子
3に接続されている。そして、このNPNトラン
ジスタQ11は第1図に示す整流素子(ダイオー
ド)D2に対応する。
Q 11 is an NPN transistor whose base is connected to the collector of the PNP transistor Q 2 , whose collector is connected to the power supply terminal V CC and whose emitter is connected to the output terminal 3 . This NPN transistor Q11 corresponds to the rectifying element (diode) D2 shown in FIG.

つぎにこの第3図に示す実施例の動作を説明す
る。
Next, the operation of the embodiment shown in FIG. 3 will be explained.

まず、非反転入力端子1に信号源SGからの正
弦波信号を入力した場合には、その正弦波の正の
半サイクルの印加時にNPNトランジスタQ3がオ
ンし、これに伴つてPNPトランジスタQ1,Q2
オン状態に移行する。このPNPトランジスタQ2
がオンするとNPNトランジスタQ11がオンし、出
力端子3に出力が取り出される。また、これと同
時に、出力端子3から抵抗R1を介して反転入力
端子2に正の半サイクルの信号が印加されるの
で、NPNトランジスタQ6はオンし、これに伴つ
てPNPトランジスタQ4,Q5はともにオン状態に
移行する。
First, when a sine wave signal from the signal source SG is input to the non-inverting input terminal 1, the NPN transistor Q 3 turns on when the positive half cycle of the sine wave is applied, and along with this, the PNP transistor Q 1 turns on. , Q 2 transitions to the on state. This PNP transistor Q2
When turned on, the NPN transistor Q11 turns on and the output is taken out to the output terminal 3. At the same time, a positive half-cycle signal is applied from the output terminal 3 to the inverting input terminal 2 via the resistor R 1 , so the NPN transistor Q 6 turns on, and along with this, the PNP transistors Q 4 , Q5 both transition to the on state.

つぎに、正弦波の次の負の半サイクルでは
NPNトランジスタQ3はオフし、これに伴つて
PNPトランジスタQ1,Q2もオフの状態に移行す
る。これと同時に、NPNトランジスタQ6もオフ
の状態に移行し、これに伴つてPNPトランジス
タQ4,Q5はオフし、PNPトランジスタQ2,Q4
コレクタ電位は負に振られる。そして、この時点
より次の半サイクルへ向かう過渡時に、NPNト
ランジスタQ7がない場合には、PNPトランジス
タQ2とPNPトランジスタQ4との電位関係に遅れ
が生じるため、追従性が悪く、周波数特性が劣化
する。
Then, in the next negative half cycle of the sine wave,
NPN transistor Q3 is turned off and along with this
PNP transistors Q 1 and Q 2 also turn off. At the same time, the NPN transistor Q 6 also turns off, and accordingly, the PNP transistors Q 4 and Q 5 turn off, and the collector potentials of the PNP transistors Q 2 and Q 4 swing negative. During the transition from this point to the next half cycle, if NPN transistor Q 7 is not present, there will be a delay in the potential relationship between PNP transistor Q 2 and PNP transistor Q 4 , resulting in poor followability and frequency characteristics. deteriorates.

これに対し、NPNトランジスタQ7が存在する
と、このNPNトランジスタQ7のオンにより、常
にVCQ2<VCQ4という関係が保たれ、正の半サイク
ルへ向う時点で、PNPトランジスタQ4のコレク
タ電位上昇が速くなり、周波数特性が改善される
という利点をもつ。なお、上記VCQ2およびVCQ4
それぞれPNPトランジスタQ2およびPNPトラン
ジスタQ4のコレクタ電位である。
On the other hand, when NPN transistor Q 7 is present, the relationship of V CQ2 < V CQ4 is always maintained due to the on-state of NPN transistor Q 7 , and the collector potential of PNP transistor Q 4 increases at the point in time when moving toward the positive half cycle. This has the advantage of faster speed and improved frequency characteristics. Note that V CQ2 and V CQ4 are collector potentials of PNP transistor Q 2 and PNP transistor Q 4 , respectively.

また、回路動作上、安定時にはPNPトランジ
スタQ8の働きにより、PNPトランジスタQ2
PNPトランジスタQ4のコレクタ電位は同じにな
る。
In addition, due to the circuit operation, when stable, PNP transistor Q 8 and PNP transistor Q 2
The collector potentials of PNP transistor Q4 will be the same.

つまり、出力端子3側から見ると、PNPトラ
ンジスタQ4のコレクタ電位VCQ4は出力電位をVO
とすると、 VCQ4=VO+VBEQ8 で表わされ、また、同様に、 VCQ2=VO+VBEQ11 で表わされる。ここで、VBEQ8およびVBEQ11
PNPトランジスタQ8のベース・エミツタ間電位
およびNPNトランジスタQ11のベース・エミツタ
間電位である。
In other words, when viewed from the output terminal 3 side, the collector potential V CQ4 of the PNP transistor Q 4 is equal to the output potential V O
Then, V CQ4 = V O +V BEQ8 , and similarly, V CQ2 = V O + V BEQ11 . Here, V BEQ8 and V BEQ11 are
These are the base-emitter potential of the PNP transistor Q8 and the base-emitter potential of the NPN transistor Q11 .

そして、 VBEQ8VBEQ11 より VCQ4VCQ2 となり、NPNトランジスタQ7のベース・エミツ
タ間電位VBEQ7はほぼ零となり、安定期にはNPN
トランジスタQ7は働かず、このNPNトランジス
タQ7による実効的な動作の制約を受けない。
Then, V BEQ8 V BEQ11 becomes V CQ4 V CQ2 , and the base-emitter potential V BEQ7 of NPN transistor Q 7 becomes almost zero, and in the stable period, NPN
Transistor Q7 does not work, and its effective operation is not restricted by this NPN transistor Q7 .

なお、上記第3図に示す実施例においては、
NPN入力タイプの場合を例にとつて説明したが、
本発明はこれに限定されるものではなく、PNP
入力タイプの場合も同様である。また、整流素子
D1としてNPNトランジスタを用いた場合を例に
とつて説明したが、本発明はこれに限定されるも
のではなく、どのようなPN接合のものでもよ
い。
In addition, in the embodiment shown in FIG. 3 above,
I explained using the case of NPN input type as an example, but
The present invention is not limited to this, but PNP
The same applies to input types. In addition, the rectifier
Although the case where an NPN transistor is used as D1 has been described as an example, the present invention is not limited to this, and any type of PN junction may be used.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれ
ば、複雑な手段を用いることなく、第1〜第3の
カレントミラー回路とスピードアツプ用の整流素
子を設けるという簡単な構成によつて高性能な半
波整流回路が得られ、しかも、抵抗素子が少なく
てすむため、低消費電力であり、集積回路化が容
易であるので、実用上の効果は極めて大である。
As is clear from the above description, according to the present invention, high performance can be achieved by a simple configuration of providing the first to third current mirror circuits and a speed-up rectifying element without using complicated means. A half-wave rectifier circuit can be obtained, and since the number of resistive elements is small, the power consumption is low, and the circuit can be easily integrated, so that the practical effects are extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の等価回路図、第2図は第1図
の等価回路における入出力特性図、第3図は本発
明による半波整流回路の一実施例を示す回路図で
ある。 Q1,Q2……PNPトランジスタ、Q3……NPN
トランジスタ、Q4,Q5……PNPトランジスタ、
Q6,Q7……NPNトランジスタ、Q8……PNPト
ランジスタ、Q9〜Q11……NPNトランジスタ、
CCS……定電流源。
FIG. 1 is an equivalent circuit diagram of the present invention, FIG. 2 is an input/output characteristic diagram of the equivalent circuit of FIG. 1, and FIG. 3 is a circuit diagram showing an embodiment of a half-wave rectifier circuit according to the present invention. Q 1 , Q 2 ...PNP transistor, Q 3 ...NPN
Transistor, Q 4 , Q 5 ...PNP transistor,
Q 6 , Q 7 ... NPN transistor, Q 8 ... PNP transistor, Q 9 ~ Q 11 ... NPN transistor,
CCS...constant current source.

Claims (1)

【特許請求の範囲】[Claims] 1 ベースおよびエミツタをそれぞれ共通接続し
そのエミツタを電源の正極側に接続してなる同極
性の第1および第2のトランジスタによつて構成
される第1のカレントミラー回路と、コレクタが
前記第1のトランジスタのコレクタに接続されか
つベースに入力信号が供給される異極性の第3の
トランジスタと、ベースおよびエミツタをそれぞ
れ共通接続しそのエミツタを前記電源の正極側に
接続してなる同極性の第4および第5のトランジ
スタによつて構成される第2のカレントミラー回
路と、コレクタが前記第5のトランジスタのコレ
クタに接続されエミツタが前記第3のトランジス
タのエミツタに接続されると共に定電流源を介し
て前記電源の負極側に接続されベースに出力信号
が供給される異極性の第6のトランジスタと、コ
レクタが前記電源の正極側に接続されエミツタが
前記第2のトランジスタのコレクタに接続されベ
ースが前記第4のトランジスタのコレクタに接続
された異極性の第7のトランジスタと、エミツタ
が前記第4のトランジスタのコレクタに接続され
た同極性の第8のトランジスタとコレクタが前記
第2のトランジスタのコレクタに接続されエミツ
タが前記電源の負極側に接続されベースが前記第
8のトランジスタのコレクタに接続された異極性
の第9のトランジスタおよびコレクタが前記第4
のトランジスタのコレクタに接続されエミツタが
前記電源の負極側に接続されベースが前記第8の
トランジスタのコレクタに接続した異極性の第10
のトランジスタとによつて構成される第3のカレ
ントミラー回路と、コレクタが前記電源の正極側
に接続されエミツタが出力端子に接続されベース
が前記第2のトランジスタのコレクタに接続され
た異極性の第11のトランジスタとによつて構成さ
れたことを特徴とする半波整流回路。
1 A first current mirror circuit constituted by first and second transistors of the same polarity, whose bases and emitters are connected in common and whose emitters are connected to the positive side of a power supply; a third transistor of different polarity connected to the collector of the transistor and having an input signal supplied to its base; and a third transistor of the same polarity, the base and emitter of which are connected in common, and the emitter of which is connected to the positive side of the power supply. a second current mirror circuit constituted by a fourth transistor and a fifth transistor, a collector connected to the collector of the fifth transistor, an emitter connected to the emitter of the third transistor, and a constant current source; a sixth transistor of a different polarity, which is connected to the negative pole side of the power supply through the base and whose base is supplied with an output signal; a seventh transistor of a different polarity whose emitter is connected to the collector of the fourth transistor, an eighth transistor of the same polarity whose emitter is connected to the collector of the fourth transistor, and a collector of which is connected to the collector of the second transistor. a ninth transistor of a different polarity, the collector of which is connected to the fourth transistor;
a tenth transistor of different polarity, whose emitter is connected to the negative electrode side of the power supply and whose base is connected to the collector of the eighth transistor;
a third current mirror circuit comprising a transistor of different polarity, the collector of which is connected to the positive side of the power supply, the emitter of which is connected to the output terminal, and the base of which is connected to the collector of the second transistor; A half-wave rectifier circuit comprising an eleventh transistor.
JP8430183A 1983-05-12 1983-05-12 Half-wave rectifying circuit Granted JPS59209072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8430183A JPS59209072A (en) 1983-05-12 1983-05-12 Half-wave rectifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8430183A JPS59209072A (en) 1983-05-12 1983-05-12 Half-wave rectifying circuit

Publications (2)

Publication Number Publication Date
JPS59209072A JPS59209072A (en) 1984-11-27
JPH0160965B2 true JPH0160965B2 (en) 1989-12-26

Family

ID=13826651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8430183A Granted JPS59209072A (en) 1983-05-12 1983-05-12 Half-wave rectifying circuit

Country Status (1)

Country Link
JP (1) JPS59209072A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10717416B2 (en) 2014-07-16 2020-07-21 Murakami Corporation Washer fluid heating device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719888B1 (en) 2006-10-12 2007-05-18 주식회사 백산공영 Ground reinforcement construction method to improve the ground strength

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10717416B2 (en) 2014-07-16 2020-07-21 Murakami Corporation Washer fluid heating device

Also Published As

Publication number Publication date
JPS59209072A (en) 1984-11-27

Similar Documents

Publication Publication Date Title
JPH0160965B2 (en)
JPS5951178B2 (en) Pulse signal control circuit
JPH0718176Y2 (en) Rectifier circuit
JPH026684Y2 (en)
JPS591236U (en) High voltage pulse generation circuit
JPS5936039Y2 (en) switching circuit
JPS584253Y2 (en) buffer amplifier
JPS5967018U (en) bias circuit
JPH0537549Y2 (en)
JPS5963714U (en) constant current circuit
JPS62158933U (en)
JPS5931061U (en) full wave rectifier circuit
JPS6087017U (en) Constant current circuit with voltage limit
JPS6053065U (en) voltage comparison circuit
JPS60134326U (en) High voltage DC switching circuit
JPS6079820U (en) current mirror circuit
JPS6030635U (en) flip flop circuit
JPS6271913U (en)
JPS6076414U (en) constant voltage circuit
JPS5988756U (en) anti-phase summing amplifier
JPS60652U (en) Highest voltage selection circuit
JPS611913U (en) voltage follower circuit
JPS5967017U (en) bias circuit
JPH0831786B2 (en) Driver circuit
JPH0469924U (en)