Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0210596B2 - - Google Patents
[go: Go Back, main page]

JPH0210596B2 - - Google Patents

Info

Publication number
JPH0210596B2
JPH0210596B2 JP61163939A JP16393986A JPH0210596B2 JP H0210596 B2 JPH0210596 B2 JP H0210596B2 JP 61163939 A JP61163939 A JP 61163939A JP 16393986 A JP16393986 A JP 16393986A JP H0210596 B2 JPH0210596 B2 JP H0210596B2
Authority
JP
Japan
Prior art keywords
core
power
signal
multilayer circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61163939A
Other languages
English (en)
Other versions
JPS6247199A (ja
Inventor
Raruu Erisu Seron
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6247199A publication Critical patent/JPS6247199A/ja
Publication of JPH0210596B2 publication Critical patent/JPH0210596B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は多層回路基板の製造方法、より具体的
に言えば、コンピユータなどの装置に使われる印
刷回路基板用の多層回路板を作るための平坦面
(flush surface)積層体の製造方法に関する。
B 従来技術 或る種のアプリケーシヨンのための多層回路基
板を作る場合、基板の回路密度を犠牲にすること
なく、よりコンパクトで、より高速動作が可能な
基板を作ることが必要である。これは、パワー・
コア積層体及び信号コア積層体を用いる多層回路
基板の特性インピーダンスを下げることによつて
実現しうる。多層回路基板の特性インピーダンス
は通常80オーム程度であるが、これを50オーム程
度に下げることができれば、ほぼ所望の電気的特
性を達成することができる。周知のように、特性
インピーダンスは信号導体とパワー導体の間隔に
依存し、この間隔を小さくすれば信号導体に関す
る特性インピーダンスを下げることができる。従
つて、パワー・コア積層体と信号コア積層体の間
に誘電体材料、通常はエポキシ樹脂含浸ガラスを
挾んで一体に積層する場合に、両積層体の間隔を
所望の小さな値にするように制御できるのが望ま
しい。
ところが、従来の多層回路基板の製造方法はパ
ワー・コア(内層)及び信号コア(外層)として
銅貼り基板を使用し、エツチング処理によつて表
面銅層のパターニングを行なつた後に、パワー・
コアと信号コアの間に誘電体材料の層を挾んで積
層し加熱圧着するのが普通である。パワー・コア
の銅層には、後に外側の信号導体を相互接続する
貫通孔を通すためのクリアランス開孔が設けられ
る。従つて、パワー・コアと信号コアの対向表面
は共に平坦でなく、間挿される誘電体材料は積層
圧着の際に信号導体間のすき間及びクリアランス
開孔を埋める必要があり、多量の誘電体材料を必
要する。多量の誘電体材料を用いた場合は積層時
の厚さの制御が難しく、また厚くなりやすい。誘
電体材料の量を少なくした場合は、誘電体材料で
埋められない空隙が生じやすく、誘電体材料の量
を単純に減らすことはできない。空隙は積層圧着
が不十分な場合にも生じやすい。従つて、この従
来の方法を用いた場合は、比較的低い特性インピ
ーダンスの多層回路基板を所望の公差の範囲内で
正確に且つ簡単に、しかも空隙を生じることなく
製造するのは不可能ではないにしても、非常に困
難である。
従つて、パワー・コア積層体及び信号コア積層
体の対向表面を予め平坦面として形成し、少ない
量の誘電体材料で、制御された層間厚さを達成で
きるようにすることが望ましい。従来、信号コア
積層体の平坦化技術としてはいくつかのものが提
案され、例えば特開昭58−93399号公報に1の好
ましい方法が示されている。しかし従来、パワ
ー・コア積層体のための簡単な平坦化技術は提案
されていなかつた。
また、通常の回路基板製造技術は、フオトレジ
ストを付着したり、回路線などを付加メツキした
り、あるいは表面食刻したりする化学的処理工程
を通常必要とし、“湿式”プロセスを伴うことが
多い。しかしながら、環境汚染及び安全性の観点
からいえば、湿式プロセスと関連したタイプの化
学処理工程を含まない“乾式”プロセス、例えば
プラズマ・ガス処理及び機械的ドリルのようなプ
ロセスで回路基板を製造するのが好ましい。
C 発明が解決しようとする問題点 本発明の目的は、所望の低い特性インピーダン
スを有する多層回路基板を製造する簡単で信頼性
ある方法を提供することにある。
本発明の他の目的は、所望の低い特性インピー
ダンスを有する積層回路基板を作る際に用いるパ
ワー・コア積層体を製造する方法を提供すること
にある。
本発明の他の目的は、乾式プロセスを使つて、
所望の低特性インピーダンスを有する多層回路基
板を製造する方法を提供することにある。
D 問題点を解決するための手段 開孔を有するパワー面用導電性シートを誘電体
シートの少なくとも片面に積層して、平坦な表面
を有する1対のプレス部材の間に配置し、の誘電
体を開孔に流入させて平坦な表面を有する積層体
を形成するように加熱プレスする。
E 実施例 第1図を参照すると、本発明の原理に従つて、
上部の平坦面信号コア3と下部の平坦面信号コア
4との間に、平坦面パワー・コア2を一緒に積層
することにより構成された多層回路基板1の一部
を示す断面図が示されている。第1図に示されて
いるように、パワー・コア2から上部平坦面信号
コア3を隔離する上部誘電体層5と、パワー・コ
ア2から下部平坦面信号4を隔離する下部誘電体
層6がある。誘電体層5及び6は、複合多層回路
基板構造1を形成するように、信号コア3,4及
びパワー・コア2と共に積層される期間に硬化さ
れるエポキシ樹脂又は他の同様な材料を含浸した
ガラス布で構成される。
また、第1図に示されたように、平坦面パワ
ー・コア2は埋設された導体10を有する誘電体
層7も含み、電源(図示せず)から多層回路基板
1へ電力を供給するためのパワー面を形成する。
一方のパワー面はアース面として使用しうる。加
えて、第1図に示されたように、上部平坦面信号
コア3は、多層回路基板1上に装着される電子素
子(図示せず)間の電路の如き所望の電気的接続
を与える電気回路を形成するために、埋設された
導体11を有する誘電体材料8を含んでいる。同
様に、下部平坦面信号コア4は所望の電気接続を
与える電気回路を形成するために、埋設された導
体12を持つ誘電体9を含んでいる。第1図に示
されていないが、必要に応じて、パワー・コア2
と信号コア3,4との間に、又は信号コア3と4
の間に導電バイア(電気接続)を設けることが出
来る。例えば、そのような導電パイプは、導体1
1及び導体12の或るものと、多層回路基板1の
パワー面を構成する導体10とを相互接続する開
孔をドリルなどによつて作り、次に、導体11,
12と、パワー面を構成する導体10との間で電
気的接続を与えるために、開孔の内壁に銅などの
導体の被膜を形成する。
本発明の原理に従つて作られた第1図の平坦面
パワー・コア2の断面図が第2図に示されてい
る。第2図に示されたように、パワー・コア2は
上部平坦面20と下部平坦面21とを持つてい
る。即ち、パワー・コア2を構成する導電性材料
(パワー面)及び誘電体材料7はパワー・コア2
の外面20及び21において互にほぼ同平面であ
る。本発明の原理に従つて、この平坦面パワー・
コア2を作る方法については第3図及び第4図を
参照して以下に詳細に説明する。しかしながら、
以下の説明はパワー・コア2を作ることに向けら
れているけれども、本発明の方法は、他の任意の
目的に使用する同様な平坦面の積層体を作るのに
も好適であることは注意を要する。
第3図は上部導電性シート16及び下部導電性
シート17の断面図であり、各シートは、パンチ
又はドリルの機械加工で孔明けされた開孔15を
有する銅の如き導電性材料から作られている。こ
れらの導電性材料のシート16及び17は、以下
に説明するような乾式プロセスに従つて、第1図
及び第2図に示された平坦面パワー・コア2のパ
ワー面10を作るために適当なものである。
開孔15をパンチ又はドリルの機械加工で孔明
けするとは乾式プロセスなので好ましい方法であ
るが、開孔15は、必要に応じて、湿式プロセス
を含む他の多くの適当な処理プロセスの任意の方
法で形成することもできる。
第3図に示されているように、導電性シート1
6及び17の開孔15は、第1図に関連して前述
したように、例えば、上部信号コア3及び下部信
号コア4の間で、多層回路基板1中にバイア(ス
ルーホール)をドリルで孔明けする時に、ドリル
刃のクリアランス(パワー・コアの導電面に接触
しないようにスルーホールを形成するためのクリ
アランス)を与えるためのクリアランス開孔とし
て意図されている。他の用途として、開孔15
は、例えば、第1図に示されたような多層回路基
板1を製造するために、使用される他の積層体
と、平坦面パワー・コア2とを位帯合わせするた
めの位置決め孔であつてもよい。本発明の技術分
野に属する当業者には明らかなように、パワー・
コア2の導電面10になる導電シート16及び1
7に開孔15を設ける目的はいろいろある。
第4図は、第3図に示された導電性材料の孔明
けシート16及び17を含む全面サンドイツチ構
造体18を示す部分断面図であり、導電シート1
6及び17は、第1図及び第2図に示されたよう
な平坦面パワー・コア2を形成するように、誘電
体材料7のシートと共に加圧プレスされる。誘電
体材料7はプリプレグとして通常知られているエ
ポキシ樹脂含浸ガラス布のシート、又は他の同様
な適当な誘電体材料の薄膜でよい。もし必要なら
ば、他の案として、誘電体材料7は異なつた誘電
体材料のシートの組み合わせでもよい。
また、第4図に示されたように、サンドイツチ
構造体18は銅箔の上部シート22と銅箔の下部
シート23とを含む。銅箔シート22及び23の
目的は、サンドイツチ構造体18全体を加圧する
例えば第4図のプレート24,25のようなプレ
ートに、誘電体材料7が粘着しないように、剥離
シートとして機能することにある。もし、ドリル
又はパワチされたシート16及び17が銅であ
り、且つ誘電体材料7がエポキシ樹脂含浸ガラス
布であれば、夫々のシート22及び23は、滑面
(光沢面)側が銅シート16及び17に向けられ
た28.35グラム(1オンス)銅箔のシートである
のが好ましい。しかしながら、もし望むならば、
シート22及び23はポリビニール・フツ化物又
は剥離シートに適する任意の他の材料で作ること
もできる。代替的には、プレート24,25をポ
リテトラフルオロエチレンのような材料で被覆す
ることもでき、そのような場合剥離シート22,
23は不要である。
第4図に示されたように、サンドイツチ構造1
8の全域は上部プレート24及び下部プレート2
5を含んでいる。これらのプレート24及び25
は、第2図に示されたようなパワー面10を持つ
所望の平坦面パワー・コア2を形成するように、
誘電体材料7がシート16及び17の開孔15の
中に流入するのに十分な温度と圧力の下で、シー
ト7,16及び17を加圧するのに使われる。加
圧プレート24及び25はステンレス鋼又は他の
適当な材料が使われ、そして、通常の積層プレス
(図示せず)がサンドイツチ構造体18を加圧す
るに使われる。積層プレスは、平坦面パワー・コ
ア2を形成するために、導電性材料のシート16
及び17の開孔15中に、誘電体材料が流入する
のに十分な温度と圧力でサンドイツチ構造体18
を加圧できなければならない。誘電体材料7の厚
さは、積層プレス工程での硬化及び積層の結果と
して、所望の間隔が導電性材料のシート16及び
17の間に与えられるように、選択され、これに
より、結果の平坦面パワー・コア2に所定のイン
ピーダンス特性を生ずる。
加圧工程が完了した後に、完成された平坦面パ
ワー・コア2は積層プレスから取り出され、第1
図に示されたような多層回路基板を作るのに用い
られる。この場合、信号コアとパワー・コアの間
に誘電体材料のシートを挾んで積層し、同様に加
熱プレスすればよい。しかしながら、平坦面パワ
ー・コア2と多層回路基板1を構成するのに使わ
れる他の積層体との接着を強化するために、パワ
ー・コア2の平坦面20及び21(第2図参照)
は、例えば乾式プロセスであるプラズマ食刻プロ
セスによつて粗面化されることが望ましい。勿
論、必要に応じて湿式の粗面化プロセスも使うこ
とができる。
第1図の平坦面信号コア3,4は知られている
任意の技術で作ることができる。例えば、両面銅
貼り基板の銅層をエツチングして信号回路パター
ンを形成した後に、加熱加圧して信号線を押し込
む方法、あるいは前述の特開昭58−93399号公報
に示されるように、剥離可能な一時的支持板の上
にフオトレジスト・パターンを形成して回路パタ
ーンをメツキし、フオトレジストを除去した後に
回路パターン上にエポキシ・ガラスを流し、硬化
後に支持板を剥離する方法などを使用しうる。後
者の場合、このようにして形成した2つの信号基
板を背中合わせに貼り合わせることにより2層の
信号面を有する信号コアを得ることができる。あ
るいは、エツチングによつて又はメツキによつて
絶縁基板に形成した信号線のすき間に樹脂を流し
込んで平坦化することも可能である。勿論、信号
コア3,4は夫々一層の信号面を持つものでもよ
く、また、場合によつてはパワー・コアの片側に
だけ信号コアを積層することもできよう。また、
もし希望するならば、一層のパワー面(電源又は
アース)を有するパワー・コアを用いたり、ある
いはこのような2つの1層パワー・コアを接合す
ることもできよう。
第1図に示された多層回路基板1のような回路
基板を構成するのに用いられる、第2図に示され
たパワー・コア2の如き平坦面積層体を作る上述
の製造方法は、多層回路基板を構成するのに用い
られている積層体の通常の製法に対して幾つかの
利点を持つている。例えば、本発明に従つた平坦
面積層体を使うことにより、実質的により薄い多
層回路基板を作ることができ、しかもその回路基
板は多層回路基板のための所望の特性インピーダ
ンスを達成するのに必要な寸法的公差を維持する
ことができる。多層回路基板1を作る際に、例え
ば第1図に示された誘電体層5及び6はクリアラ
ンス孔を満たしたり、信号導体線のまわりに流れ
る必要がないので、本発明によれば、少量の誘電
体材料を用いて薄い多層回路基板構造を正確に製
造することが可能となる。より薄い多層回路基板
によれば、よりコンパクトでより高速度の回路基
板が得られるので、この特徴は非常に重要であ
る。本発明に従つた薄い多層回路基板では、例え
ば信号面相互間の距離が短かくなるから、電気信
号の伝搬時間が短くなり、一層動作速度が高めら
れる。
上述のことに加えて、本発明に従つて平坦面積
層体は他の多くの利点を持つている。例えば、必
要に応じて、本発明の平坦面積層体はすべてが乾
式プロセスで作ることが出来る。既に述べたよう
に、乾式プロセスを使用することは、環境汚染及
び安全性の観点から好ましいことである。また、
本発明の平坦面積層体を使つて多層回路基板を製
造すれば、内部に空隙が発生する可能性が大幅に
減少する。
更に、多層回路基板が薄くなると、それだけス
ルーホールの形成が容易になるから、パワー導電
面のクリアランス孔、スルーホールの寸法を小さ
くすることができ、結果として信号導体線密度を
上げることが可能となる。また、導電面のクリア
ランス孔などの開孔をドリル、パンチなどにより
機械的に形成した場合は、従来のフオトレジスト
付着、露光、現像、エツチングなどの処理が不要
になり、製造工程を非常に簡単にできる利点があ
る。
F 発明の効果 本発明によれば、従来の多層回路基板よりも薄
い多層回路基板を所望の寸法公差の範囲内で容易
に製造できる。従つて、低い特性インピーダンス
を正確に与えることができるだけでなく、コンパ
クトで高速動作可能な多層回路板を得ることがで
きる。
【図面の簡単な説明】
第1図は2つの平坦面信号コアの間に1つの平
坦面パワー・コアを一緒に積層することによつ
て、本発明の原理に従つて構成された多層回路基
板の一部の断面図、第2図は第1図に示された平
坦面パワー・コアの断面図、第3図は本発明の原
理に従つて第2図の平坦面パワー・コアを作るの
に用いられる孔明けされた導電性シートの一部の
断面図、第4図は本発明の原理に従つて積層され
たサンドイツチ構造体の一部を示す断面図であ
る。 1……多層回路基板、2……平坦面パワー・コ
ア、3,4……平坦面信号コア、5,6,7,
8,9……誘電体層、10,11,12……導
体、15……開孔、16,17……導電性シー
ト、18……サンドイツチ構造体、20……パワ
ー・コアの第1平坦面、21……パワー・コアの
第2平坦面、24,25……加圧プレート。

Claims (1)

  1. 【特許請求の範囲】 1 (a) パワー面用の2枚の導電性シートの対応
    する位置にクリアランス開孔を形成する工程
    と、 (b) 上記2枚の導電性シートの間に、次の工程(c)
    で加熱プレスされた時これらの導電性シートの
    クリアランス開孔に流入して平担な表面を形成
    し且つこれらの導電性シートを所定の間隔で分
    離するような厚さを有する誘電体シートを挾
    み、そして、これらの導電性シートの対応する
    クリアランス開孔を位置合わせした状態で、平
    担な表面を有する1対のプレス部材の間に配置
    する工程と、 (c) 上記誘電体を上記クリアランス開孔に流入さ
    せて平担な表面の積層体を形成するように加熱
    プレスしてパワー・コアを形成する工程と、 (d) 平担な表面を有する信号コアを形成する工程
    と、 (e) 上記パワー・コアと上記信号コアとの間に所
    定の厚さの誘電体層を挾んで加熱プレスして多
    層積層体を形成する工程と、 を含む多層回路板の製造方法。
JP16393986A 1985-08-26 1986-07-14 多層回路板の製造方法 Granted JPS6247199A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76952485A 1985-08-26 1985-08-26
US769524 1985-08-26

Publications (2)

Publication Number Publication Date
JPS6247199A JPS6247199A (ja) 1987-02-28
JPH0210596B2 true JPH0210596B2 (ja) 1990-03-08

Family

ID=25085713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16393986A Granted JPS6247199A (ja) 1985-08-26 1986-07-14 多層回路板の製造方法

Country Status (6)

Country Link
EP (1) EP0213336B1 (ja)
JP (1) JPS6247199A (ja)
AU (1) AU582251B2 (ja)
BR (1) BR8603692A (ja)
CA (1) CA1283591C (ja)
DE (1) DE3679014D1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237197A (ja) * 1989-03-10 1990-09-19 Hitachi Ltd 多層回路基板及びその製造方法並びにその用途
DE4113231A1 (de) * 1990-04-23 1991-10-24 Mitsubishi Gas Chemical Co Verfahren zur herstellung einer printplatine
JP3000898B2 (ja) * 1995-07-12 2000-01-17 トヨタ自動車株式会社 自動車の衝撃エネルギ吸収構造
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3161945A (en) * 1958-05-21 1964-12-22 Rogers Corp Method of making a printed circuit
NL166171C (nl) * 1971-06-07 1981-01-15 Hollandse Signaalapparaten Bv Werkwijze voor het vervaardigen van, uit meerdere lagen opgebouwde, gedrukte schakelingen en inrichting ter realisering van deze werkwijze.
JPS5029938B2 (ja) * 1972-07-05 1975-09-27
DE2444698C3 (de) * 1974-09-18 1978-08-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Einrichtung zum Verpressen großflächiger mehrlagiger Leiterplatten
JPS56105690A (en) * 1980-01-28 1981-08-22 Hitachi Ltd Multilayer substrate
JPS57134987A (en) * 1981-02-16 1982-08-20 Hitachi Ltd Ceramic circuit board
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards

Also Published As

Publication number Publication date
JPS6247199A (ja) 1987-02-28
BR8603692A (pt) 1987-03-10
DE3679014D1 (de) 1991-06-06
AU5949486A (en) 1987-03-05
EP0213336A1 (en) 1987-03-11
CA1283591C (en) 1991-04-30
EP0213336B1 (en) 1991-05-02
AU582251B2 (en) 1989-03-16

Similar Documents

Publication Publication Date Title
JPH0575269A (ja) 多層印刷配線板の製造方法
JP2002076578A (ja) プリント配線板及びその製造方法
JP4742485B2 (ja) 多層プリント配線板及びその製造方法
TW201946515A (zh) 印刷電路板製造方法
JPH0210596B2 (ja)
JP3705370B2 (ja) 多層プリント配線板の製造方法
JP2758603B2 (ja) セラミック多層配線基板の製造方法
US4927477A (en) Method for making a flush surface laminate for a multilayer circuit board
JP3414653B2 (ja) 多層基板の製造方法および多層基板
JP2001326469A (ja) プリント配線板およびプリント配線板の製造方法
JP3895017B2 (ja) プリント配線板の製造における埋込型表面バイアホールの形成方法
JP3549063B2 (ja) 印刷配線板の製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法
JP4199957B2 (ja) 多層配線基板の製造方法
JPH07221460A (ja) 多層プリント配線板の製造方法
JP2001257470A (ja) ビルドアップ多層プリント配線板とその製造方法
JP3165617B2 (ja) 多層プリント配線基板及びその製造方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JPH01151293A (ja) 多層プリント配線板の内層導通方法
JPH0545079B2 (ja)
JPH04354180A (ja) 多層プリント配線板の製造方法
WO2005094148A1 (ja) 多層配線基板及びその製造方法
JPH08288657A (ja) 多層配線板
JP2006013172A (ja) 多層配線板の製造方法
JP2000315863A (ja) 多層プリント配線板の製造方法