JPH0212008B2 - - Google Patents
Info
- Publication number
- JPH0212008B2 JPH0212008B2 JP58110341A JP11034183A JPH0212008B2 JP H0212008 B2 JPH0212008 B2 JP H0212008B2 JP 58110341 A JP58110341 A JP 58110341A JP 11034183 A JP11034183 A JP 11034183A JP H0212008 B2 JPH0212008 B2 JP H0212008B2
- Authority
- JP
- Japan
- Prior art keywords
- strip conductor
- fingers
- finger
- insulator
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Waveguides (AREA)
Description
【発明の詳細な説明】
この発明はマイクロ波集積回路でなるインター
デジタルキヤパシタの改良に関するものである。
デジタルキヤパシタの改良に関するものである。
第１図は従来のこの種のインターデジタルキヤ
パシタの構成図である。第１図において、１は誘
電体基板、２は接地導体、３は第１のストリツプ
導体、４は第２のストリツプ導体である。上記第
１および第２のストリツプ導体の一端には互いに
対向して交互にかみ合うように配置された複数の
フインガー５が設けられている。
パシタの構成図である。第１図において、１は誘
電体基板、２は接地導体、３は第１のストリツプ
導体、４は第２のストリツプ導体である。上記第
１および第２のストリツプ導体の一端には互いに
対向して交互にかみ合うように配置された複数の
フインガー５が設けられている。
第１図において、上記フインガー５の幅をｗ、
長さをｌ、隣接した２本のフインガーの間隔をｓ
とし、また上記誘電体基板１の比誘電率をεrとす
ると、隣接した２本のフインガー間に生じる単位
長さ当りの容量Ｃは一般に次式であたえられる。
長さをｌ、隣接した２本のフインガーの間隔をｓ
とし、また上記誘電体基板１の比誘電率をεrとす
ると、隣接した２本のフインガー間に生じる単位
長さ当りの容量Ｃは一般に次式であたえられる。
Ｃ＝ε0（１＋εr）Ｋ／K′ (1)
ただし
ｋ＝tan2πa／4b
k′＝１−k2
ａ＝ｗ／２
ｂ＝ｗ＋ｓ／２
ε0は真空中の誘電率
である。
第１図において全フインガー数がＮ本の場合、
全容量CTは次式であたえられる。
全容量CTは次式であたえられる。
CT＝Ｃ（Ｎ−１）ｌ (2)
式(1)、(2)から大きな容量値を得るには、Ｎ、ｌ
を大きくする方法もあるが、マイクロ波帯では
Ｎ、ｌを大きくしていくとキヤパシタ部分の寸法
が波長に比べて無視できなくなりキヤパシタとし
て動作しなくなる等の悪影響がでてくる。大きな
容量を得る他の方法として隣接した２本のフイン
ガー間に生じる単位長さ当りの容量Ｃを大きくす
ればよい。ところでＣはｓ／ｗの関数であり、特
にｓ≧０、ｗ≧０の範囲では、Ｃはｓ／ｗの単調
減小関数となつている。このためＣを大きくする
には、ｓを小さくするかｗを大きくすればよい。
ｗを大きくするとその形状が大きくなり、上記と
同様にマイロ波帯においてキヤパシタとして動作
しなくなる等の問題がでてくるためｗの値は極端
に大きくすることはできない。従つてｓを小さく
することによつて大容量を得ることがもつとも望
ましいと考えられる。
を大きくする方法もあるが、マイクロ波帯では
Ｎ、ｌを大きくしていくとキヤパシタ部分の寸法
が波長に比べて無視できなくなりキヤパシタとし
て動作しなくなる等の悪影響がでてくる。大きな
容量を得る他の方法として隣接した２本のフイン
ガー間に生じる単位長さ当りの容量Ｃを大きくす
ればよい。ところでＣはｓ／ｗの関数であり、特
にｓ≧０、ｗ≧０の範囲では、Ｃはｓ／ｗの単調
減小関数となつている。このためＣを大きくする
には、ｓを小さくするかｗを大きくすればよい。
ｗを大きくするとその形状が大きくなり、上記と
同様にマイロ波帯においてキヤパシタとして動作
しなくなる等の問題がでてくるためｗの値は極端
に大きくすることはできない。従つてｓを小さく
することによつて大容量を得ることがもつとも望
ましいと考えられる。
しかし、寸法ｓを小さくしていきマイクロ波集
積回路の工作精度程度にすると上記第１のストリ
ツプ導体３に設けられたフインガー５と上記第２
のストリツプ導体４に設けられたフインガー５と
が接触する可能性があるため寸法ｓの最小値に制
約がある。
積回路の工作精度程度にすると上記第１のストリ
ツプ導体３に設けられたフインガー５と上記第２
のストリツプ導体４に設けられたフインガー５と
が接触する可能性があるため寸法ｓの最小値に制
約がある。
以上のように従来のこの種のインターデジタル
キヤパシタでは、マイクロ波集積回路の工作精度
の問題から寸法ｓの最小値に制約があり、このた
め所望の大きな容量を得られないことがある欠点
があつた。
キヤパシタでは、マイクロ波集積回路の工作精度
の問題から寸法ｓの最小値に制約があり、このた
め所望の大きな容量を得られないことがある欠点
があつた。
この発明はこのような欠点を除去するため、第
１のストリツプ導体に設けられたフインガーと第
２のストリツプ導体に設けられたフインガーとを
絶縁体でなる膜を介して絶縁して配置したもの
で、以下図面について詳細に説明する。
１のストリツプ導体に設けられたフインガーと第
２のストリツプ導体に設けられたフインガーとを
絶縁体でなる膜を介して絶縁して配置したもの
で、以下図面について詳細に説明する。
第２図はこの発明になるインターデジタルキヤ
パシタの構成図であり、第３図は第２図のAA′断
面図である。第１のストリツプ導体６に設けられ
たフインガー７と第２のストリツプ導体８に設け
られたフインガー９との間に絶縁体でなる膜１０
を配置している。第２図において、上記第１のス
トリツプ導体６に設けられたフインガー７と上記
第２のストリツプ導体８に設けられたフインガー
９との間隔ｓを小さくしていつても、絶縁体でな
る膜１０があるためフインガー７とフインガー９
とが接触する問題がない。このため寸法ｓの最小
値に制約が無く大きな容量を得ることが可能にな
る。特に絶縁体でなる膜１０として、比誘電率が
小さくかつ厚さｄが小さなものを使用すれば上記
絶縁体でなる膜１０の影響を低減でき、従来のこ
の種のインターデジタルキヤパシタの設計公式を
そのまま適用することができる。
パシタの構成図であり、第３図は第２図のAA′断
面図である。第１のストリツプ導体６に設けられ
たフインガー７と第２のストリツプ導体８に設け
られたフインガー９との間に絶縁体でなる膜１０
を配置している。第２図において、上記第１のス
トリツプ導体６に設けられたフインガー７と上記
第２のストリツプ導体８に設けられたフインガー
９との間隔ｓを小さくしていつても、絶縁体でな
る膜１０があるためフインガー７とフインガー９
とが接触する問題がない。このため寸法ｓの最小
値に制約が無く大きな容量を得ることが可能にな
る。特に絶縁体でなる膜１０として、比誘電率が
小さくかつ厚さｄが小さなものを使用すれば上記
絶縁体でなる膜１０の影響を低減でき、従来のこ
の種のインターデジタルキヤパシタの設計公式を
そのまま適用することができる。
第４図はこの発明になるインターデジタルキヤ
パシタの他の実施例の断面図である。第４図のよ
うにフインガー７とフインガー９とが絶縁体でな
る膜１０を介して互いに重なり合つていてもよ
い。
パシタの他の実施例の断面図である。第４図のよ
うにフインガー７とフインガー９とが絶縁体でな
る膜１０を介して互いに重なり合つていてもよ
い。
なお以上はすべてのフインガーの幅が等しい場
合について述べたが、この発明はフインガーの幅
が異なる場合に使用してもよい。また、すべての
隣接するフインガーの間隔が等しい場合について
述べたが間隔が異なる場合に使用してもよい。
合について述べたが、この発明はフインガーの幅
が異なる場合に使用してもよい。また、すべての
隣接するフインガーの間隔が等しい場合について
述べたが間隔が異なる場合に使用してもよい。
またこの発明はモノリシツクマイクロ波集積回
路に用いてもよい。
路に用いてもよい。
以上のようにこの発明に係るインターデジタル
キヤパシタでは、互いに対向して配置された第１
のストリツプ導体に設けられたフインガーと第２
のストリツプ導体に設けられたフインガーとの間
に絶縁体でなる膜１０を配置して絶縁しているの
で、隣接したフインガーの間隔を小さくする、も
しくは互いに重ねて配置することが可能となるの
で大きな容量を得ることができる利点がある。
キヤパシタでは、互いに対向して配置された第１
のストリツプ導体に設けられたフインガーと第２
のストリツプ導体に設けられたフインガーとの間
に絶縁体でなる膜１０を配置して絶縁しているの
で、隣接したフインガーの間隔を小さくする、も
しくは互いに重ねて配置することが可能となるの
で大きな容量を得ることができる利点がある。
第１図は従来のこの種のインターデジタルキヤ
パシタの構成図、第２図はこの発明になるインタ
ーデジタルキヤパシタの構成図、第３図は第２図
のAA′断面図、第４図はこの発明になるインター
デジタルキヤパシタの他の実施例の断面図であ
る。 図中、１は誘電体基板、２は接地導体、３は第
１のストリツプ導体、４は第２のストリツプ導
体、５はフインガー、６は第１のストリツプ導
体、７はフインガー、８は第２のストリツプ導
体、９はフインガー、１０は絶縁体でなる膜であ
る。なお図中、同一あるいは相当部分には同一符
号を付して示してある。
パシタの構成図、第２図はこの発明になるインタ
ーデジタルキヤパシタの構成図、第３図は第２図
のAA′断面図、第４図はこの発明になるインター
デジタルキヤパシタの他の実施例の断面図であ
る。 図中、１は誘電体基板、２は接地導体、３は第
１のストリツプ導体、４は第２のストリツプ導
体、５はフインガー、６は第１のストリツプ導
体、７はフインガー、８は第２のストリツプ導
体、９はフインガー、１０は絶縁体でなる膜であ
る。なお図中、同一あるいは相当部分には同一符
号を付して示してある。
Claims (1)
- １ 誘電体基板と、上記誘電体基板上に形成され
た複数のフインガー（finger）を有する第１のス
トリツプ導体と、上記第１のストリツプ導体のフ
インガー上に設けられ、このフインガー部分の全
体を覆う絶縁体でなる膜と、上記絶縁体でなる膜
上に形成され、上記第１のストリツプ導体の複数
のフインガーとそれぞれ交互に配置された複数の
フインガーを有し、上記誘電体基板上に形成され
た第２のストリツプ導体とを備えたことを特徴と
するインターデジタルキヤパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110341A JPS601825A (ja) | 1983-06-20 | 1983-06-20 | インタ−デジタルキヤパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110341A JPS601825A (ja) | 1983-06-20 | 1983-06-20 | インタ−デジタルキヤパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601825A JPS601825A (ja) | 1985-01-08 |
| JPH0212008B2 true JPH0212008B2 (ja) | 1990-03-16 |
Family
ID=14533294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110341A Granted JPS601825A (ja) | 1983-06-20 | 1983-06-20 | インタ−デジタルキヤパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601825A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US6625006B1 (en) | 2000-09-05 | 2003-09-23 | Marvell International, Ltd. | Fringing capacitor structure |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| JP2003052661A (ja) * | 2001-07-26 | 2003-02-25 | Ge Medical Systems Global Technology Co Llc | Ｒｆコイルおよびその製造方法 |
| JP2005269590A (ja) | 2003-06-04 | 2005-09-29 | Murata Mfg Co Ltd | 共振器装置、フィルタ、デュプレクサおよび通信装置 |
| KR100828948B1 (ko) * | 2006-10-30 | 2008-05-13 | 주식회사 이엠따블유안테나 | 인터디지털 커패시터, 인덕터, 및 이들을 이용한 전송 선로및 결합기 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4725935U (ja) * | 1971-04-20 | 1972-11-24 |
-
1983
- 1983-06-20 JP JP58110341A patent/JPS601825A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS601825A (ja) | 1985-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208725A (en) | High capacitance structure in a semiconductor device | |
| EP0762448B1 (en) | Multilayer feedthrough capacitor | |
| EP0905792B1 (en) | Stacked-fringe integrated circuit capacitors | |
| KR20010039886A (ko) | 반도체 장치 | |
| US11791376B2 (en) | Capacitor structure | |
| JP2700959B2 (ja) | 集積回路のキャパシタ | |
| JPH0212008B2 (ja) | ||
| JPH0622190B2 (ja) | 厚膜コンデンサ | |
| EP0171105B1 (en) | Method of manufacturing a semiconductor device | |
| US4663694A (en) | Chip capacitor | |
| GB2060253A (en) | MIS Capacitors | |
| JPH05190379A (ja) | 積層コンデンサの容量調整方法 | |
| JP3209253B2 (ja) | キャパシタ | |
| JPH03138973A (ja) | 半導体集積回路 | |
| JPH07202123A (ja) | 半導体結合コンデンサ | |
| JPS6348186B2 (ja) | ||
| JPS6214671Y2 (ja) | ||
| JPH05315806A (ja) | 三導体構造フィルタの周波数調整法 | |
| JPS57211766A (en) | Trimming capacitor | |
| JPS6149458A (ja) | 半導体集積回路装置 | |
| JP2734354B2 (ja) | 積層型フィルタ | |
| JP2000031771A (ja) | 超伝導フィルタおよびその製造方法 | |
| JPS6210987Y2 (ja) | ||
| JPH01308060A (ja) | 半導体装置 | |
| JP3083451B2 (ja) | 調整コンデンサ |