Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0213346B2 - - Google Patents
[go: Go Back, main page]

JPH0213346B2 - - Google Patents

Info

Publication number
JPH0213346B2
JPH0213346B2 JP56045621A JP4562181A JPH0213346B2 JP H0213346 B2 JPH0213346 B2 JP H0213346B2 JP 56045621 A JP56045621 A JP 56045621A JP 4562181 A JP4562181 A JP 4562181A JP H0213346 B2 JPH0213346 B2 JP H0213346B2
Authority
JP
Japan
Prior art keywords
potential
signal
shift register
value
white level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56045621A
Other languages
Japanese (ja)
Other versions
JPS57161980A (en
Inventor
Norio Kanemitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56045621A priority Critical patent/JPS57161980A/en
Publication of JPS57161980A publication Critical patent/JPS57161980A/en
Publication of JPH0213346B2 publication Critical patent/JPH0213346B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V30/00Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
    • G06V30/10Character recognition
    • G06V30/16Image preprocessing
    • G06V30/162Quantising the image signal
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V30/00Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
    • G06V30/10Character recognition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Character Input (AREA)
  • Image Input (AREA)
  • Facsimile Scanning Arrangements (AREA)

Description

【発明の詳細な説明】 本発明はロングラインメージセンサを用いた
OCR(光学的文字読取機)等の画像入力装置に関
し、特に、画像入力装置のA/D変換部の白レベ
ルホロワ回路に関する。
[Detailed Description of the Invention] The present invention uses a long line image sensor.
The present invention relates to an image input device such as an OCR (optical character reader), and particularly relates to a white level follower circuit of an A/D conversion section of the image input device.

一般に、OCR等の画像入力装置においては、
画像たとえば帳票へ光を当て、その反射光を電気
信号に変換した後に、デイジタル値に変換する。
このデイジタル値はある閾値を用いて白黒の2値
信号に変換されて映像メモリに記憶されることに
なる。
Generally, in image input devices such as OCR,
Light is applied to an image, such as a form, and the reflected light is converted into an electrical signal and then converted into a digital value.
This digital value is converted into a black and white binary signal using a certain threshold value and is stored in the video memory.

上述の電気信号をデイジタル値に変換するA/
D変換器の白レベル基準電位を発生するのが白レ
ベルホロワ回路である。この基準電位は帳票の背
景部分(白地)からの反射光量すなわち白レベル
に依存するが、この白レベルは、光源の変動、光
の照射むら、紙の反射率等によつて変化する。
A/ which converts the above electrical signal into digital value
A white level follower circuit generates a white level reference potential for the D converter. This reference potential depends on the amount of light reflected from the background portion (white background) of the form, that is, the white level, and this white level changes due to fluctuations in the light source, unevenness in light irradiation, reflectance of the paper, and the like.

白レベルの変化に応じてその都度、白レベル基
準電位を変化させるために、従来の白レベルホロ
ワ回路は、レジスタと、レジスタの値を第1の電
位に変換するD/A変換器と、第1の電位を分圧
して第2の電位を発生する分圧回路と、入力信号
電位を第1および第2の電位と比較し、入力信号
電位が第1の電位より大のときレジスタの値を増
加させるアツプ信号、入力信号電位が第1の電位
と第2の電位との間のときにレジスタの値を減少
させるダウン信号、および入力信号電位が第2の
電位より小のときレジスタの値を保持するクラン
プ信号を送出する比較手段と、アツプ信号、ダウ
ン信号およびクランプ信号に応じてレジスタの値
を変換する変換手段と、を具備し、第1の電位を
画像する光学的に読取る画像入力装置用A/D変
換部の基準電位としていた。これにより、文字検
出中に安定な基準電位が得られる(参照:特願昭
54―90063号)。
In order to change the white level reference potential each time the white level changes, a conventional white level follower circuit includes a register, a D/A converter that converts the value of the register into a first potential, and a first A voltage divider circuit that divides the potential of and generates a second potential, and compares the input signal potential with the first and second potentials, and increases the value of the register when the input signal potential is greater than the first potential. a down signal that decreases the value of the register when the input signal potential is between the first potential and the second potential, and a down signal that maintains the value of the register when the input signal potential is less than the second potential. an image input device for optically reading an image of the first potential, comprising: a comparison means for sending out a clamp signal, and a conversion means for converting the value of the register according to the up signal, the down signal, and the clamp signal; This was used as the reference potential of the A/D converter. As a result, a stable reference potential can be obtained during character detection (see:
54-90063).

しかしながら、上述の従来形においては、主走
査方向において各サンプリングビツト(画素)毎
に独立して白レベル追従を行つているために、文
字の一部分の斜目の境界部分(灰色レベル)を画
素単位で白レベルとみなして、つまり本来、黒レ
ベルとみなしてクランプ信号が送出されるべき所
をダウン信号が送出されることがある。この結
果、白レベル基準電位が追従して下がるために、
次の画素が黒レベルであつても、さらにダウン信
号が送出されることがある。このため、文字の一
部が欠除された映像が得られ、これは文字認識に
不都合な問題点がある。
However, in the conventional type described above, since the white level is tracked independently for each sampling bit (pixel) in the main scanning direction, the diagonal boundary part (gray level) of a part of the character is measured pixel by pixel. In some cases, a down signal is sent out at a point where a clamp signal should be sent out assuming that the level is white, that is, a black level. As a result, the white level reference potential follows and falls.
Even if the next pixel is at the black level, a further down signal may be sent. As a result, an image is obtained in which part of the characters are omitted, which poses a problem that is inconvenient for character recognition.

本発明の目的は、主走査方向の連続する複数の
画素に着目しダウン信号の次にクランプ信号が続
く場合には、ダウン信号をクランプ信号に変換す
るという構想にもとづき、灰色レベルの画素によ
る白レベル基準電位の下への追従をその画素で阻
止し、次の黒レベルの画素への影響を排除し、従
つて、文字の一部の欠除を少なくし、従つて、文
字認識において不都合をなくし、前述の従来形に
おける問題点を解決することにある。
An object of the present invention is to focus on a plurality of consecutive pixels in the main scanning direction, and to convert the down signal into a clamp signal when a down signal is followed by a clamp signal. It prevents the pixel from tracking below the level reference potential, eliminates the influence on the next black level pixel, and therefore reduces the omission of part of the character, thus reducing the inconvenience in character recognition. The purpose is to eliminate the above-mentioned problems in the conventional type.

以下、図面により本発明を従来例と比較して説
明する。
Hereinafter, the present invention will be explained with reference to the drawings in comparison with a conventional example.

第1図は一般的な画像入力装置のブロツク回路
図である。第1図において、帳票1は矢印Xの方
向に移送され、その画像は1ライン毎にレンズ2
を介して1次元イメージセンサ3に投影される。
イメージセンサ3はこの1次元画像を走査して光
反射量に応じた出力信号を発生する。この出力信
号はビデオアンプ4によつて増幅された後に、帳
票1の背景部(白地)に対する相対光反射量を示
すデイジタル値へA/D変換部5によつて変換さ
れる。変換されたデイジタル値は画像の鮮鋭度を
所定量増加させる等の作用を有した前処理回路6
によつて認識に供せられる画線の特徴要素を回復
助長させた白黒の2値信号に変換され、画像メモ
リ7に順次格納される。しかる後に、文字切出し
回路8において、1文字毎にデータが切出されて
文字確認部(図示せず)に送出される。
FIG. 1 is a block circuit diagram of a general image input device. In FIG. 1, the form 1 is transported in the direction of arrow
is projected onto the one-dimensional image sensor 3 via.
The image sensor 3 scans this one-dimensional image and generates an output signal according to the amount of light reflection. This output signal is amplified by the video amplifier 4, and then converted by the A/D converter 5 into a digital value indicating the amount of light reflected relative to the background (white background) of the form 1. The converted digital value is sent to a preprocessing circuit 6 that has the effect of increasing the sharpness of the image by a predetermined amount.
The signal is converted into a black and white binary signal in which characteristic elements of the drawing line used for recognition are recovered and stored sequentially in the image memory 7. Thereafter, in the character cutting circuit 8, data is cut out character by character and sent to a character checking section (not shown).

本発明は、第1図のA/D変換部5において、
A/D変換器の基準電位を発生する白レベルホロ
ワ回路に関するものである。このA/D変換部5
においては、画像アナログ信号が黒白の2値信号
“0”,“1”に変換される前段階として、適正な
白レベルを基準として画像アナログ信号がデイジ
タル値に変換される。この場合、基準電位として
の白レベルは帳票の性質、場所および光源等によ
り変化するので、その都度決定する必要がある。
According to the present invention, in the A/D converter 5 of FIG.
This invention relates to a white level follower circuit that generates a reference potential for an A/D converter. This A/D converter 5
In this process, as a step before the image analog signal is converted into black and white binary signals "0" and "1", the image analog signal is converted into a digital value with an appropriate white level as a reference. In this case, the white level as a reference potential changes depending on the nature of the form, location, light source, etc., and therefore needs to be determined each time.

第2図は従来の画像入力装置のA/D変換部の
ブロツク回路図である。第2図において、A/D
変換部5はA/D変換部51、およびA/D変換
器51に基準電位を与える白レベルホロワ回路か
らなる。さらに詳しくは、白レベルホロワ回路
は、比較回路52,53、交換テーブルとしての
ROM54、ROM54の出力を保持するレジス
タ55、レジスタ55の値をD/A変換するD/
A変換器56、およびD/A変換器56の出力電
圧を分圧する分圧回路57からなる。この場合、
D/A変換器56の出力電圧はA/D変換器51
の基準電圧として作用し、従つて、現在の白レベ
ル基準電位である。また、分圧回路57の出力電
圧は白レベルの最低レベルを示し、従つて、ビデ
オアンプ4からの入力信号電位が分圧回路57の
出力電圧以上であれば、白レベル基準電位は入力
信号電位に追随し、他方、入力信号電位が分圧回
路57の出力電圧以下であれば、白レベル基準電
位は追随せず現行レベルを保持する。
FIG. 2 is a block circuit diagram of an A/D conversion section of a conventional image input device. In Figure 2, A/D
The converter 5 includes an A/D converter 51 and a white level follower circuit that provides a reference potential to the A/D converter 51. More specifically, the white level follower circuit includes comparison circuits 52 and 53, and an exchange table.
ROM 54, register 55 that holds the output of ROM 54, and D/A that converts the value of register 55 from D/A.
It consists of an A converter 56 and a voltage dividing circuit 57 that divides the output voltage of the D/A converter 56. in this case,
The output voltage of the D/A converter 56 is the same as that of the A/D converter 51.
, and is therefore the current white level reference potential. Further, the output voltage of the voltage dividing circuit 57 indicates the lowest level of the white level. Therefore, if the input signal potential from the video amplifier 4 is equal to or higher than the output voltage of the voltage dividing circuit 57, the white level reference potential is the input signal potential. On the other hand, if the input signal potential is lower than the output voltage of the voltage dividing circuit 57, the white level reference potential does not follow and holds the current level.

すなわち、入力信号電位が基準電位以上であれ
ば、比較回路52,53は共に“1”信号を送出
し、この結果、ROM54はレジスタ55の内容
に一定率たとえば1.1を乗じた値を送出し、レジ
スタ55の内容は増加する。この場合、比較回路
52,53の出力信号の組合せはレジスタ55に
対するアツプ信号となる。また、入力信号電位が
基準電位と分圧された電位との間にあるときは、
比較回路52,53は、それぞれ、“0”信号、
“1”信号を送出し、この結果、ROM54はレ
ジスタ55の内容に一定率たとえば0.9を乗じた
値を送出し、レジスタ55の内容は減少する。こ
の場合、比較回路52,53の出力信号の組合せ
信号はレジスタ55に対するダウン信号となる。
さらに、入力信号電位が分圧された電位以下であ
れば、比較回路52,53は共に“0”信号を送
出し、この結果、ROM54はレジスタ55の内
容をそのまま送出する。従つて、レジスタ55の
内容は保持される。この場合、比較回路52,5
3の出力信号の組合せはレジスタ55に対するク
ランプ信号となる。
That is, if the input signal potential is equal to or higher than the reference potential, both the comparison circuits 52 and 53 send out a "1" signal, and as a result, the ROM 54 sends out a value obtained by multiplying the contents of the register 55 by a fixed rate, for example, 1.1. The contents of register 55 increase. In this case, the combination of the output signals of comparison circuits 52 and 53 becomes an up signal for register 55. Also, when the input signal potential is between the reference potential and the divided potential,
The comparison circuits 52 and 53 respectively receive a “0” signal,
A "1" signal is sent, and as a result, the ROM 54 sends out a value obtained by multiplying the contents of the register 55 by a fixed rate, for example, 0.9, and the contents of the register 55 decrease. In this case, the combined signal of the output signals of comparison circuits 52 and 53 becomes a down signal for register 55.
Further, if the input signal potential is equal to or less than the divided potential, both comparison circuits 52 and 53 send out a "0" signal, and as a result, the ROM 54 sends out the contents of the register 55 as is. Therefore, the contents of register 55 are retained. In this case, the comparison circuits 52, 5
The combination of the three output signals becomes a clamp signal for the register 55.

しかしながら、多画素分の情報を一度に読取る
ことが可能なように、読取り素子を1素子(1ド
ツト)のものから、複数素子設けたロングライン
イメージセンサに対応させて、レジスタ55をシ
フトレジスタにおきかえ、ロングラインイメージ
センサの各読取り素子に応じて複数素子分の画素
情報をこのシフトレジスタで保持するようにした
ロングラインイメージセンサでの装置上の回路に
おいては、白レベルホロワ回路が画素単位で動作
するので、灰色レベルの画素でも場合により白レ
ベル基準電位は追従することがあり(ダウン信号
送出)、この結果、白レベル基準電位は低下し、
さらに、次のスキヤン時の黒レベルの画素におい
ても白レベル基準電位が低下しているので、さら
に追従することがある(連続なダウン信号送出)。
すなわち、黒レベルが白レベルとして扱われるこ
とになり、文字認識上好ましくない。
However, in order to be able to read information for many pixels at once, the register 55 has been changed to a shift register to correspond to a long line image sensor having multiple elements, instead of one reading element (one dot). In contrast, in the circuit on the device of the long line image sensor, in which pixel information for multiple elements is held in this shift register according to each reading element of the long line image sensor, the white level follower circuit operates on a pixel by pixel basis. Therefore, the white level reference potential may sometimes follow even gray level pixels (down signal transmission), and as a result, the white level reference potential decreases,
Furthermore, since the white level reference potential has also decreased in the black level pixel during the next scan, it may follow further (continuous down signal transmission).
In other words, the black level is treated as the white level, which is unfavorable for character recognition.

第3図A〜第3図C、第4図Aおよび第4図B
は本発明の原理を説明するための図である。第3
図Aにおいて、斜線部を副走査第n回目で走査方
向に画素Xo-2,Xo-1,Xo,…,Xo+5の順に走査
すると、画素Xoにおいて、灰色レベルとなる。
第3図Bに示すように、この灰色レベルの電位が
第2図の分圧回路57の出力電圧以上であれば、
比較回路によりダウン信号“D”が送出され、白
レベル基準電位が低下する。この結果、次の走査
の第n+1回目の画素Yoにおける黒レベルに対
してもダウン信号“D”が発生することがある。
この結果、画素XoおよびYoは白レベルとみなさ
れる。この場合、斜線で示す部分のうち、画素
Xo,Yoの部分は欠除された状態になる。つまり、
この場合、第4図Aに示す字“8”の画素を読取
ると、第4図Bに示すように、両端が欠除された
文字が画像メモリに書込まれて認識されることに
なり、文字認識上好ましくない。
Figure 3A to Figure 3C, Figure 4A and Figure 4B
FIG. 2 is a diagram for explaining the principle of the present invention. Third
In Figure A, when the shaded area is scanned in the scanning direction in the order of pixels X o-2 , X o-1 , X o , ..., X o +5 in the nth sub-scan, the pixel X o becomes gray level. .
As shown in FIG. 3B, if this gray level potential is higher than the output voltage of the voltage dividing circuit 57 in FIG.
A down signal "D" is sent out by the comparator circuit, and the white level reference potential is lowered. As a result, the down signal "D" may also be generated for the black level at the (n+1)th pixel Yo in the next scan.
As a result, pixels X o and Y o are considered to be at the white level. In this case, the pixels in the shaded area
The parts X o and Y o are deleted. In other words,
In this case, when the pixel of the character "8" shown in FIG. 4A is read, a character with both ends cut off is written in the image memory and recognized, as shown in FIG. 4B. Unfavorable for character recognition.

本発明においては、第3図Cに示すように、連
続な画素たとえばXoにおいて、ダウン信号“D”
が発生し、その隣の画素Xo+1においてクランプ
信号“C”が発生する場合に、画素Xoにおける
ダウン信号“D”をクランプ信号“C”に変換す
るようにしている。
In the present invention, as shown in FIG. 3C , in consecutive pixels, for example,
occurs and a clamp signal "C" is generated in the pixel X o+1 next to it, the down signal "D" at the pixel X o is converted into the clamp signal "C".

第5図は本発明の一実施例としての画像入力装
置用A/D変換部のブロツク回路図である。第5
図において、第2図の構成要素と同一の要素につ
いては同一の参照番号を付してある。すなわち、
上述のダウン信号“D”をクランプ信号“C”に
変換するために、比較回路52,53の比較結果
を5画素分を監視するシフトレジスタ61,62
を付加する。つまり、シフトレジスタ61,62
は、5画素の情報を保持し、次に述べるROM6
3での信号変換のために、これら保持された5画
素の状態情報(信号)をROM63へ供給するた
めに用いられる。さらに、これらシフトレジスタ
61,62に保持された5画素分の10個の値(信
号)の組合わせを2個の信号に変換するための
ROM63を付加してある。これは、文字線分を
認知するのにクランプが2個以上とみているため
である。第3図Cのように、“C”,“C”の隣の
“D”を“C”とする。比較回路52,53の出
力はシフトレジスタ61,62へ入力された後シ
フトレジスタ61,62でシフトされる結果、シ
フトレジスタ61,62には続取り素子で読取ら
れた5画素分についての比較回路52,53にお
ける比較結果値が格納されることになり、これら
比較結果値がROM63へ入力される。この場
合、ROM63は210アドレス×2ビツト構成であ
り、予めデータが書込まれており、シフトレジス
タ61,62に格納されている前述の5画素分に
ついての比較結果値に対応したデータ、つまり、
前述した、“C”,“C”の隣の“D”を“C”と
する如きデータが出力される。従つて、前記2個
のシフトレジスタ61,62に格納されている比
較結果値の組合せは、レジスタ55の内容の変換
手段としてのROM54に対するアツプ信号、ダ
ウン信号あるいはクランプ信号となる。
FIG. 5 is a block circuit diagram of an A/D converter for an image input device as an embodiment of the present invention. Fifth
In the figure, the same reference numerals are given to the same elements as those in FIG. 2. That is,
In order to convert the above-mentioned down signal "D" into a clamp signal "C", shift registers 61 and 62 monitor the comparison results of the comparison circuits 52 and 53 for five pixels.
Add. In other words, shift registers 61, 62
holds the information of 5 pixels, and the ROM6 described below
It is used to supply the retained state information (signals) of the five pixels to the ROM 63 for signal conversion in Step 3. Furthermore, a combination of 10 values (signals) for 5 pixels held in these shift registers 61 and 62 is converted into 2 signals.
ROM63 is added. This is because two or more clamps are considered to be required to recognize a character line segment. As shown in FIG. 3C, let "C" and "D" next to "C" be "C". The outputs of the comparison circuits 52 and 53 are input to shift registers 61 and 62, and then shifted by the shift registers 61 and 62. As a result, the shift registers 61 and 62 have comparison circuits for the five pixels read by the successive elements. The comparison result values at 52 and 53 are stored, and these comparison result values are input to the ROM 63. In this case, the ROM 63 has a 210 address x 2 bit configuration, and data is written in advance, and data corresponding to the comparison result values for the aforementioned five pixels stored in the shift registers 61 and 62, that is, ,
Data such as "C" and "D" next to "C" as described above are output as "C". Therefore, the combination of the comparison result values stored in the two shift registers 61 and 62 becomes an up signal, a down signal, or a clamp signal for the ROM 54 as means for converting the contents of the register 55.

また、レジスタ64,65,66をROM54
の入力とレジスタ55の出力との間に設けている
理由は、素子61,62,63の存在によるアツ
プ信号、ダウン信号あるいはクランプ信号の遅延
時間を補償するためである。
In addition, registers 64, 65, and 66 are stored in the ROM 54.
The reason why they are provided between the input of the register 55 and the output of the register 55 is to compensate for the delay time of the up signal, down signal, or clamp signal due to the presence of the elements 61, 62, and 63.

以上説明したように本発明によれば、灰色レベ
ルの画素による白レベル基準電位の低下による次
の黒レベルの画素の読取り誤りを少なくでき、従
つて、文字の一部の欠除を少なくでき、すなわ
ち、文字認識において不都合をなくすことがで
き、前述の従来形における問題点の解決に役立つ
ものである。
As explained above, according to the present invention, it is possible to reduce reading errors of the next black level pixel due to a decrease in the white level reference potential due to a gray level pixel, and therefore, it is possible to reduce the omission of part of a character. That is, it is possible to eliminate inconveniences in character recognition, and is useful for solving the problems in the conventional type described above.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一般的な画像入力装置のブロツク回路
図、第2図は従来の画像入力装置のA/D変換部
のブロツク回路図、第3図A〜第3図C、第4図
Aおよび第4図Bは本発明の原理を説明するため
の図、第5図は本発明の一実施例としての画像入
力装置のA/D変換部のブロツク回路図である。 1…帳票、3…イメージセンサ、4…ビデオア
ンプ、5…A/D変換部、51…A/D変換器、
52,53…比較回路、54…ROM(変換手
段)、55…イメージセンサのビツト数に応じた
シフトレジスタ、56…A/D変換器、57…分
圧回路、61,62…シフトレジスタ、63…
ROM(変換手段)、64,65,66…レジス
タ。
Fig. 1 is a block circuit diagram of a general image input device, Fig. 2 is a block circuit diagram of an A/D conversion section of a conventional image input device, Figs. 3A to 3C, Figs. 4A and 4. FIG. 4B is a diagram for explaining the principle of the present invention, and FIG. 5 is a block circuit diagram of an A/D conversion section of an image input device as an embodiment of the present invention. 1... Form, 3... Image sensor, 4... Video amplifier, 5... A/D converter, 51... A/D converter,
52, 53... Comparison circuit, 54... ROM (conversion means), 55... Shift register according to the number of bits of the image sensor, 56... A/D converter, 57... Voltage dividing circuit, 61, 62... Shift register, 63 …
ROM (conversion means), 64, 65, 66... registers.

Claims (1)

【特許請求の範囲】 1 シフトレジスタと、該シフトレジスタの値を
第1の電位に変換するD/A変換器と、該第1の
電位を分圧して第2の電位を発生する分圧回路
と、入力信号電位を前記第1および第2の電位と
比較し、前記入力信号電位が前記第1の電位より
大のときに前記シフトレジスタの値を増加させる
アツプ信号、前記入力信号電位が前記第1の電位
と前記第2の電位との間のときに前記シフトレジ
スタの値を減少させるダウン信号、および前記入
力信号電位が前記第2の電位より小のときに前記
シフトレジスタの値を保持するクランプ信号を送
出する比較手段と、前記アツプ信号、前記ダウン
信号および前記クランプ信号に応じて前記シフト
レジスタの値を変換し該シフトレジスタに書込む
手段と、を具備し、前記第1の電位を画像を光学
的に読取る画像入力装置用A/D変換部の基準電
位とした白レベルホロワ回路において、前記比較
手段と前記シフトレジスタの値を変換し、該シフ
トレジスタに書込む手段との間に、主走査方向に
走査して得られる前記比較手段の出力信号が、前
記ダウン信号に続いて、前記クランプ信号となる
場合、前記ダウン信号を前記クランプ信号に変換
する手段を設けたことを特徴とする白レベルホロ
ワ回路。 2 シフトレジスタの出力と該シフトレジスタの
値を変換する変換手段の入力との間に、遅延補償
用のレジスタ群を設けた特許請求の範囲第1項に
記載の白レベルホロワ回路。
[Claims] 1. A shift register, a D/A converter that converts the value of the shift register into a first potential, and a voltage dividing circuit that divides the first potential to generate a second potential. an up signal that compares the input signal potential with the first and second potentials and increases the value of the shift register when the input signal potential is greater than the first potential; a down signal that decreases the value of the shift register when the potential is between a first potential and the second potential, and maintains the value of the shift register when the input signal potential is less than the second potential; and means for converting the value of the shift register according to the UP signal, the DOWN signal, and the clamp signal, and writing the value into the shift register. In the white level follower circuit, in which the reference potential of an A/D converter for an image input device that optically reads an image is set as a reference potential, a white level follower circuit is provided with , further comprising means for converting the down signal into the clamp signal when the output signal of the comparing means obtained by scanning in the main scanning direction becomes the clamp signal following the down signal. white level follower circuit. 2. The white level follower circuit according to claim 1, further comprising a delay compensation register group provided between the output of the shift register and the input of the conversion means for converting the value of the shift register.
JP56045621A 1981-03-30 1981-03-30 White level follower circuit Granted JPS57161980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56045621A JPS57161980A (en) 1981-03-30 1981-03-30 White level follower circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56045621A JPS57161980A (en) 1981-03-30 1981-03-30 White level follower circuit

Publications (2)

Publication Number Publication Date
JPS57161980A JPS57161980A (en) 1982-10-05
JPH0213346B2 true JPH0213346B2 (en) 1990-04-04

Family

ID=12724439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56045621A Granted JPS57161980A (en) 1981-03-30 1981-03-30 White level follower circuit

Country Status (1)

Country Link
JP (1) JPS57161980A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658638U (en) * 1993-01-12 1994-08-12 日本ビクター株式会社 Function switch storage mechanism

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658638U (en) * 1993-01-12 1994-08-12 日本ビクター株式会社 Function switch storage mechanism

Also Published As

Publication number Publication date
JPS57161980A (en) 1982-10-05

Similar Documents

Publication Publication Date Title
US3800078A (en) Digitally compensated scanning system
US5313533A (en) System and method for bidirectional adaptive thresholding
US4829379A (en) Picture image signal compensation device
JPS6340071B2 (en)
JPH0213346B2 (en)
US5278667A (en) Multiple valve image input device
JP3027663B2 (en) Image input device
JPS61225975A (en) Conversion to binary signal
JP2506643B2 (en) History correction reader
JPS6019708B2 (en) Image signal binarization circuit
JP3138076B2 (en) Image binarization device
JPS6160475B2 (en)
JPH04365265A (en) Binarizing circuit
JPH03147479A (en) image reading device
JPS6284658A (en) Image processor
JPS63186387A (en) Binarization circuit
JPS5850077A (en) Binary processing control system
JPS63308471A (en) Picture signal binarization device
JPS5779564A (en) Line-picture information conversion system
JPH0436503B2 (en)
JPH01217688A (en) Binarization circuit
JPH01177278A (en) Picture reader
JPH06178062A (en) Image reader
JPH02272879A (en) Picture reading device
JPS6359307B2 (en)