JPH0213982B2 - - Google Patents
Info
- Publication number
- JPH0213982B2 JPH0213982B2 JP7113484A JP7113484A JPH0213982B2 JP H0213982 B2 JPH0213982 B2 JP H0213982B2 JP 7113484 A JP7113484 A JP 7113484A JP 7113484 A JP7113484 A JP 7113484A JP H0213982 B2 JPH0213982 B2 JP H0213982B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- msk
- data
- section
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
- H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
- H04L27/2014—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes in a piecewise linear manner during each symbol period, e.g. minimum shift keying, fast frequency shift keying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パーソナル無線等における制御信号
のMSK変調を行う変調装置に関するものである。
のMSK変調を行う変調装置に関するものである。
従来例の構成とその問題点
第1図は従来のパーソナル無線における制御信
号のMSK変調装置を示している。以下にこの従
来例の構成について第1図とともに説明する。
号のMSK変調装置を示している。以下にこの従
来例の構成について第1図とともに説明する。
第1図において、1はマイクロプロセツサであ
り、このマイクロプロセツサ1はNRZ信号受信
部2に信号線8にて接続されている。3はアドレ
ス発生部であり、このアドレス発生部3はNRZ
信号受信部2に信号線9にて接続されており、ま
た、PLA部(プログラムロジツクアレイ部)6
に信号線10にて接続されている。7はD/A変
換部(デジタルアナログ変換部)であり、この
D/A変換部7はPLA部6に信号線11にて接
続されており、かつ信号線12よりアナログ信号
となつたMSK変調信号を出力する。5は同期ク
ロツク発生部であり、この同期クロツク発生部5
は、マイクロプロセツサ1、NRZ信号受信部2、
アドレス発生部3及びPLA部6に信号線4にて
接続されており、各々のタイミングの同期をとつ
ている。
り、このマイクロプロセツサ1はNRZ信号受信
部2に信号線8にて接続されている。3はアドレ
ス発生部であり、このアドレス発生部3はNRZ
信号受信部2に信号線9にて接続されており、ま
た、PLA部(プログラムロジツクアレイ部)6
に信号線10にて接続されている。7はD/A変
換部(デジタルアナログ変換部)であり、この
D/A変換部7はPLA部6に信号線11にて接
続されており、かつ信号線12よりアナログ信号
となつたMSK変調信号を出力する。5は同期ク
ロツク発生部であり、この同期クロツク発生部5
は、マイクロプロセツサ1、NRZ信号受信部2、
アドレス発生部3及びPLA部6に信号線4にて
接続されており、各々のタイミングの同期をとつ
ている。
次に、上記従来例の動作について説明する。
第1図において、マイクロプロセツサ1は
MSK変調されるNRZ信号を作り出す働きを行な
う。よつて実際にNRZ信号をMSK変調するの
は、第1図において、NRZ信号受信部2から
D/A変換部7までの5つの構成要素によつてで
ある。NRZ信号受信部2は、同期クロツク発生
部5が発生する同期クロツクに同期して、外部か
ら送られて来るNRZ信号を受信し、受信した信
号により信号線9を通してアドレス発生部3を制
御する働きを行なう。このアドレス発生部3は
NRZ信号受信部2が受信した信号に基づいて、
PLA部6に対し、出力パターンデータのアドレ
スを信号線10を通して制御する。このアドレス
情報により、PLA部6では入力したNRZ信号に
対するMSK変換を行ない、出力すべきデジタル
信号を信号線11を通して次のD/A変換部7へ
出力する。これらNRZ信号受信部2、アドレス
発生部3及びPLA部6は、同期クロツク発生部
5が作り出すクロツク信号に同期して動作するこ
とで、誤動作なくスムーズに働く。
MSK変調されるNRZ信号を作り出す働きを行な
う。よつて実際にNRZ信号をMSK変調するの
は、第1図において、NRZ信号受信部2から
D/A変換部7までの5つの構成要素によつてで
ある。NRZ信号受信部2は、同期クロツク発生
部5が発生する同期クロツクに同期して、外部か
ら送られて来るNRZ信号を受信し、受信した信
号により信号線9を通してアドレス発生部3を制
御する働きを行なう。このアドレス発生部3は
NRZ信号受信部2が受信した信号に基づいて、
PLA部6に対し、出力パターンデータのアドレ
スを信号線10を通して制御する。このアドレス
情報により、PLA部6では入力したNRZ信号に
対するMSK変換を行ない、出力すべきデジタル
信号を信号線11を通して次のD/A変換部7へ
出力する。これらNRZ信号受信部2、アドレス
発生部3及びPLA部6は、同期クロツク発生部
5が作り出すクロツク信号に同期して動作するこ
とで、誤動作なくスムーズに働く。
こうして、PLA部6で作り出された出力パタ
ーン信号は、信号線11を通しD/A変換部7へ
送られ、アナログ信号に変換され、信号線12よ
り出力される。
ーン信号は、信号線11を通しD/A変換部7へ
送られ、アナログ信号に変換され、信号線12よ
り出力される。
しかしながら、上記従来例においては、各構成
部がハードウエアにより成つており、その為全体
の同期を取る理由で同期クロツク発生部が必要で
あり、コストの面においても高価なものとなる問
題点があつた。
部がハードウエアにより成つており、その為全体
の同期を取る理由で同期クロツク発生部が必要で
あり、コストの面においても高価なものとなる問
題点があつた。
発明の目的
本発明は、上記従来例の欠点を除去するもので
あり、従来ハードウエアのみで実現されていた、
パーソナル無線等における制御信号のMSK変調
をソフトウエアによつて実現することを目的とす
るものである。
あり、従来ハードウエアのみで実現されていた、
パーソナル無線等における制御信号のMSK変調
をソフトウエアによつて実現することを目的とす
るものである。
発明の構成
本発明は、上記目的を達成するために各構成部
の同期をソフトウエアのステツプ数により整わせ
ると共に、NRZ信号をMSK変換するとき、1ビ
ツト当たり複数のサンプル数に分解することで実
現するものである。
の同期をソフトウエアのステツプ数により整わせ
ると共に、NRZ信号をMSK変換するとき、1ビ
ツト当たり複数のサンプル数に分解することで実
現するものである。
実施例の説明
以下に本発明の一実施例の構成について、図面
とともに説明する。
とともに説明する。
第2図において、13はマイクロプロセツサで
あり、このマイクロプロセツサ13はD/A変換
部15へ3本の信号線14を通して接続されてい
る。D/A変換部15は3ビツトのD/A変換器
であり、この結果はアナログ信号として信号線1
6より出力される。
あり、このマイクロプロセツサ13はD/A変換
部15へ3本の信号線14を通して接続されてい
る。D/A変換部15は3ビツトのD/A変換器
であり、この結果はアナログ信号として信号線1
6より出力される。
次に、上記実施例の動作について説明する。マ
イクロプロセツサ13の内部でNRZ信号がMSK
変換され、その変換された結果を3ビツトデータ
としてD/A変換部15へ出力する。こうして、
NRZ信号がソフトウエアによつてMSK変換さ
れ、D/A変換部においてアナログ信号となる。
イクロプロセツサ13の内部でNRZ信号がMSK
変換され、その変換された結果を3ビツトデータ
としてD/A変換部15へ出力する。こうして、
NRZ信号がソフトウエアによつてMSK変換さ
れ、D/A変換部においてアナログ信号となる。
次に、NRZ信号をMSK変換する手順の詳細に
ついて以下第3図とともに説明する。
ついて以下第3図とともに説明する。
第3図において、17はMSK変換されて送信
されるデータ、1ビツトを入力するステツプであ
る。18は入力したデータが1か0かを判定し、
もし0であれば出力反転フラグをステツプ19に
おいて反転するステツプである。この出力反転フ
ラグとは、1であるとき出力するMSK変換され
たデータについて2の補数を計算する。20はス
テツプ17において入力したデータに対応する
MSK変換テーブルの初期アドレスを設定するス
テツプである。21はMSK変換テーブルのアド
レスに従い、データを読み出すステツプである。
次に、ステツプ22において、出力反転フラグが
1か0かを判定し、ステツプ21にてMSK変換
テーブルより読み出したデータの2の補数を計算
するかを判定する。出力反転フラグが1の場合、
ステツプ23にて2の補数を計算する。ステツプ
24では、MSK変換されたデータをD/A変換
器へ出力する。
されるデータ、1ビツトを入力するステツプであ
る。18は入力したデータが1か0かを判定し、
もし0であれば出力反転フラグをステツプ19に
おいて反転するステツプである。この出力反転フ
ラグとは、1であるとき出力するMSK変換され
たデータについて2の補数を計算する。20はス
テツプ17において入力したデータに対応する
MSK変換テーブルの初期アドレスを設定するス
テツプである。21はMSK変換テーブルのアド
レスに従い、データを読み出すステツプである。
次に、ステツプ22において、出力反転フラグが
1か0かを判定し、ステツプ21にてMSK変換
テーブルより読み出したデータの2の補数を計算
するかを判定する。出力反転フラグが1の場合、
ステツプ23にて2の補数を計算する。ステツプ
24では、MSK変換されたデータをD/A変換
器へ出力する。
次に、ステツプ25においてMSK変換テーブ
ルのアドレスをインクリメントし、ステツプ26
で1ビツトMSK変換を終了したかを判定する。
1ビツト当たり、MSK変換テーブルには12デー
タが保持されており、12回出力し終えるまで再び
ステツプ21のアドレスに従い、テーブル読み出
しルーチンへ戻る。
ルのアドレスをインクリメントし、ステツプ26
で1ビツトMSK変換を終了したかを判定する。
1ビツト当たり、MSK変換テーブルには12デー
タが保持されており、12回出力し終えるまで再び
ステツプ21のアドレスに従い、テーブル読み出
しルーチンへ戻る。
1ビツト分データを出力したならば、ステツプ
27において送信は全て終了したかを判定し、終
了していればメインルーチンへ戻る。まだ、終了
していないならば、再びステツプ17の1ビツト
データ入力ルーチンへ戻る。
27において送信は全て終了したかを判定し、終
了していればメインルーチンへ戻る。まだ、終了
していないならば、再びステツプ17の1ビツト
データ入力ルーチンへ戻る。
このMSK変換ルーチンでは、D/A変換へデ
ータを出力する間隔をソフトウエアのマシンサイ
クル数で一定に決めることで、マシンサイクル時
間を決める水晶の精度で行なうことができる。こ
の方式を取ることで、パーソナル無線に要求され
るMSK信号の周波数許容偏差を±200ppm以内に
押えることが可能となる。
ータを出力する間隔をソフトウエアのマシンサイ
クル数で一定に決めることで、マシンサイクル時
間を決める水晶の精度で行なうことができる。こ
の方式を取ることで、パーソナル無線に要求され
るMSK信号の周波数許容偏差を±200ppm以内に
押えることが可能となる。
次に、MSK変換テーブルを第1図に示す。
第4図aは、データ0に対応するMSK変換テ
ーブルである。データ数は12コあり、それぞれ3
ビツトデータで構成されている。第4図bは、デ
ータ1に対応するMSK変換テーブルである。こ
のテーブルを用いて、MSK変換した結果を第5
図に示す。
ーブルである。データ数は12コあり、それぞれ3
ビツトデータで構成されている。第4図bは、デ
ータ1に対応するMSK変換テーブルである。こ
のテーブルを用いて、MSK変換した結果を第5
図に示す。
第5図においては、aはMSK変調されるデー
タを示す。第5図bはデータaをMSK変調した
結果である。位相を連続的に保ちながら、データ
1に対しては1200Hz信号、データ0の対しては
1800Hz信号を対応させながらMSK変調を行なつ
ている。cは出力反転フラグであり、出力反転フ
ラグはデータaで0のとき反転する。こうして、
出力反転フラグが1の区間では、MSK変換テー
ブルのデータに対して2の補数を計賛しながら
D/A変換器へ出力していく。
タを示す。第5図bはデータaをMSK変調した
結果である。位相を連続的に保ちながら、データ
1に対しては1200Hz信号、データ0の対しては
1800Hz信号を対応させながらMSK変調を行なつ
ている。cは出力反転フラグであり、出力反転フ
ラグはデータaで0のとき反転する。こうして、
出力反転フラグが1の区間では、MSK変換テー
ブルのデータに対して2の補数を計賛しながら
D/A変換器へ出力していく。
このように、本実施例によれば従来ハードウエ
アでのみ実現可能であつたMSK変調がソフトウ
エアで可能となる。
アでのみ実現可能であつたMSK変調がソフトウ
エアで可能となる。
発明の効果
本発明は上記のような構成であり、以下に示す
効果が得られるものである。
効果が得られるものである。
(a) MSK変調方式をソフトウエアで実現できる。
(b) MSK変調方式をソフトウエアで実現できる
ようになつたので、低コスト化が図られる。
ようになつたので、低コスト化が図られる。
第1図は従来の変調装置のブロツク図、第2図
は本発明の一実施例における変調装置のブロツク
図、第3図は同装置のフローチヤート、第4図
a,bは同装置のテーブルデータを示す図、第5
図は同装置の動作説明図である。 13……マイクロプロセツサ、14……D/A
変換部。
は本発明の一実施例における変調装置のブロツク
図、第3図は同装置のフローチヤート、第4図
a,bは同装置のテーブルデータを示す図、第5
図は同装置の動作説明図である。 13……マイクロプロセツサ、14……D/A
変換部。
1 MSK方式により変調された信号を受信する
受信手段と、この受信手段により受信された信号
をゼロクロス信号に変換する変換手段と、上記ゼ
ロクロス信号を1ビツト当たり任意個サンプリン
グするサンプリング手段と、サンプリング結果か
ら遅延検波を行う遅延検波手段と、この遅延検波
手段の遅延検波信号に対して任意のサンプリング
位置のデータが次に位置するサンプリングデータ
と一致するときは、そのままサンプリングデータ
を保存し、一致しないときは1サンプリング前に
波形整形した結果に置き換えながら、サンプリン
グデータの波形整形を行う波形整形手段と、任意
に定めた1ビツト区間において波形整形された信
号の変化点を検出し、この変化点の1ビツト区間
に対応する位置関係より位相ズレカウンタの値を
制御し、この結果位相ズレカウンタが任意に定め
た区間を越えた場合、1ビツト区間を制御するこ
とにより、波形整形された信号とビツト同期をと
る手段とを有し、求められたビツト同期信号と波
形整形された信号より復調を行うことを特徴とす
る復調装置。
受信手段と、この受信手段により受信された信号
をゼロクロス信号に変換する変換手段と、上記ゼ
ロクロス信号を1ビツト当たり任意個サンプリン
グするサンプリング手段と、サンプリング結果か
ら遅延検波を行う遅延検波手段と、この遅延検波
手段の遅延検波信号に対して任意のサンプリング
位置のデータが次に位置するサンプリングデータ
と一致するときは、そのままサンプリングデータ
を保存し、一致しないときは1サンプリング前に
波形整形した結果に置き換えながら、サンプリン
グデータの波形整形を行う波形整形手段と、任意
に定めた1ビツト区間において波形整形された信
号の変化点を検出し、この変化点の1ビツト区間
に対応する位置関係より位相ズレカウンタの値を
制御し、この結果位相ズレカウンタが任意に定め
た区間を越えた場合、1ビツト区間を制御するこ
とにより、波形整形された信号とビツト同期をと
る手段とを有し、求められたビツト同期信号と波
形整形された信号より復調を行うことを特徴とす
る復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071134A JPS60214142A (ja) | 1984-04-10 | 1984-04-10 | 変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59071134A JPS60214142A (ja) | 1984-04-10 | 1984-04-10 | 変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60214142A JPS60214142A (ja) | 1985-10-26 |
| JPH0213982B2 true JPH0213982B2 (ja) | 1990-04-05 |
Family
ID=13451799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59071134A Granted JPS60214142A (ja) | 1984-04-10 | 1984-04-10 | 変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60214142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298783A (ja) * | 1989-05-12 | 1990-12-11 | Sanyo Electric Co Ltd | 低温庫の扉開閉装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189844A (ja) * | 1986-02-15 | 1987-08-19 | Toyo Commun Equip Co Ltd | 変調装置 |
| JPS63187842A (ja) * | 1987-01-30 | 1988-08-03 | Hitachi Ltd | モデム用vlsi |
| JPS6454842A (en) * | 1987-08-26 | 1989-03-02 | Hitachi Ltd | Device and system for modulation/demodulation |
-
1984
- 1984-04-10 JP JP59071134A patent/JPS60214142A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298783A (ja) * | 1989-05-12 | 1990-12-11 | Sanyo Electric Co Ltd | 低温庫の扉開閉装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60214142A (ja) | 1985-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2094523A (en) | Serial-to-parallel converter | |
| JPH0213982B2 (ja) | ||
| CA2195193A1 (en) | Digital phase locked loop | |
| US5021681A (en) | Jiter-invariant switched capacitor pulse shaper | |
| JPH01103312A (ja) | 符号相関装置 | |
| EP0309250A3 (en) | Correlation detecting circuit operable in a low frequency | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JP4239320B2 (ja) | 受信データ再生装置 | |
| TW331054B (en) | The method and apparatus for generating non-singular periodical cyclic wave | |
| JP2661046B2 (ja) | 画像記録装置 | |
| JPS6125340A (ja) | 速度変換回路 | |
| SU1555802A2 (ru) | Цифровой синтезатор частот | |
| JP2707803B2 (ja) | 同期切替方式 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JP2001086106A (ja) | データ伝送装置及び伝送システム | |
| JPS62137923A (ja) | 高速デ−タ処理方式 | |
| KR200212537Y1 (ko) | 프레임 펄스와 클럭신호의 동기화 장치 | |
| JP2643523B2 (ja) | ビット多重装置 | |
| JPH03289711A (ja) | ディジタル信号の同期化回路 | |
| JPH02244328A (ja) | 速度変換回路 | |
| JPH05151121A (ja) | 上りと下りのシリアルデータ並行処理方法 | |
| JPH0575206B2 (ja) | ||
| JPS5916438A (ja) | 通信方式 | |
| JPH05218999A (ja) | 列変換回路 | |
| JPH01147990A (ja) | 時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |