JPH0214211B2 - - Google Patents
Info
- Publication number
- JPH0214211B2 JPH0214211B2 JP57023479A JP2347982A JPH0214211B2 JP H0214211 B2 JPH0214211 B2 JP H0214211B2 JP 57023479 A JP57023479 A JP 57023479A JP 2347982 A JP2347982 A JP 2347982A JP H0214211 B2 JPH0214211 B2 JP H0214211B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- gate
- signals
- high level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60K—ARRANGEMENT OR MOUNTING OF PROPULSION UNITS OR OF TRANSMISSIONS IN VEHICLES; ARRANGEMENT OR MOUNTING OF PLURAL DIVERSE PRIME-MOVERS IN VEHICLES; AUXILIARY DRIVES FOR VEHICLES; INSTRUMENTATION OR DASHBOARDS FOR VEHICLES; ARRANGEMENTS IN CONNECTION WITH COOLING, AIR INTAKE, GAS EXHAUST OR FUEL SUPPLY OF PROPULSION UNITS IN VEHICLES
- B60K31/00—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator
- B60K31/02—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism
- B60K31/04—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means
- B60K31/042—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator
- B60K31/045—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator in a memory, e.g. a capacitor
- B60K31/047—Vehicle fittings, acting on a single sub-unit only, for automatically controlling vehicle speed, i.e. preventing speed from exceeding an arbitrarily established velocity or maintaining speed at a particular velocity, as selected by the vehicle operator including electrically actuated servomechanism and means for comparing one electrical quantity, e.g. voltage, pulse, waveform, flux, or the like, with another quantity of a like kind, which comparison means is involved in the development of an electrical signal which is fed into the controlling means where at least one electrical quantity is set by the vehicle operator in a memory, e.g. a capacitor the memory being digital
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Controls For Constant Speed Travelling (AREA)
- Control Of Throttle Valves Provided In The Intake System Or In The Exhaust System (AREA)
- Control Of Vehicle Engines Or Engines For Specific Uses (AREA)
Description
（産業上の利用分野）
本発明は車両用定速走行制御装置に係り、特に
当該車両の走行中において時々刻々変化する加速
度を有効に活用した車両用定速走行制御装置に関
する。 （従来技術） 従来、この種の車両用定速走行制御装置におい
ては、例えば、車両の現実の走行速度と所望の設
定走行速度との速度差を求め、前記現実の走行速
度の時間的変化分をデイジタル量として計算する
とともにこの計算結果の絶対値及び正符号又は負
符号を求め、この正符号又は負符号との関連にて
前記速度差を前記絶対値に基いて補正し、かつこ
の補正速度差に応じて当該車両に設けた原動機の
作動を制御することにより前記現実の走行速度を
前記設定走行速度に維持するように構成したもの
がある。 （発明が解決しようとする課題） ところで、このような構成にあつては。前記現
実の走行速度が当該車両の車輪の回転状態の変化
との関連にて検出されるため、車両の走行中に生
じる機械的振動或いは車輪の空転等に基く検出誤
差が前記現実の走行速度のみならずその時間的変
化分にも混入し、その結果該車両に対する適正な
定速走行制御が困難となる場合が生じるという実
情にあつた。 本発明は、このようなことに対処すべく、車両
用定速走行制御装置において、車両の定速走行に
あたり、上述のような検出誤差の混入を出来る限
り抑制するようにしようとするものである。 （課題を解決するための手段） かかる課題の解決にあたり、本発明の構成上の
特徴は、車両の現実の走行速度を同車両の車輪の
回転状態との関連にて速度信号として発生する速
度信号発生手段と、車両の所望の設定走行速度を
設定速度信号として発生する設定速度信号発生手
段と、前記速度信号の値と前記設定速度信号との
値との差を速度差信号として発生する速度差信号
発生手段と、前記速度信号の値の時間変化をデイ
ジタル量として計算しこの計算結果の絶対値を加
速度信号として発生するとともに前記計算結果の
正又は負の符号を符号信号として発生する計算手
段と、前記符号信号の符号との関連にて前記加速
度信号の値に応じ前記速度差信号の値を前記現実
の走行速度の時間的変化を抑制するように補正し
この補正結果を補正信号として発生する補正信号
発生手段とを備えて、前記補正信号の値に応じて
車両に設けた原動機の作動を制御することにより
前記現実の走行速度を前記設定走行速度に維持す
るようにした定速走行制御装置において、前記符
号信号の符号が異符号に変わるとき前記加速度信
号の値を、その桁範囲の上位部分以外の残余の桁
範囲部分からなるように修正し、この修正結果を
修正信号として発生する桁範囲修正手段を具備
し、かつ前記補正信号発生手段が、前記符号信号
の符号の異符号への変化時には、前記速度差信号
の値の補正を、前記修正信号の値に応じてするよ
うにしたことにある。 （作 用） このように本発明を構成したことにより、前記
速度差信号発生手段が前記速度信号発生手段から
の速度信号の値と前記設定速度信号発生手段から
の設定速度信号の値との差を速度差信号として発
生し、かつ前記計算手段が前記速度信号の値の時
間的変化をデイジタル量として計算しこの計算結
果の絶対値を加速度信号として発生するとともに
前記計算結果の正又は負の符号を符号信号として
発生する。しかして、前記符号信号の符号が異符
号に変わるときには、前記桁範囲修正手段が、前
記加速度信号の値を、その桁範囲の上位部分以外
の残余の桁範囲部分からなるように修正し、この
修正結果を修正信号として発生する。すると、前
記補正信号発生手段が、前記符号信号の符号の異
符号への変化時には、前記修正信号の値に応じ
て、前記速度差信号の値を、前記現実の走行速度
の時間的変化を抑制するように補正し、また、前
記符号の非変化時には、前記速度信号の値の補正
を前記加速度信号の値に応じて行い、これらいず
れから補正結果を補正信号として発生する。 （効 果） 従つて、車両の走行中、例えばその加速走行か
ら減速走行への変化や減速走行から加速走行への
変化時に車輪の回転状態との関連にて生じる機械
的振動或いは車輪の空転等に起因する誤差が、前
記速度信号の値及び前記加速度信号の値に混入し
ても、かかる場合には、前記符号信号の符号が異
符号に変わり、前記桁範囲修正手段が、上述のよ
うに誤差の混入した加速度信号の値を、その桁範
囲の上位部分以外の残余の桁範囲部分からなるよ
うに修正しこれを修正信号として発生する。即
ち、この修正信号は、上述のように加速度信号の
値に混入した誤差を同加速度信号の値から除去し
てなる残余の値を有するものとして、前記桁範囲
修正手段から生ずる。このため、かかる修正信号
の値に応じ、前記補正信号発生手段が、前記符号
の異符号への変化時における前記速度差信号の値
の補正を行い補正信号として発生し、かつこの補
正信号の値に応じて、前記現実の走行速度を前記
設定走行速度に維持すべく前記原動機の作動を制
御することとなる。その結果、上述のような速度
信号の値及び加速信号の値に対する誤差の混入に
もかかわらず、前記桁範囲修正手段の修正作用の
もとに車両の定速走行制御を精度よく円滑に実現
できる。 （実施例） 以下本発明の一実施例を図面により説明する
と、第１図は、本発明が車両用内燃機関１０に適
用された例を示しており、図において符号ACは、
内燃機関１０の吸気管１１内に設けたスロツトル
弁１２の開度を制御するスロツトルアクチユエー
タを示している。スロツトルアクチユエータAC
は正逆転電動機２０と、この正逆転電動機２０に
電磁クラツチ２１を介して連結した直線運動機構
２２によつて構成されている。電磁クラツチ２１
はそのロータを正逆転電動機２０の出力軸に連結
するとともにそのクラツチ板を直線運動機構２２
のピニオン２２ａにスプライン結合してなるもの
で、この電磁クラツチ２１は、その電磁コイル２
１ａの励磁により前記クラツチ板を前記ロータに
係合させ、また電磁コイル２１ａの消磁により前
記クラツチ板を前記ロータから解離させる。 直線運動機構２２は、ピニオン２２ａに噛合す
るラツク２２ｂを有し、このラツク２２ｂはリン
グ１３を介してスロツトル弁１２に連結されてい
る。しかして、直線運動機構２２においては、ピ
ニオン２２ａが正逆転電動機２０の正転運動を電
磁クラツチ２１により伝達されて正転すると、ラ
ツク２２ｂが第１図にて図示下方へ直線運動して
リング１３を下動せしめスロツトル弁１２の開度
を増加させる。一方、ピニオン２２ａが正逆転電
動機２０の逆転運動に応じて逆転すると、ラツク
２２ｂが上方へ直線運動してリング１３を上動せ
しめスロツトル弁１２の開度を減少させる。な
お、当該車両のアクセルペダル１４はリング１３
を介してスロツトル弁１２に連結されていて、電
磁クラツチ２１の解離状態において原位置にある
ときスロツトル弁１２を全閉状態に保持する。 電子制御回路ECは、正逆転電動機２０及び電
磁クラツチ２１と、速度センサ３０、セツトスイ
ツチ４０と、キヤンセルスイツチ５０、加速スイ
ツチ６０及びリジユームスイツチ７０との間に接
続されており、速度センサ３０は、車両用スピー
ドメータの駆動ケーブル３１ａに設けた永久磁石
３１と、永久磁石３１に磁気的に連結するように
配置されたリードスイツチ３２とにより構成され
ており、このリードスイツチ３２は永久磁石３１
の回転に応じて開閉動作を繰返し、車速に比例し
た周波数を有する一連の速度信号を発生する。セ
ツトスイツチ４０は常開型スイツチ（第４図参
照）であつて、当該車両が所望の設定速度に達し
たとき閉成されてセツト指令信号Ｃ（第５図１参
照）を発生する。キヤンセルスイツチ５０は、第
４図に示すごとく、互いに並列接続したブレーキ
スイツチ５１、クラツチスイツチ５２及びパーキ
ングスイツチ５３を備えており、これらブレーキ
スイツチ５１、クラツチスイツチ５２及びパーキ
ングスイツチ５３は共に常開型スイツチにより構
成され、それぞれ当該車両用ブレーキペダル、ク
ラツチペダル及びパーキング機構の操作に応答し
て閉じるように配置されている。しかして、キヤ
ンセルスイツチ５０は各スイツチ５１，５２，５
３の閉成により電子制御回路ECの作動を解除す
るための解除信号ｈ（第５図３参照）を発生する。
加速スイツチ６０は常開型スイツチ（第４図参
照）であつて、閉成されたとき当該車両を加速す
るのに必要な指令信号を発生する。また、リジユ
ームスイツチ７０は常開型スイツチ（第４図参
照）であつて、閉成されたとき解除状態にある電
子制御回路ECの作動を復帰させるのに必要な指
令信号Ｐ（第５図２参照）を発生する。 電子制御回路ECは、第１図に示すごとく、ク
ロツク回路１１０と、波形整形器１２０を介して
速度センサ３０に接続したタイミング信号発生回
路１３０を備えている。クロツク回路１１０は各
一連のクロツク信号C1，C2，C3，C4及びC5を発
生し、波形整形器１２０は速度センサ３０からの
各速度信号を波形整形して整形信号ａ（第３図１
参照）を発生する。本実施例においては、クロツ
ク回路１１０から生じる各クロツク信号C1，C2，
C3，C4及びC5の周波数はそれぞれ128KHz、
8KHz、1KHz、62.5Hz及び31.25Hzとなつてい
る。タイミング信号発生回路１３０はクロツク回
路１１０からの一連のクロツク信号C2及び波形
整形器１２０からの一連の整形信号ａに応じて周
期Tiにてゲート信号bi（ｉ＝１、２、…）を発生
するとともにこのゲート信号biの発生中にラツチ
信号di，ei、プリセツト信号fi、リセツト信号gi，
hi及びハイレベル信号yiを順次発生する。 また、電子制御回路ECは、各スイツチ４０〜
７０及び制御幅制限回路１５０に接続した制御信
号発生手段１４０を備えている。制御幅制限回路
１５０は、タイミング信号発生回路１３０からの
ゲート信号biの周期Tiに対応する一連のクロツク
信号C2をリセツト信号hiに応答して計数し、この
計数結果に応じて指令信号s1〜s7及び解除信号r1
を発生し、かつ解除信号r1、又は指令信号s7及び
タイミング信号発生回路１３０からのラツチ信号
diに応答して解除信号r2を発生する。しかして、
制御幅制限回路１５０からの解除信号r1，r2は制
御信号発生手段１４０に付与され、指令信号s1〜
s3，s6は制御量変更回路２６０に付与され、指令
信号s3，s6は桁数変換回路２５０に付与され、か
つ指令信号g4，s5，s7は出力移動指令回路２１０
に付与される。 制御信号発生回路１４０はセツトスイツチ４０
からのセツト指令信号Ｃ及びクロツク回路１１０
からのクロツク信号C3に応答してセツト信号C0
を発生し分配回路２００に付与するとともにセツ
ト信号C0、クロツク回路１１０からのクロツク
信号C3及びタイミング信号発生回路１３０から
のラツチ信号di、プリセツト信号fi及びリセツト
信号giに応答して周期設定信号ｊ、作動信号ma及
び作動信号mbを発生しこれら各信号ｊ，ma及び
mbをそれぞれ車設定回路１６０、分配回路２０
０及び補正信号発回路１９０に付与する。また、
制御信号発生回路１４０は加速スイツチ６０から
の指令信号及びリジユームスイツチ７０からの指
令信号Ｐに応答してそれぞれ加速信号ｎ及び作動
信号maを生じ分配回路２００に付与する。しか
して、周期設定信号ｊはセツトスイツチ４０の開
放によりリセツトされ、作動信号mbは周期設定
信号ｊ発生後ラツチ信号diが２回到来するとリセ
ツトされ、作動信号maはキヤンセルスイツチ５
０からの解除信号ｈ又は制御幅制限回路１５０か
らの解除信号r1に応答してリセツトされる。 車速設定回路１６０はタイミング信号発生回路
１３０からのリセツト信号hi及び制御信号発生回
路１４０からの周期設定信号ｊに応答してゲート
信号biの周期Tiに対する一連のクロツク信号C2を
計数し、この計数結果を周期Tiを表わす二進信号
ｕとして記憶する。しかして、この二進信号ｕの
値は設定車速に対応するもので、車速差計算回路
１７０に付与される。車速差計算回路１７０はタ
イミング信号発生回路１３０のプリセツト信号fi
に応答して二進信号ｕの値とゲート信号biの周期
Tiに対応するクロツク信号C2の周期和との時間
差を計算し、この計算結果を時間差の絶対値を表
わす二進信号Ｖ及び時間差の符号を表わす符号信
号V1としてラツチ信号diに応答してラツチし、両
信号Ｖ及びV1をそれぞれ車速差出力移動回路２
３０及び補正信号発生回路１９０に付与する。な
お、本実施例においては、二進信号Ｖの値が現実
の車速と設定車速との速度差に対応するものとし
て使用される。 加速度計算回路１８０は、タイミング信号発生
回路１３０から連続して生じる二つのゲート信号
biの各周期に対応した各一連のクロツク信号C1の
周期和間の時間差をプリセツト信号fi及びリセツ
ト信号ｈに応答して計算し、この計算結果を時間
差の絶対値を表わす二進信号及びこの時間差の符
号を表わす符号信号W1として発生し、前記二進
信号及び符号信号W1の反転信号をそれぞれ二進
信号Ｗ及び符号信号W2としてラツチ信号diに応
答してラツチし、二進信号Ｗを加速度出力移動回
路２４０に付与するとともに符号信号W1を桁数
変換回路２５０に付与し、かつ符号信号W2を補
正信号発回路１９０及び分配回路２００に付与す
る。なお、本実施例においては、二進信号Ｗの値
が当該車両の現実の加速度に対応するものとして
使用される。 出力移動指令回路２１０はタイミング信号発生
回路１３０からのリセツト信号hi及び制御幅制限
回路１５０から車速に応じて選択的に生じる指令
信号s4，s5，s7に応答して出力移動指令信号t1，t2
を選択的に又は同時に生じる。車速差出力移動回
路２３０は出力移動指令回路２１０からの出力移
動指令信号t1及び／又はt2に応答して車速差計算
回路１７０からの二進信号Ｖのうちの所定のビツ
トを選択して二進信号Vaを形成する。また、加
速度出力移動回路２４０は、出力移動指令信号t1
及び／又はt2に応答して加速度計算回路１８０か
らの二進信号Ｗのうちの所定のビツトを選択して
二進信号Waを形成するとともに、この二進信号
Waを構成する所定のビツトよりも上位のビツト
を二進信号Ｗから選択して二進信号Wbを形成す
る。 桁数変換回路２５０は、タイミング信号発生回
路１３０から一対の連続するゲート信号biの両周
期に亘つて順次生じるセツト信号eiに応答して加
速度計算回路１８０からの符号信号W1の符号に
ついて判別し、この判別結果が同符号であると
き、所定の車速領域を規定する制御幅制限回路１
５０からの指令信号s3又はs6の消滅下にてタイミ
ング信号発生回路１３０からのリセツト信号hiに
応答して加速度出力移動回路２４０からの二進信
号Wbを桁数変換信号Wbpとして発生し補正信号
発回路１９０に付与する。また、上述した判別結
果が異符号であるとき、或いは上述した判別結果
が同符号であつても指令信号s3，s6が共に発生し
ているときには、桁数変換回路２５０は、二進信
号Wbの桁数変換信号Wbpとしての発生を停止す
る。制御量変換回路２６０は、手動設定される二
進数との関連にて所定の発振周波数を分周し、こ
の分周結果を制御幅制限回路１５０からの指令信
号s1，s2，s3，s6との関連にてタイミング信号発
生回路１３０からのラツチ信号diに応答して互い
に異なつた周波数の各一連のクロツク信号C6，
C7として形成し補正信号発生回路１９０に付与
する。なお、桁数変換回路２５０からの桁数変換
信号Wbpは加速度出力移動回路２４０からの二進
信号Waと共に二進信号Wbaを構成する。 補正信号発回路１９０は、タイミング信号発生
回路１３０からのプリセツト信号fi、計算回路１
７０，１８０からの各符号信号V1，W2及び制御
信号発生回路１４０からの作動信号mbを受けて、
制御量変換回路２６０からの各一連のクロツク信
号C6，C7に応じて二進信号Va，Wbaの各値を計
算し、二進信号Wbaの値によつて規定される補正
信号Z1及び二進信号Va，Wbaの各値の和又は差に
対応した信号幅を有する補正信号Z2を発生する。
分配回路２００は、制御信号発生回路１４０から
のセツト信号C0の消滅下にて作動信号maに応答
して第１分配信号K1を発生し、また制御信号発
生回路１４０からの作動信号ma及び加速信号ｎ
並びにクロツク回路１１０からの各一連のクロツ
ク信号C4，C5に応答して第２分配信号K2を生じ
る。また、この分配回路２００は、作動信号ma、
加速度計算回路１８０からの符号信号W2及び補
正信号発生回路１９０からの補正信号Z1，Z2に応
答して第２と第３の分配信号K2，K3を選択的に
発生する。駆動回路２２０は制御信号発生回路１
４０からの整形信号hpの消滅下に車両用直流電源
からの直流電圧VBを第１駆動信号に応答して電
磁クラツチ２１に付与し、かつ直流電圧VBを第
２又は第３の駆動信号に応答して正逆転モータ２
０に付与しこれを正転又は逆転させる。 以上のように構成した電子制御回路ECにおけ
る各電子回路の一実施例をそれぞれ詳細に説明す
ると、タイミング信号発生回路１３０は、第２図
に示すごとく、インバータ１３１及びANDゲー
ト１３２を介して波形整形器１２０に接続したＤ
型フリツプフロツプ１３３を備えている。インバ
ータ１３１は波形整形器１２０の整形信号ａを反
転させるべく機能する。ANDゲート１３２は整
形信号ａ及び後述するＤ型フリツプフロツプ１３
３のハイレベル信号ｇ（第３図参照）を受け、整
形信号ａの立上がりに応答してパルス信号を発生
する。Ｄ型フリツプフロツプ１３３はANDゲー
ト１３２のパルス信号によりリセツトされ、後述
する十進カウンタ１３６からハイレベル信号hi
（第３図参照）を受けてインバータ１３１の出力
信号の立上がりにてハイレベル信号ｇ（第３図参
照）を生じる。然る後、Ｄ型フリツプフロツプ１
３３は前記整形信号ａに後続する整形信号の立上
がりに応答した前記ANDゲート１３２より発生
するパルス信号により、リセツトされ、ハイレベ
ル信号ｇをローレベルにする。 二進カウンタ１３４は、Ｄ型フリツプフロツプ
１３３のハイレベル信号ｇによりリセツトされた
後、波形整形器１２０からの一連の整形信号ａを
計数し、周期Tiを有するゲート信号bi（第３図参
照）を生じる。このゲート信号biは整形信号ａの
８個目ごとに生じ、整形信号ａの立下がりに同期
して立上がる。十進カウンタ１３６はインバータ
１３５の出力信号によりリセツトされた後、クロ
ツク回路１１０の一連のクロツク信号C2を計数
し、その出力端子Q1，Q3，Q5，Q6，Q8及びQ9か
らそれぞれラツチ信号di，ei，プリセツト信号fi、
リセツト信号gi，hi及びハイレベル信号yiを順次
発生する（第３図参図）。しかして、これら各信
号di，ei，fi，gi，hi，yiはゲート信号biの発生中に
生じ、十進カウンタ１３６がゲート信号biの立下
がりにてインバータ１３５によりリセツトされた
ときハイレベル信号yiがローレベルになる。な
お、本実施例においては、Ｄ型フリツプフロツプ
１３３、二進カウンタ１３４及び十進カウンタ１
３６として米国のRCA社製CD4013型、CD4024
型及びCD4017型がそれぞれ採用されている。 制御信号発生回路１４０は、第４図に示すごと
く、セツトスイツチ４０からのセツト指令信号Ｃ
を波形整形する波形整形回路１４１ａと、クロツ
ク回路１１０及びORゲート１４１ｂに接続した
分周回路１４１ｃを備えている。分周回路１４１
ｃは米国のRCA社製CD4520型二進カウンタから
なり、波形整形回路１４１ａからの整形信号又は
制御幅制限回路１５０からの解除信号（ローレベ
ルを有する）r2に応答してORゲート１４１ｂに
よつてリセツトされ、クロツク回路１１０からの
クロツク信号C3を計数し、その出力端子Q3から
セツト信号C0（ハイレベルを有する）を発生す
る。換言すれば、分周回路１４１ｃはクロツク信
号C3を４個計数するとセツト信号C0を発生する。
このことは、分周回路１４１ｃがセツト指令信号
Ｃの発生後約4msecの経過時にセツト信号C0を発
生する約250Hzのデイジタル・ローパス・フイル
ターとして機能することを意味する。なお、分周
回路１４１ｃはそのセツト信号C0の発生と同時
に計数作用を停止する。 また、制御信号発生回路１４０は、キヤンセル
スイツチ５０に接続した波形整形回路１４５ａ
と、この波形整形回路１４５ａ及び制御幅制限回
路１５０に接続したORゲート１４５ｂと、波形
整形回路１４６ａを介して加速スイツチ６０を接
続したインバータ１４６ｂを備えている。波形整
形回路１４５ａはキヤンセルスイツチ５０からの
解除信号ｈを波形整形して整形信号hpを発生す
る。ORゲート１４５ｂは波形整形回路１４５ａ
からの整形信号hp及び／又は制御幅制限回路１５
０からの解除信号r1をORゲート１４９ｂに付与
する。波形整形回路１４６ａは加速スイツチ６０
からの加速指令信号を波形整形し、インバータ１
４６ｂは波形整形回路１４６ｂからの整形信号に
応答して加速信号ｎを発生する。 また、制御信号発生回路１４０は、リジユーム
スイツチ７０からの復帰指令信号Ｐを波形整形す
る波形整形回路１４８ａと、この波形整形回路１
４８ａ及び制御幅制限回路１５０に接続したOR
ゲート１４８ｂと、このORゲート１４８ｂ及び
クロツク回路１１０に接続した分周回路１４８ｃ
を備えている。分周回路１４８ｃはRCA社製
CD4520型からなり、波形整形回路１４８ａから
の整形信号又は制御幅制限回路１５０からの解除
信号r2に応答してORゲート１４８ｂによりリセ
ツトされ、クロツク回路１１０からのクロツク信
号C3を計数してその出力端子Q3からハイレベル
の復帰信号を生じる。換言すれば、分周回路１４
８ｃはクロツク信号C3を４個計数すると復帰信
号を発生する。このことは、分周回路１４８ｃ
が、復帰指令信号Ｐとの関連にて約250Hzのデイ
ジタル・ローパス・フイルターとして機能するこ
とを意味する。 また、制御信号発生回路１４０は、パワーオン
リセツト回路１４４及び制御幅制限回路１５０に
接続したORゲート１４７ａと、このORゲート
１４７ａと後述するＤ型フリツプフロツプ１４２
ａに接続したRSフリツプフロツプ１４７と、こ
のRSフリツプフロツプ１４７及び分周回路１４
８ｃに接続したANDゲート１４８を備えている。
パワーオンリセツト回路１４４は当該車両用直流
電源からの直流電圧VBに応答して時定数回路１
４４ａによりローレベル信号を形成し、このロー
レベル信号を波形整形用NANDゲート１４４ｂ
により波形整形して反転し、時定数回路１４４ａ
の時定数により規定される信号幅を備えたリセツ
ト信号を生じるように構成されている。RSフリ
ツプフロツプ１４７はパワーオンリセツト回路１
４４からのリセツト信号又は制御幅制限回路１５
０からの解除信号r1に応答してORゲート１４７
ａによりリセツトされてその出力端子Ｑからロー
レベル信号を生じるとともにＤ型フリツプフロツ
プ１４２ａから生じる周期設定信号ｊに応答して
その出力端子Ｑからハイレベル信号を生じる。
ANDゲート１４８は分周回路１４８ｃからの復
帰信号及びRSフリツプフロツプ１４７からのハ
イレベル信号に応答してハイレベル信号を発生
し、ANDゲート１４８からのハイレベル信号は
分周回路１４８ｃからの復帰信号又はRSフリツ
プフロツプ１４７からのハイレベル信号のローレ
ベルへの変化に応答してローレベルになる。 さらに、制御信号発生回路１４０は、ORゲー
ト１４９ａ，１４９ｂに接続したRSフリツプフ
ロツプ１４９と、インバータ１４１ｄ及びORゲ
ート１４６ｃに接続したNANDゲート１４１ｅ
と、このNANDゲート１４１ｅ及びORゲート１
４１ｆに接続したRSフリツプフロツプ１４１を
備えている。RSフリツプフロツプ１４９はAND
ゲート１４８からのハイレベル信号又はＤ型フリ
ツプフロツプ１４２ａからの周期設定信号ｊに応
答してORゲート１４９ａによりリセツトされて
その出力端子Ｑからローレベルの作動信号maを
発生し、かつパワーオンリセツト回路１４４から
のリセツト信号に応答するORゲート１４９ｂの
作用又は波形整形回路１４５ａからの整形信号hp
或いは制御幅制限回路１５０からの解除信号r1に
応答するORゲート１４５ｂ，１４９ｂの各作用
を受けて作動信号maをハイレベルにする。換言
すれば、作動信号maはローレベルからハイレベ
ルへの変化により消滅する。 NANDゲート１４１ｅは、分周回路１４１ｃ
からのセツト信号C0に応答するインバータ１４
１ｄの反転作用又は波形整形回路１４６ａからの
整形信号或いは作動信号maに応答するORゲート
１４６ｃの作用を受けてハイレベル信号を発生
し、このNANDゲート１４１ｅからのハイレベ
ル信号は、セツト信号C0の消滅に応答するイン
バータ１４１ｄの作用と波形整形回路１４６ａか
らの整形信号（又はRSフリツプフロツプ１４９
からの作動信号ma）の消滅に応答するORゲート
１４６ｃの作用を共に受けてローレベルになる。
RSフリツプフロツプ１４１はNANDゲート１４
１ｅからのハイレベル信号に応答してその出力端
子Ｑからハイレベル信号ｉを発生するとともにこ
のハイレベル信号ｉはタイミング信号発生回路１
３０からセツトスイツチ４０の解放直後に生じる
リセツト信号gi又はパワーオンリセツト回路１４
４からのセツト信号に応答してローレベルにな
る。 Ｄ型フリツプフロツプ１４２ａは、Ｄ型フリツ
プフロツプ１４２ｂ，１４２ｃと共にパワーオン
リセツト回路１４４からのリセツト信号によりリ
セツトされるもので、Ｄ型フリツプフロツプ１４
２ａはRSフリツプフロツプ１４１のハイレベル
信号ｉ及びセツトスイツチ４０の解放直後にタイ
ミング信号発生回路１３０から生じるプリセツト
信号fiに応答して周期設定信号ｊ（第５図参照）
を発生する。しかして、この周期設定信号ｊは、
ハイレベル信号ｉがローレベルになつた後にタイ
ミング信号発生回路１３０から生じるプリセツト
信号fiに応答してローレベルとなる。 Ｄ型フリツプフロツプ１４２ｂは周期設定信号
ｊの発生中にタイミング信号発生回路１３０から
生じるラツチ信号diに応答してハイレベル信号ｋ
（第５図参照）を生じる。しかして、このハイレ
ベル信号ｋは、周期設定信号ｊがローレベルにな
つて後にタイミング信号発生回路１３０から生じ
るラツチ信号diに応答してローレベルとなる。Ｄ
型フリツプフロツプ１４２ｃはハイレベル信号ｋ
及びタイミング信号発生回路１３０から生じるラ
ツチ信号diに応答してハイレベル信号を生じる。
しかして、このＤ型フリツプフロツプ１４２ｃか
らのハイレベル信号は、ハイレベル信号ｋの立下
がり後にタイミング信号発生回路１３０から生じ
るラツチ信号diに応答してローレベルになる。
RSフリツプフロツプ１４３はＤ型フリツプフロ
ツプ１４２ａからの周期設定信号ｊに応答してそ
の出力端子Ｑから生ずべき作動信号mb（第５図参
照）をローレベルとして消滅状態にする。また、
この作動信号mbはＤ型フリツプフロツプ１４２
ｃからのハイレベル信号に応答してRSフリツプ
フロツプ１４３からハイレベル信号として生じ
る。 制御幅制限回路１５０は、第６図に示すごと
く、NORゲート１５１，１５２を介してクロツ
ク回路１１０及びタイミング信号発生回路１３０
に接続した二進カウンタ１５３を備えている。
NORゲート１５１，１５２は、タイミング信号
発生回路１３０からのゲート信号bi及び後述する
ANDゲート１５４からの解除信号r1が共にロー
レベルのとき、クロツク回路１１０からの一連の
クロツク信号C2を二進カウンタ１５３に付与す
る。換言すれば、ゲート信号biの周期Tiにより規
定される一連のクロツク信号C2が解除信号r1の消
滅中に二進カウンタ１５３に付与される。 二進カウンタ１５３はRCA社製CD4020型のも
ので、タイミング信号発生回路１３０のセツト信
号hiによりリセツトされた後NORゲート１５２
から付与される一連のクロツク信号C2を計数し、
この計数結果に応じて出力端子Q7〜Q12からそれ
ぞれハイレベル信号を生じる。しかして、NOR
ゲート１５２から生じる一連のクロツク信号C2
の数はゲート信号biの周期Tiの変化に応じて変わ
るため、二進カウンタ１５３による計数値が3072
以上（車速29.4Km／ｈ未満に相当する）のとき二
進カウンタ１５３の出力端子Q11，Q12からそれ
ぞれハイレベル信号が生じ、二進カウンタ１５３
による計数値が1536以上（車速58.9Km／ｈ未満に
相当する）のとき計数値の増大に応じて二進カウ
ンタ１５３の出力端子Q9からハイレベル信号が
生じた後出力端子Q10，Q11から同時にハイレベ
ル信号が生じる。また、二進カウンタ１５３によ
る計数値が1024以上（車速88.3Km／ｈ未満に相当
する）のとき計数値の増大に応じて二進カウンタ
１５３の出力端子Q9，Q10，Q11から順次ハイレ
ベル信号が生じ、二進カウンタ１５３による計数
値が768以上（車速117.7Km／ｈ未満に相当する）
のとき二進カウンタ１５３の出力端子Q9，Q10か
ら同時にハイレベル信号が生じ、かつ二進カウン
タ１５３による計数値が768未満（車速117.7Km／
ｈ以上に相当する）のとき二進カウンタ１５３の
出力端子Q9，Q10からのハイレベル信号が同時に
消滅する。しかして、本実施例においては、二進
カウンタ１５３の出力端子Q7〜Q12から生じるハ
イレベル信号をそれぞれ上述した指令信号s1〜s6
とする。 ANDゲート１５４は二進カウンタ１５３から
の両指令信号s5，s6に応答して解除信号r1をハイ
レベル信号として生じるとともに両指令信号s5，
s6の一方のローレベルへの変化に応答して解除信
号r1をローレベルにする。このことは、ANDゲ
ート１５４からの解除信号r1が車速29.4Km／ｈ未
満にて発生しかかる車速以上にて消滅することを
意味する。Ｄ型フリツプフロツプ１５６はタイミ
ング信号発生回路１３０からのリセツト信号hiに
応答してリセツトされ、ANDゲート１５５の制
御下にて二進カウンタ１５３からの両指令信号
s3，s4に応答してその出力端子Ｑからハイレベル
信号を生じるとともにこのハイレベル信号を指令
信号s3，s4の一方のローレベルへの変化に応答し
てローレベルにする。このことは、Ｄ型フリツプ
フロツプ１５６からのハイレベル信号が車速
117.7Km／ｈ未満にて発生しかかる車速以上にて
消滅することを意味する。本実施例においては、
Ｄ型フリツプフロツプ１５６からのハイレベル信
号を上述した指令信号s7とする。Ｄ型フリツプフ
ロツプ１５７はANDゲート１５４からの解除信
号r1によりリセツトされてその出力端子から解
除信号r2をハイレベル信号として生じる。また、
Ｄ型フリツプフロツプ１５７は、解除信号r1の消
滅後、タイミング信号発生回路１３０からのラツ
チ信号di及びＤ型フリツプフロツプ１５６からの
ローレベル信号に応答して解除信号r2を生じると
ともにかかる解除信号r2をラツチ信号di及びＤ型
フリツプフロツプ１５６からの指令信号s7に応答
してローレベルにする。このことは、Ｄ型フリツ
プフロツプ１５７からの解除信号r2は車速29.4
Km／ｈ未満又は117.7Km／ｈ以上にて発生し車速
29.4Km／ｈ以上117.7Km／ｈ未満にて消滅するこ
とを意味する。 第７図は車速設定回路１６０及び車速差計算回
路１７０の各実施例を示している。車速設定回路
１６０は、NORゲート１６１及びANDゲート１
６２，１６３により制御されるプリセツタブルア
ツプダウンカウンタ１６４，１６５，１６６を備
えている。ANDゲート１６２は、NORゲート１
６１との協働により、ゲート信号biの周期Tiに対
応する一連のクロツク信号C2を制御信号発生回
路１４０の周期設定信号ｊに応答してプリセツタ
ブルカウンタ１６４に付与する。ANDゲート１
６３は周期設定信号ｊ及びタイミング信号発生回
路１３０からのリセツト信号hiに応答してリセツ
ト信号を発生する。 プリセツタブルアツプカウンタ１６４，１６
５，１６６はそれぞれRCA社製CD4029型のもの
で、図示のごとく、12ビツトのアツプカウンタ回
路として機能すべく構成されている。しかして、
このアツプカウンタ回路は、ANDゲート１６３
からのリセツト信号によりリセツトされた後、各
カウンタ１６４〜１６６の協働作用によりAND
ゲート１６２からの一連のクロツク信号C2を計
数し、この計数完了と同時にこの計数結果をゲー
ト信号biの周期Tiを表わす二進信号ｕとして記憶
するとともに速度差計算回路１７０に付与する。
換言すれば、このことは二進信号ｕがセツトスイ
ツチ４０の閉成時における設定車速により規定さ
れることを意味する。 車速差計算回路１７０は、NORゲート１７４
及びタイミング信号発生回路１３０により制御さ
れるＤ型フリツプフロツプ１７５を備えている。
NORゲート１７４は、NORゲート１６１からゲ
ート信号biに応答して生じるローレベル信号及び
後述するプリセツタブルアツプダウンカウンタ１
７３からのローレベル信号を受けてハイレベル信
号を生じる。また、NORゲート１７４は、NOR
ゲート１６１からクロツク信号C2に応答して生
じるパルス信号又はカウンタ１７３からのハイレ
ベル信号に応答してローレベル信号を生じる。Ｄ
型フリツプフロツプ１７５はタイミング信号発生
回路１３０からのプリセツト信号fiによりリセツ
トされて、その出力端子Ｑからローレベル信号を
生じる。然る後、Ｄ型フリツプフロツプ１７５は
NORゲート１７４からのハイレベル信号に応答
してハイレベル信号を生じる。 また、車速差計算回路１７０は、RCA社製
CD4029型プリセツタブルアツプダウンカウンタ
１７１〜１７３により構成される12ビツトのアツ
プダウンカウンタ回路を備えている。このアツプ
ダウンカウンタ回路はタイミング信号発生回路１
３０のプリセツト信号fiに応答して車速設定回路
１６０からの二進信号ｕをプリセツトし、然る後
Ｄ型フリツプフロツプ１７５からのローレベル信
号の発生にてカウンタ１７１〜１７３の協働作用
によりNORゲート１６１からの一連のパルス信
号に応じて二進信号ｕの値をカウントダウンし始
める。このとき、カウンタ１７３のキヤリーアウ
ト端子COからハイレベル信号を生じている。し
かして、二進信号ｕの値が、ゲート信号biの周期
Ti、即ちこの周期Tiの間にNORゲート１６１か
ら生じる一連のパルス信号の周期和より小さい場
合には、カウンタ１７１〜１７３よりなるアツプ
ダウンカウンタ回路は、上述したごとく、二進信
号ｕの値をカウントダウンしたとき、カウンタ１
７３のキヤリーアウト端子COからローレベル信
号を生じ、これにより生じるＤ型フリツプフロツ
プ１７５からのハイレベル信号に応答してNOR
ゲート１６１からの残余のパルス信号をカウント
アツプし、二進信号ｕの値とNORゲート１６１
からの一連のパルス信号の周期和との時間差（以
下第１時間差と称する）の絶対値を表わす二進信
号を発生する。この場合、第１時間差は、Ｄ型フ
リツプフロツプ１７５からのハイレベル信号に対
応する負符号を有している。一方、二進信号ｕの
値がNORゲート１６１からの一連のパルス信号
の周期和より大きい場合には、カウンタ１７１〜
１７３よりなるアツプダウンカウンタ回路は上述
したごとくカウントダウンを開始した後この作用
をＤ型フリツプフロツプ１７５からのローレベル
信号の発生下にて完了し、第１時間差の絶対値を
表わす二進信号を発生する。この場合、第１時間
差は、Ｄ型フリツプフロツプ１７５からのローレ
ベル信号に対応する正符号を有している。 車速差計算回路１７０は、さらに、タイミング
信号発生回路１３０により制御されるラツチ回路
１７６，１７７，１７８とＤ型フリツプフロツプ
１７９を備えている。ラツチ回路１７６，１７
７，１７８はタイミング信号発生回路１３０から
のクロツク信号diに応答してカウンタ１７１〜１
７３からの二進信号をラツチし、ラツチした信号
を11ビツトの二進信号Ｖとしてその出力端子から
発生する。Ｄ型フリツプフロツプ１７９はラツチ
信号di及びＤ型フリツプフロツプ１７５からのロ
ーレベル信号に応答してローレベル信号、即ち正
符号のときローレベルを有する符号信号V1をそ
の出力端子Ｑから生じる。また、Ｄ型フリツプフ
ロツプ１７９はラツチ信号di及びＤ型フリツプフ
ロツプ１７５からのハイレベル信号に応答してハ
イレベル信号、即ち負符号のときハイレベルを有
する符号信号V1を生じる。 上述したことから、車速Vsが、タイミング信
号発生回路１３０のゲート信号biの周期Tiとの関
連において次式を満足することが容易に認識され
る。 Ti＝β／Vs ………(1) 但し、符号βは定数とする。仮に、セツトスイ
ツチ４０の閉成時における設定車速をVspとし、
かつ現実の車速を（Vsp−△Vs）とすれば、時間
差△Ｔは次式(2)により表わされる △Ｔ＝β（１／Vsp−△Vs−１／Vsp） ＝β△Vs／（Vsp−△Vs）Vsp ≒β△Vs／Vsp 2（∵Vsp 2≫△VsVsp） ………(2) 但し、符号△Vsは設定車速Vspと現実の車速と
の差とする。以上のことから、時間差△Ｔは車速
差△Vsに実質的に比例し、その結果、二進信号
Ｖは、車速差△Vsに対応する時間差△Ｔを表わ
していることが理解されよう。 加速度計算回路１８０は、第８図に示すごと
く、NORゲート１８１及びタイミング信号発生
回路１３０により制御されるプリセツタブルアツ
プダウンカウンタ１８２ａ〜１８２ｄを備えてい
る。これらカウンタ１８２ａ〜１８２ｄはそれぞ
れRCA社製CD4029型のもので、図示のごとく、
16ビツトのアツプカウンタ回路として機能すべく
構成されている。しかして、このアツプカウンタ
回路は、タイミング信号発生回路１３０からのリ
セツト信号hiによりリセツトされた後、各カウン
タ１８２ａ〜１８２ｄの協働作用により、ゲート
信号biのローレベル中にクロツク回路１１０から
NORゲート１８１を通して付与される一連のク
ロツク信号C1を計数し、この計数完了と同時に
この計数結果をゲート信号biの周期Tiを表わす二
進信号として記憶するとともにプリセツタブルア
ツプダウンカウンタ１８３ａ〜１８３ｄに付与す
る。 また、加速度計算回路１８０は、タイミング信
号発生回路１３０及びNORゲート１８４により
制御されるＤ型フリツプフロツプ１８５を備えて
いる。NORゲート１８４はNORゲート１８１か
らの一連のクロツク信号C1及び後述するカウン
タ１８３ｄからのハイレベル信号に応答してロー
レベル信号を生じ、カウンタ１８３ｄからのハイ
レベル信号がローレベルのときNORゲート１８
１からのクロツク信号C1に応答してパルス信号
を生じる。Ｄ型フリツプフロツプ１８５はタイミ
ング信号発生回路１３０からのリセツト信号fiに
よりリセツトされてゲート信号Ｑからローレベル
の符号信号W1を生じ、またNORゲート１８４か
らのパルス信号に応答してハイレベルの符号信号
W1を生じる。 プリセツタブルアツプダウンカウンタ１８３ａ
〜１８３ｄはそれぞれRCA社製CD4029型のもの
で、図示のごとく、16ビツトのアツプダウンカウ
ンタ回路として機能すべく構成されている。この
アツプダウンカウンタ回路はタイミング信号発生
回路１３０のプリセツト信号fiに応答してカウン
タ１８２ａ〜１８２ｄからの二進信号をプリセツ
トし、然る後Ｄ型フリツプフロツプ１８５からの
符号信号W1（ローレベルを有する）の発生下にて
カウンタ１８３ａ〜１８３ｄの協働作用により
NORゲート１８１からの一連のクロツク信号C1
に応じて前記二進信号の値をカウントダウンし始
める。このとき、カウンタ１８３ｄのキヤリーア
ウト端子COからハイレベル信号を生じている。 しかして、カウンタ１８２ａ〜１８２ｄからの
二進信号の値が、ゲート信号biの周期Ti、即ちこ
の周期Tiの間にNORゲート１８１から生じる一
連のクロツク信号C1の周期和より小さい場合に
は、カウンタ１８３ａ〜１８３ｄよりなるアツプ
ダウンカウンタ回路は、上述したごとく、カウン
タ１８２ａ〜１８２ｄからの二進信号の値をカウ
ントダウンしたとき、この完了と同時にカウンタ
１８３ｄのキヤリーアウト端子COからローレベ
ル信号を生じ、これにより生じるＤ型フリツプフ
ロツプ１８５からのハイレベル信号に応答して
NORゲート１８１からの残余のクロツク信号C1
をカウントアツプし、前記二進信号の値とNOR
ゲート１８１からの一連のクロツク信号C1の周
期和との時間差（以下第２時間差と称する）の絶
対値を表わす二進信号を発生する。この場合、第
２時間差は、Ｄ型フリツプフロツプ１８５からの
ハイレベル信号に対応する負符号を有している。
一方、カウンタ１８２ａ〜１８２ｄからの二進信
号の値が、NORゲート１８１から生じる一連の
クロツク信号C1の周期和より大きい場合には、
カウンタ１８３ａ〜１８３ｄよりなるアツプダウ
ンカウンタ回路は上述したごとくカウントダウン
を開始した後この作用をＤ型フリツプフロツプ１
８５からのローレベル信号の発生下にて完了し、
第２時間差の絶対値を表わす二進信号を発生す
る。この場合、第２時間差はＤ型フリツプフロツ
プ１８５からのローレベル信号に対応する正符号
を有している。なお、本実施例においては、第２
時間差の絶対値を表わす二進信号においてカウン
タ１８３ｄにより形成される部分は不必要なため
無視するものとする。 また、加速度計算回路１８０は、タイミング信
号発生回路１３０により制御されるラツチ回路１
８６ａ，１８６ｂ，１８６ｃ及びＤ型フリツプフ
ロツプ１８７を備えている。ラツチ回路１８６
ａ，１８６ｂ，１８６ｃはタイミング信号発生回
路１３０からのラツチ信号diに応答してカウンタ
１８３ａ，１８３ｂ，１８３ｃからの二進信号を
ラツチし、これを二進信号Ｗとしてその出力端か
ら発生させる。Ｄ型フリツプフロツプ１８７はラ
ツチ信号di及びＤ型フリツプフロツプ１８５から
のハイレベル信号に応答してローレベル（負符号
に対応する）を有する符号信号W2をその出力端
子から生じる。またＤ型フリツプフロツプ１８
７はラツチ信号di及びＤ型フリツプフロツプ１８
５からのローレベル信号に応答してハイレベル信
号（正符号に対応する）を有する符号信号W2を
生じる。 出力移動指令回路２１０は、第９図に示すごと
く、ANDゲート２１１及びＤ型フリツプフロツ
プ２１２，２１３を備えており、ANDゲート２
１１は制御幅制限回路１５０からの指令信号s4，
s5に応答してハイレベル信号を生じ、両信号s4，
s5の一方がローレベルのときローレベル信号を生
じる。Ｄ型フリツプフロツプ２１２，２１３は、
タイミング信号発生回路１３０からのリセツト信
号hiによりリセツトされた後、制御幅制限回路１
５０からの指令信号s5，s7及びANDゲート２１
１からのハイレベル信号に応答してそれぞれ出力
端子Ｑからハイレベル信号を生じる。 この場合、車速が58.9Km／ｈ未満のとき、制御
幅制限回路１５０は車速の増大に応じて指令信号
s7を生じた後指令信号s5を生じ、次にこの指令信
号s5が発生中に指令信号s4も生じ、これに応答し
てANDゲート２１１の出力信号がハイレベルに
なるため、Ｄ型フリツプフロツプ２１２，２１３
からのハイレベル信号の発生順序は指令信号s7，
s5及びANDゲート２１１からのハイレベル信号
の発生順序に従う。また、車速が58.9Km／ｈ以上
88.3Km／ｈ未満のとき、制御幅制限回路１５０は
車速の増大に応じて指令信号s7，s4，s5を順に発
生し、このためANDゲート２１１の出力信号は
ローレベルのままである。従つて、Ｄ型フリツプ
フロツプ２１２は指令信号s5の発生時にハイレベ
ル信号を生じ、このときＤ型フリツプフロツプ２
１３の出力信号はローレベルのままである。ま
た、車速が88.3Km／ｈ以上117.7Km／ｈ未満のと
き、制御幅制限回路１５０は指令信号s7，s4を生
じるとともに指令信号s5をローレベルに維持する
ため、ANDゲート２１１の出力信号はローレベ
ルのままである。従つて、Ｄ型フリツプフロツプ
２１２，２１３が共にローレベル信号を生じる。
さらに、車速が117.7Km／ｈ以上のとき、制御幅
制限回路１５０からの指令信号s7，s4，s5がすべ
てローレベルのまま故、Ｄ型フリツプフロツプ２
１２，２１３の各出力信号はローレベルとなつて
いる。 エンコーダ２１４は東京芝浦電気株式会社製
TC4532型で、その入力端子D1，D2，D3にて制御
幅制限回路１５０からの指令信号s7、Ｄ型フリツ
プフロツプ２１２，２１３からの各ハイレベル信
号を順に受けて、その出力端子Q0，Q1から同時
にハイレベルの出力移動指令信号t1，t2をそれぞ
れ生じる。Ｄ型フリツプフロツプ２１３がローレ
ベル信号を生じているとき、エンコーダ２１４は
制御幅制限回路１５０からの指令信号s7、Ｄ型フ
リツプフロツプ２１２からのハイレベル信号を順
に受けて、ハイレベルの出力移動指令信号t2を生
じるとともに出力移動指令信号t1をローレベルに
する。また、Ｄ型フリツプフロツプ２１２，２１
３が共にローレベル信号を生じているとき、エン
コーダ２１４は制御幅制限回路１５０からの指令
信号s7に応答してハイレベルの出力移動指令信号
t1を生じるとともに出力移動指令信号t2をローレ
ベルにする。なお、指令信号s7及びＤ型フリツプ
フロツプ２１２，２１３からの各出力信号が共に
ローレベルのとき、エンコーダ２１４からの出力
移動指令信号t1，t2はローレベルとなつている。
また、出力移動指令信号t1，t2のレベルと車速と
の関係は次表の通りである。
当該車両の走行中において時々刻々変化する加速
度を有効に活用した車両用定速走行制御装置に関
する。 （従来技術） 従来、この種の車両用定速走行制御装置におい
ては、例えば、車両の現実の走行速度と所望の設
定走行速度との速度差を求め、前記現実の走行速
度の時間的変化分をデイジタル量として計算する
とともにこの計算結果の絶対値及び正符号又は負
符号を求め、この正符号又は負符号との関連にて
前記速度差を前記絶対値に基いて補正し、かつこ
の補正速度差に応じて当該車両に設けた原動機の
作動を制御することにより前記現実の走行速度を
前記設定走行速度に維持するように構成したもの
がある。 （発明が解決しようとする課題） ところで、このような構成にあつては。前記現
実の走行速度が当該車両の車輪の回転状態の変化
との関連にて検出されるため、車両の走行中に生
じる機械的振動或いは車輪の空転等に基く検出誤
差が前記現実の走行速度のみならずその時間的変
化分にも混入し、その結果該車両に対する適正な
定速走行制御が困難となる場合が生じるという実
情にあつた。 本発明は、このようなことに対処すべく、車両
用定速走行制御装置において、車両の定速走行に
あたり、上述のような検出誤差の混入を出来る限
り抑制するようにしようとするものである。 （課題を解決するための手段） かかる課題の解決にあたり、本発明の構成上の
特徴は、車両の現実の走行速度を同車両の車輪の
回転状態との関連にて速度信号として発生する速
度信号発生手段と、車両の所望の設定走行速度を
設定速度信号として発生する設定速度信号発生手
段と、前記速度信号の値と前記設定速度信号との
値との差を速度差信号として発生する速度差信号
発生手段と、前記速度信号の値の時間変化をデイ
ジタル量として計算しこの計算結果の絶対値を加
速度信号として発生するとともに前記計算結果の
正又は負の符号を符号信号として発生する計算手
段と、前記符号信号の符号との関連にて前記加速
度信号の値に応じ前記速度差信号の値を前記現実
の走行速度の時間的変化を抑制するように補正し
この補正結果を補正信号として発生する補正信号
発生手段とを備えて、前記補正信号の値に応じて
車両に設けた原動機の作動を制御することにより
前記現実の走行速度を前記設定走行速度に維持す
るようにした定速走行制御装置において、前記符
号信号の符号が異符号に変わるとき前記加速度信
号の値を、その桁範囲の上位部分以外の残余の桁
範囲部分からなるように修正し、この修正結果を
修正信号として発生する桁範囲修正手段を具備
し、かつ前記補正信号発生手段が、前記符号信号
の符号の異符号への変化時には、前記速度差信号
の値の補正を、前記修正信号の値に応じてするよ
うにしたことにある。 （作 用） このように本発明を構成したことにより、前記
速度差信号発生手段が前記速度信号発生手段から
の速度信号の値と前記設定速度信号発生手段から
の設定速度信号の値との差を速度差信号として発
生し、かつ前記計算手段が前記速度信号の値の時
間的変化をデイジタル量として計算しこの計算結
果の絶対値を加速度信号として発生するとともに
前記計算結果の正又は負の符号を符号信号として
発生する。しかして、前記符号信号の符号が異符
号に変わるときには、前記桁範囲修正手段が、前
記加速度信号の値を、その桁範囲の上位部分以外
の残余の桁範囲部分からなるように修正し、この
修正結果を修正信号として発生する。すると、前
記補正信号発生手段が、前記符号信号の符号の異
符号への変化時には、前記修正信号の値に応じ
て、前記速度差信号の値を、前記現実の走行速度
の時間的変化を抑制するように補正し、また、前
記符号の非変化時には、前記速度信号の値の補正
を前記加速度信号の値に応じて行い、これらいず
れから補正結果を補正信号として発生する。 （効 果） 従つて、車両の走行中、例えばその加速走行か
ら減速走行への変化や減速走行から加速走行への
変化時に車輪の回転状態との関連にて生じる機械
的振動或いは車輪の空転等に起因する誤差が、前
記速度信号の値及び前記加速度信号の値に混入し
ても、かかる場合には、前記符号信号の符号が異
符号に変わり、前記桁範囲修正手段が、上述のよ
うに誤差の混入した加速度信号の値を、その桁範
囲の上位部分以外の残余の桁範囲部分からなるよ
うに修正しこれを修正信号として発生する。即
ち、この修正信号は、上述のように加速度信号の
値に混入した誤差を同加速度信号の値から除去し
てなる残余の値を有するものとして、前記桁範囲
修正手段から生ずる。このため、かかる修正信号
の値に応じ、前記補正信号発生手段が、前記符号
の異符号への変化時における前記速度差信号の値
の補正を行い補正信号として発生し、かつこの補
正信号の値に応じて、前記現実の走行速度を前記
設定走行速度に維持すべく前記原動機の作動を制
御することとなる。その結果、上述のような速度
信号の値及び加速信号の値に対する誤差の混入に
もかかわらず、前記桁範囲修正手段の修正作用の
もとに車両の定速走行制御を精度よく円滑に実現
できる。 （実施例） 以下本発明の一実施例を図面により説明する
と、第１図は、本発明が車両用内燃機関１０に適
用された例を示しており、図において符号ACは、
内燃機関１０の吸気管１１内に設けたスロツトル
弁１２の開度を制御するスロツトルアクチユエー
タを示している。スロツトルアクチユエータAC
は正逆転電動機２０と、この正逆転電動機２０に
電磁クラツチ２１を介して連結した直線運動機構
２２によつて構成されている。電磁クラツチ２１
はそのロータを正逆転電動機２０の出力軸に連結
するとともにそのクラツチ板を直線運動機構２２
のピニオン２２ａにスプライン結合してなるもの
で、この電磁クラツチ２１は、その電磁コイル２
１ａの励磁により前記クラツチ板を前記ロータに
係合させ、また電磁コイル２１ａの消磁により前
記クラツチ板を前記ロータから解離させる。 直線運動機構２２は、ピニオン２２ａに噛合す
るラツク２２ｂを有し、このラツク２２ｂはリン
グ１３を介してスロツトル弁１２に連結されてい
る。しかして、直線運動機構２２においては、ピ
ニオン２２ａが正逆転電動機２０の正転運動を電
磁クラツチ２１により伝達されて正転すると、ラ
ツク２２ｂが第１図にて図示下方へ直線運動して
リング１３を下動せしめスロツトル弁１２の開度
を増加させる。一方、ピニオン２２ａが正逆転電
動機２０の逆転運動に応じて逆転すると、ラツク
２２ｂが上方へ直線運動してリング１３を上動せ
しめスロツトル弁１２の開度を減少させる。な
お、当該車両のアクセルペダル１４はリング１３
を介してスロツトル弁１２に連結されていて、電
磁クラツチ２１の解離状態において原位置にある
ときスロツトル弁１２を全閉状態に保持する。 電子制御回路ECは、正逆転電動機２０及び電
磁クラツチ２１と、速度センサ３０、セツトスイ
ツチ４０と、キヤンセルスイツチ５０、加速スイ
ツチ６０及びリジユームスイツチ７０との間に接
続されており、速度センサ３０は、車両用スピー
ドメータの駆動ケーブル３１ａに設けた永久磁石
３１と、永久磁石３１に磁気的に連結するように
配置されたリードスイツチ３２とにより構成され
ており、このリードスイツチ３２は永久磁石３１
の回転に応じて開閉動作を繰返し、車速に比例し
た周波数を有する一連の速度信号を発生する。セ
ツトスイツチ４０は常開型スイツチ（第４図参
照）であつて、当該車両が所望の設定速度に達し
たとき閉成されてセツト指令信号Ｃ（第５図１参
照）を発生する。キヤンセルスイツチ５０は、第
４図に示すごとく、互いに並列接続したブレーキ
スイツチ５１、クラツチスイツチ５２及びパーキ
ングスイツチ５３を備えており、これらブレーキ
スイツチ５１、クラツチスイツチ５２及びパーキ
ングスイツチ５３は共に常開型スイツチにより構
成され、それぞれ当該車両用ブレーキペダル、ク
ラツチペダル及びパーキング機構の操作に応答し
て閉じるように配置されている。しかして、キヤ
ンセルスイツチ５０は各スイツチ５１，５２，５
３の閉成により電子制御回路ECの作動を解除す
るための解除信号ｈ（第５図３参照）を発生する。
加速スイツチ６０は常開型スイツチ（第４図参
照）であつて、閉成されたとき当該車両を加速す
るのに必要な指令信号を発生する。また、リジユ
ームスイツチ７０は常開型スイツチ（第４図参
照）であつて、閉成されたとき解除状態にある電
子制御回路ECの作動を復帰させるのに必要な指
令信号Ｐ（第５図２参照）を発生する。 電子制御回路ECは、第１図に示すごとく、ク
ロツク回路１１０と、波形整形器１２０を介して
速度センサ３０に接続したタイミング信号発生回
路１３０を備えている。クロツク回路１１０は各
一連のクロツク信号C1，C2，C3，C4及びC5を発
生し、波形整形器１２０は速度センサ３０からの
各速度信号を波形整形して整形信号ａ（第３図１
参照）を発生する。本実施例においては、クロツ
ク回路１１０から生じる各クロツク信号C1，C2，
C3，C4及びC5の周波数はそれぞれ128KHz、
8KHz、1KHz、62.5Hz及び31.25Hzとなつてい
る。タイミング信号発生回路１３０はクロツク回
路１１０からの一連のクロツク信号C2及び波形
整形器１２０からの一連の整形信号ａに応じて周
期Tiにてゲート信号bi（ｉ＝１、２、…）を発生
するとともにこのゲート信号biの発生中にラツチ
信号di，ei、プリセツト信号fi、リセツト信号gi，
hi及びハイレベル信号yiを順次発生する。 また、電子制御回路ECは、各スイツチ４０〜
７０及び制御幅制限回路１５０に接続した制御信
号発生手段１４０を備えている。制御幅制限回路
１５０は、タイミング信号発生回路１３０からの
ゲート信号biの周期Tiに対応する一連のクロツク
信号C2をリセツト信号hiに応答して計数し、この
計数結果に応じて指令信号s1〜s7及び解除信号r1
を発生し、かつ解除信号r1、又は指令信号s7及び
タイミング信号発生回路１３０からのラツチ信号
diに応答して解除信号r2を発生する。しかして、
制御幅制限回路１５０からの解除信号r1，r2は制
御信号発生手段１４０に付与され、指令信号s1〜
s3，s6は制御量変更回路２６０に付与され、指令
信号s3，s6は桁数変換回路２５０に付与され、か
つ指令信号g4，s5，s7は出力移動指令回路２１０
に付与される。 制御信号発生回路１４０はセツトスイツチ４０
からのセツト指令信号Ｃ及びクロツク回路１１０
からのクロツク信号C3に応答してセツト信号C0
を発生し分配回路２００に付与するとともにセツ
ト信号C0、クロツク回路１１０からのクロツク
信号C3及びタイミング信号発生回路１３０から
のラツチ信号di、プリセツト信号fi及びリセツト
信号giに応答して周期設定信号ｊ、作動信号ma及
び作動信号mbを発生しこれら各信号ｊ，ma及び
mbをそれぞれ車設定回路１６０、分配回路２０
０及び補正信号発回路１９０に付与する。また、
制御信号発生回路１４０は加速スイツチ６０から
の指令信号及びリジユームスイツチ７０からの指
令信号Ｐに応答してそれぞれ加速信号ｎ及び作動
信号maを生じ分配回路２００に付与する。しか
して、周期設定信号ｊはセツトスイツチ４０の開
放によりリセツトされ、作動信号mbは周期設定
信号ｊ発生後ラツチ信号diが２回到来するとリセ
ツトされ、作動信号maはキヤンセルスイツチ５
０からの解除信号ｈ又は制御幅制限回路１５０か
らの解除信号r1に応答してリセツトされる。 車速設定回路１６０はタイミング信号発生回路
１３０からのリセツト信号hi及び制御信号発生回
路１４０からの周期設定信号ｊに応答してゲート
信号biの周期Tiに対する一連のクロツク信号C2を
計数し、この計数結果を周期Tiを表わす二進信号
ｕとして記憶する。しかして、この二進信号ｕの
値は設定車速に対応するもので、車速差計算回路
１７０に付与される。車速差計算回路１７０はタ
イミング信号発生回路１３０のプリセツト信号fi
に応答して二進信号ｕの値とゲート信号biの周期
Tiに対応するクロツク信号C2の周期和との時間
差を計算し、この計算結果を時間差の絶対値を表
わす二進信号Ｖ及び時間差の符号を表わす符号信
号V1としてラツチ信号diに応答してラツチし、両
信号Ｖ及びV1をそれぞれ車速差出力移動回路２
３０及び補正信号発生回路１９０に付与する。な
お、本実施例においては、二進信号Ｖの値が現実
の車速と設定車速との速度差に対応するものとし
て使用される。 加速度計算回路１８０は、タイミング信号発生
回路１３０から連続して生じる二つのゲート信号
biの各周期に対応した各一連のクロツク信号C1の
周期和間の時間差をプリセツト信号fi及びリセツ
ト信号ｈに応答して計算し、この計算結果を時間
差の絶対値を表わす二進信号及びこの時間差の符
号を表わす符号信号W1として発生し、前記二進
信号及び符号信号W1の反転信号をそれぞれ二進
信号Ｗ及び符号信号W2としてラツチ信号diに応
答してラツチし、二進信号Ｗを加速度出力移動回
路２４０に付与するとともに符号信号W1を桁数
変換回路２５０に付与し、かつ符号信号W2を補
正信号発回路１９０及び分配回路２００に付与す
る。なお、本実施例においては、二進信号Ｗの値
が当該車両の現実の加速度に対応するものとして
使用される。 出力移動指令回路２１０はタイミング信号発生
回路１３０からのリセツト信号hi及び制御幅制限
回路１５０から車速に応じて選択的に生じる指令
信号s4，s5，s7に応答して出力移動指令信号t1，t2
を選択的に又は同時に生じる。車速差出力移動回
路２３０は出力移動指令回路２１０からの出力移
動指令信号t1及び／又はt2に応答して車速差計算
回路１７０からの二進信号Ｖのうちの所定のビツ
トを選択して二進信号Vaを形成する。また、加
速度出力移動回路２４０は、出力移動指令信号t1
及び／又はt2に応答して加速度計算回路１８０か
らの二進信号Ｗのうちの所定のビツトを選択して
二進信号Waを形成するとともに、この二進信号
Waを構成する所定のビツトよりも上位のビツト
を二進信号Ｗから選択して二進信号Wbを形成す
る。 桁数変換回路２５０は、タイミング信号発生回
路１３０から一対の連続するゲート信号biの両周
期に亘つて順次生じるセツト信号eiに応答して加
速度計算回路１８０からの符号信号W1の符号に
ついて判別し、この判別結果が同符号であると
き、所定の車速領域を規定する制御幅制限回路１
５０からの指令信号s3又はs6の消滅下にてタイミ
ング信号発生回路１３０からのリセツト信号hiに
応答して加速度出力移動回路２４０からの二進信
号Wbを桁数変換信号Wbpとして発生し補正信号
発回路１９０に付与する。また、上述した判別結
果が異符号であるとき、或いは上述した判別結果
が同符号であつても指令信号s3，s6が共に発生し
ているときには、桁数変換回路２５０は、二進信
号Wbの桁数変換信号Wbpとしての発生を停止す
る。制御量変換回路２６０は、手動設定される二
進数との関連にて所定の発振周波数を分周し、こ
の分周結果を制御幅制限回路１５０からの指令信
号s1，s2，s3，s6との関連にてタイミング信号発
生回路１３０からのラツチ信号diに応答して互い
に異なつた周波数の各一連のクロツク信号C6，
C7として形成し補正信号発生回路１９０に付与
する。なお、桁数変換回路２５０からの桁数変換
信号Wbpは加速度出力移動回路２４０からの二進
信号Waと共に二進信号Wbaを構成する。 補正信号発回路１９０は、タイミング信号発生
回路１３０からのプリセツト信号fi、計算回路１
７０，１８０からの各符号信号V1，W2及び制御
信号発生回路１４０からの作動信号mbを受けて、
制御量変換回路２６０からの各一連のクロツク信
号C6，C7に応じて二進信号Va，Wbaの各値を計
算し、二進信号Wbaの値によつて規定される補正
信号Z1及び二進信号Va，Wbaの各値の和又は差に
対応した信号幅を有する補正信号Z2を発生する。
分配回路２００は、制御信号発生回路１４０から
のセツト信号C0の消滅下にて作動信号maに応答
して第１分配信号K1を発生し、また制御信号発
生回路１４０からの作動信号ma及び加速信号ｎ
並びにクロツク回路１１０からの各一連のクロツ
ク信号C4，C5に応答して第２分配信号K2を生じ
る。また、この分配回路２００は、作動信号ma、
加速度計算回路１８０からの符号信号W2及び補
正信号発生回路１９０からの補正信号Z1，Z2に応
答して第２と第３の分配信号K2，K3を選択的に
発生する。駆動回路２２０は制御信号発生回路１
４０からの整形信号hpの消滅下に車両用直流電源
からの直流電圧VBを第１駆動信号に応答して電
磁クラツチ２１に付与し、かつ直流電圧VBを第
２又は第３の駆動信号に応答して正逆転モータ２
０に付与しこれを正転又は逆転させる。 以上のように構成した電子制御回路ECにおけ
る各電子回路の一実施例をそれぞれ詳細に説明す
ると、タイミング信号発生回路１３０は、第２図
に示すごとく、インバータ１３１及びANDゲー
ト１３２を介して波形整形器１２０に接続したＤ
型フリツプフロツプ１３３を備えている。インバ
ータ１３１は波形整形器１２０の整形信号ａを反
転させるべく機能する。ANDゲート１３２は整
形信号ａ及び後述するＤ型フリツプフロツプ１３
３のハイレベル信号ｇ（第３図参照）を受け、整
形信号ａの立上がりに応答してパルス信号を発生
する。Ｄ型フリツプフロツプ１３３はANDゲー
ト１３２のパルス信号によりリセツトされ、後述
する十進カウンタ１３６からハイレベル信号hi
（第３図参照）を受けてインバータ１３１の出力
信号の立上がりにてハイレベル信号ｇ（第３図参
照）を生じる。然る後、Ｄ型フリツプフロツプ１
３３は前記整形信号ａに後続する整形信号の立上
がりに応答した前記ANDゲート１３２より発生
するパルス信号により、リセツトされ、ハイレベ
ル信号ｇをローレベルにする。 二進カウンタ１３４は、Ｄ型フリツプフロツプ
１３３のハイレベル信号ｇによりリセツトされた
後、波形整形器１２０からの一連の整形信号ａを
計数し、周期Tiを有するゲート信号bi（第３図参
照）を生じる。このゲート信号biは整形信号ａの
８個目ごとに生じ、整形信号ａの立下がりに同期
して立上がる。十進カウンタ１３６はインバータ
１３５の出力信号によりリセツトされた後、クロ
ツク回路１１０の一連のクロツク信号C2を計数
し、その出力端子Q1，Q3，Q5，Q6，Q8及びQ9か
らそれぞれラツチ信号di，ei，プリセツト信号fi、
リセツト信号gi，hi及びハイレベル信号yiを順次
発生する（第３図参図）。しかして、これら各信
号di，ei，fi，gi，hi，yiはゲート信号biの発生中に
生じ、十進カウンタ１３６がゲート信号biの立下
がりにてインバータ１３５によりリセツトされた
ときハイレベル信号yiがローレベルになる。な
お、本実施例においては、Ｄ型フリツプフロツプ
１３３、二進カウンタ１３４及び十進カウンタ１
３６として米国のRCA社製CD4013型、CD4024
型及びCD4017型がそれぞれ採用されている。 制御信号発生回路１４０は、第４図に示すごと
く、セツトスイツチ４０からのセツト指令信号Ｃ
を波形整形する波形整形回路１４１ａと、クロツ
ク回路１１０及びORゲート１４１ｂに接続した
分周回路１４１ｃを備えている。分周回路１４１
ｃは米国のRCA社製CD4520型二進カウンタから
なり、波形整形回路１４１ａからの整形信号又は
制御幅制限回路１５０からの解除信号（ローレベ
ルを有する）r2に応答してORゲート１４１ｂに
よつてリセツトされ、クロツク回路１１０からの
クロツク信号C3を計数し、その出力端子Q3から
セツト信号C0（ハイレベルを有する）を発生す
る。換言すれば、分周回路１４１ｃはクロツク信
号C3を４個計数するとセツト信号C0を発生する。
このことは、分周回路１４１ｃがセツト指令信号
Ｃの発生後約4msecの経過時にセツト信号C0を発
生する約250Hzのデイジタル・ローパス・フイル
ターとして機能することを意味する。なお、分周
回路１４１ｃはそのセツト信号C0の発生と同時
に計数作用を停止する。 また、制御信号発生回路１４０は、キヤンセル
スイツチ５０に接続した波形整形回路１４５ａ
と、この波形整形回路１４５ａ及び制御幅制限回
路１５０に接続したORゲート１４５ｂと、波形
整形回路１４６ａを介して加速スイツチ６０を接
続したインバータ１４６ｂを備えている。波形整
形回路１４５ａはキヤンセルスイツチ５０からの
解除信号ｈを波形整形して整形信号hpを発生す
る。ORゲート１４５ｂは波形整形回路１４５ａ
からの整形信号hp及び／又は制御幅制限回路１５
０からの解除信号r1をORゲート１４９ｂに付与
する。波形整形回路１４６ａは加速スイツチ６０
からの加速指令信号を波形整形し、インバータ１
４６ｂは波形整形回路１４６ｂからの整形信号に
応答して加速信号ｎを発生する。 また、制御信号発生回路１４０は、リジユーム
スイツチ７０からの復帰指令信号Ｐを波形整形す
る波形整形回路１４８ａと、この波形整形回路１
４８ａ及び制御幅制限回路１５０に接続したOR
ゲート１４８ｂと、このORゲート１４８ｂ及び
クロツク回路１１０に接続した分周回路１４８ｃ
を備えている。分周回路１４８ｃはRCA社製
CD4520型からなり、波形整形回路１４８ａから
の整形信号又は制御幅制限回路１５０からの解除
信号r2に応答してORゲート１４８ｂによりリセ
ツトされ、クロツク回路１１０からのクロツク信
号C3を計数してその出力端子Q3からハイレベル
の復帰信号を生じる。換言すれば、分周回路１４
８ｃはクロツク信号C3を４個計数すると復帰信
号を発生する。このことは、分周回路１４８ｃ
が、復帰指令信号Ｐとの関連にて約250Hzのデイ
ジタル・ローパス・フイルターとして機能するこ
とを意味する。 また、制御信号発生回路１４０は、パワーオン
リセツト回路１４４及び制御幅制限回路１５０に
接続したORゲート１４７ａと、このORゲート
１４７ａと後述するＤ型フリツプフロツプ１４２
ａに接続したRSフリツプフロツプ１４７と、こ
のRSフリツプフロツプ１４７及び分周回路１４
８ｃに接続したANDゲート１４８を備えている。
パワーオンリセツト回路１４４は当該車両用直流
電源からの直流電圧VBに応答して時定数回路１
４４ａによりローレベル信号を形成し、このロー
レベル信号を波形整形用NANDゲート１４４ｂ
により波形整形して反転し、時定数回路１４４ａ
の時定数により規定される信号幅を備えたリセツ
ト信号を生じるように構成されている。RSフリ
ツプフロツプ１４７はパワーオンリセツト回路１
４４からのリセツト信号又は制御幅制限回路１５
０からの解除信号r1に応答してORゲート１４７
ａによりリセツトされてその出力端子Ｑからロー
レベル信号を生じるとともにＤ型フリツプフロツ
プ１４２ａから生じる周期設定信号ｊに応答して
その出力端子Ｑからハイレベル信号を生じる。
ANDゲート１４８は分周回路１４８ｃからの復
帰信号及びRSフリツプフロツプ１４７からのハ
イレベル信号に応答してハイレベル信号を発生
し、ANDゲート１４８からのハイレベル信号は
分周回路１４８ｃからの復帰信号又はRSフリツ
プフロツプ１４７からのハイレベル信号のローレ
ベルへの変化に応答してローレベルになる。 さらに、制御信号発生回路１４０は、ORゲー
ト１４９ａ，１４９ｂに接続したRSフリツプフ
ロツプ１４９と、インバータ１４１ｄ及びORゲ
ート１４６ｃに接続したNANDゲート１４１ｅ
と、このNANDゲート１４１ｅ及びORゲート１
４１ｆに接続したRSフリツプフロツプ１４１を
備えている。RSフリツプフロツプ１４９はAND
ゲート１４８からのハイレベル信号又はＤ型フリ
ツプフロツプ１４２ａからの周期設定信号ｊに応
答してORゲート１４９ａによりリセツトされて
その出力端子Ｑからローレベルの作動信号maを
発生し、かつパワーオンリセツト回路１４４から
のリセツト信号に応答するORゲート１４９ｂの
作用又は波形整形回路１４５ａからの整形信号hp
或いは制御幅制限回路１５０からの解除信号r1に
応答するORゲート１４５ｂ，１４９ｂの各作用
を受けて作動信号maをハイレベルにする。換言
すれば、作動信号maはローレベルからハイレベ
ルへの変化により消滅する。 NANDゲート１４１ｅは、分周回路１４１ｃ
からのセツト信号C0に応答するインバータ１４
１ｄの反転作用又は波形整形回路１４６ａからの
整形信号或いは作動信号maに応答するORゲート
１４６ｃの作用を受けてハイレベル信号を発生
し、このNANDゲート１４１ｅからのハイレベ
ル信号は、セツト信号C0の消滅に応答するイン
バータ１４１ｄの作用と波形整形回路１４６ａか
らの整形信号（又はRSフリツプフロツプ１４９
からの作動信号ma）の消滅に応答するORゲート
１４６ｃの作用を共に受けてローレベルになる。
RSフリツプフロツプ１４１はNANDゲート１４
１ｅからのハイレベル信号に応答してその出力端
子Ｑからハイレベル信号ｉを発生するとともにこ
のハイレベル信号ｉはタイミング信号発生回路１
３０からセツトスイツチ４０の解放直後に生じる
リセツト信号gi又はパワーオンリセツト回路１４
４からのセツト信号に応答してローレベルにな
る。 Ｄ型フリツプフロツプ１４２ａは、Ｄ型フリツ
プフロツプ１４２ｂ，１４２ｃと共にパワーオン
リセツト回路１４４からのリセツト信号によりリ
セツトされるもので、Ｄ型フリツプフロツプ１４
２ａはRSフリツプフロツプ１４１のハイレベル
信号ｉ及びセツトスイツチ４０の解放直後にタイ
ミング信号発生回路１３０から生じるプリセツト
信号fiに応答して周期設定信号ｊ（第５図参照）
を発生する。しかして、この周期設定信号ｊは、
ハイレベル信号ｉがローレベルになつた後にタイ
ミング信号発生回路１３０から生じるプリセツト
信号fiに応答してローレベルとなる。 Ｄ型フリツプフロツプ１４２ｂは周期設定信号
ｊの発生中にタイミング信号発生回路１３０から
生じるラツチ信号diに応答してハイレベル信号ｋ
（第５図参照）を生じる。しかして、このハイレ
ベル信号ｋは、周期設定信号ｊがローレベルにな
つて後にタイミング信号発生回路１３０から生じ
るラツチ信号diに応答してローレベルとなる。Ｄ
型フリツプフロツプ１４２ｃはハイレベル信号ｋ
及びタイミング信号発生回路１３０から生じるラ
ツチ信号diに応答してハイレベル信号を生じる。
しかして、このＤ型フリツプフロツプ１４２ｃか
らのハイレベル信号は、ハイレベル信号ｋの立下
がり後にタイミング信号発生回路１３０から生じ
るラツチ信号diに応答してローレベルになる。
RSフリツプフロツプ１４３はＤ型フリツプフロ
ツプ１４２ａからの周期設定信号ｊに応答してそ
の出力端子Ｑから生ずべき作動信号mb（第５図参
照）をローレベルとして消滅状態にする。また、
この作動信号mbはＤ型フリツプフロツプ１４２
ｃからのハイレベル信号に応答してRSフリツプ
フロツプ１４３からハイレベル信号として生じ
る。 制御幅制限回路１５０は、第６図に示すごと
く、NORゲート１５１，１５２を介してクロツ
ク回路１１０及びタイミング信号発生回路１３０
に接続した二進カウンタ１５３を備えている。
NORゲート１５１，１５２は、タイミング信号
発生回路１３０からのゲート信号bi及び後述する
ANDゲート１５４からの解除信号r1が共にロー
レベルのとき、クロツク回路１１０からの一連の
クロツク信号C2を二進カウンタ１５３に付与す
る。換言すれば、ゲート信号biの周期Tiにより規
定される一連のクロツク信号C2が解除信号r1の消
滅中に二進カウンタ１５３に付与される。 二進カウンタ１５３はRCA社製CD4020型のも
ので、タイミング信号発生回路１３０のセツト信
号hiによりリセツトされた後NORゲート１５２
から付与される一連のクロツク信号C2を計数し、
この計数結果に応じて出力端子Q7〜Q12からそれ
ぞれハイレベル信号を生じる。しかして、NOR
ゲート１５２から生じる一連のクロツク信号C2
の数はゲート信号biの周期Tiの変化に応じて変わ
るため、二進カウンタ１５３による計数値が3072
以上（車速29.4Km／ｈ未満に相当する）のとき二
進カウンタ１５３の出力端子Q11，Q12からそれ
ぞれハイレベル信号が生じ、二進カウンタ１５３
による計数値が1536以上（車速58.9Km／ｈ未満に
相当する）のとき計数値の増大に応じて二進カウ
ンタ１５３の出力端子Q9からハイレベル信号が
生じた後出力端子Q10，Q11から同時にハイレベ
ル信号が生じる。また、二進カウンタ１５３によ
る計数値が1024以上（車速88.3Km／ｈ未満に相当
する）のとき計数値の増大に応じて二進カウンタ
１５３の出力端子Q9，Q10，Q11から順次ハイレ
ベル信号が生じ、二進カウンタ１５３による計数
値が768以上（車速117.7Km／ｈ未満に相当する）
のとき二進カウンタ１５３の出力端子Q9，Q10か
ら同時にハイレベル信号が生じ、かつ二進カウン
タ１５３による計数値が768未満（車速117.7Km／
ｈ以上に相当する）のとき二進カウンタ１５３の
出力端子Q9，Q10からのハイレベル信号が同時に
消滅する。しかして、本実施例においては、二進
カウンタ１５３の出力端子Q7〜Q12から生じるハ
イレベル信号をそれぞれ上述した指令信号s1〜s6
とする。 ANDゲート１５４は二進カウンタ１５３から
の両指令信号s5，s6に応答して解除信号r1をハイ
レベル信号として生じるとともに両指令信号s5，
s6の一方のローレベルへの変化に応答して解除信
号r1をローレベルにする。このことは、ANDゲ
ート１５４からの解除信号r1が車速29.4Km／ｈ未
満にて発生しかかる車速以上にて消滅することを
意味する。Ｄ型フリツプフロツプ１５６はタイミ
ング信号発生回路１３０からのリセツト信号hiに
応答してリセツトされ、ANDゲート１５５の制
御下にて二進カウンタ１５３からの両指令信号
s3，s4に応答してその出力端子Ｑからハイレベル
信号を生じるとともにこのハイレベル信号を指令
信号s3，s4の一方のローレベルへの変化に応答し
てローレベルにする。このことは、Ｄ型フリツプ
フロツプ１５６からのハイレベル信号が車速
117.7Km／ｈ未満にて発生しかかる車速以上にて
消滅することを意味する。本実施例においては、
Ｄ型フリツプフロツプ１５６からのハイレベル信
号を上述した指令信号s7とする。Ｄ型フリツプフ
ロツプ１５７はANDゲート１５４からの解除信
号r1によりリセツトされてその出力端子から解
除信号r2をハイレベル信号として生じる。また、
Ｄ型フリツプフロツプ１５７は、解除信号r1の消
滅後、タイミング信号発生回路１３０からのラツ
チ信号di及びＤ型フリツプフロツプ１５６からの
ローレベル信号に応答して解除信号r2を生じると
ともにかかる解除信号r2をラツチ信号di及びＤ型
フリツプフロツプ１５６からの指令信号s7に応答
してローレベルにする。このことは、Ｄ型フリツ
プフロツプ１５７からの解除信号r2は車速29.4
Km／ｈ未満又は117.7Km／ｈ以上にて発生し車速
29.4Km／ｈ以上117.7Km／ｈ未満にて消滅するこ
とを意味する。 第７図は車速設定回路１６０及び車速差計算回
路１７０の各実施例を示している。車速設定回路
１６０は、NORゲート１６１及びANDゲート１
６２，１６３により制御されるプリセツタブルア
ツプダウンカウンタ１６４，１６５，１６６を備
えている。ANDゲート１６２は、NORゲート１
６１との協働により、ゲート信号biの周期Tiに対
応する一連のクロツク信号C2を制御信号発生回
路１４０の周期設定信号ｊに応答してプリセツタ
ブルカウンタ１６４に付与する。ANDゲート１
６３は周期設定信号ｊ及びタイミング信号発生回
路１３０からのリセツト信号hiに応答してリセツ
ト信号を発生する。 プリセツタブルアツプカウンタ１６４，１６
５，１６６はそれぞれRCA社製CD4029型のもの
で、図示のごとく、12ビツトのアツプカウンタ回
路として機能すべく構成されている。しかして、
このアツプカウンタ回路は、ANDゲート１６３
からのリセツト信号によりリセツトされた後、各
カウンタ１６４〜１６６の協働作用によりAND
ゲート１６２からの一連のクロツク信号C2を計
数し、この計数完了と同時にこの計数結果をゲー
ト信号biの周期Tiを表わす二進信号ｕとして記憶
するとともに速度差計算回路１７０に付与する。
換言すれば、このことは二進信号ｕがセツトスイ
ツチ４０の閉成時における設定車速により規定さ
れることを意味する。 車速差計算回路１７０は、NORゲート１７４
及びタイミング信号発生回路１３０により制御さ
れるＤ型フリツプフロツプ１７５を備えている。
NORゲート１７４は、NORゲート１６１からゲ
ート信号biに応答して生じるローレベル信号及び
後述するプリセツタブルアツプダウンカウンタ１
７３からのローレベル信号を受けてハイレベル信
号を生じる。また、NORゲート１７４は、NOR
ゲート１６１からクロツク信号C2に応答して生
じるパルス信号又はカウンタ１７３からのハイレ
ベル信号に応答してローレベル信号を生じる。Ｄ
型フリツプフロツプ１７５はタイミング信号発生
回路１３０からのプリセツト信号fiによりリセツ
トされて、その出力端子Ｑからローレベル信号を
生じる。然る後、Ｄ型フリツプフロツプ１７５は
NORゲート１７４からのハイレベル信号に応答
してハイレベル信号を生じる。 また、車速差計算回路１７０は、RCA社製
CD4029型プリセツタブルアツプダウンカウンタ
１７１〜１７３により構成される12ビツトのアツ
プダウンカウンタ回路を備えている。このアツプ
ダウンカウンタ回路はタイミング信号発生回路１
３０のプリセツト信号fiに応答して車速設定回路
１６０からの二進信号ｕをプリセツトし、然る後
Ｄ型フリツプフロツプ１７５からのローレベル信
号の発生にてカウンタ１７１〜１７３の協働作用
によりNORゲート１６１からの一連のパルス信
号に応じて二進信号ｕの値をカウントダウンし始
める。このとき、カウンタ１７３のキヤリーアウ
ト端子COからハイレベル信号を生じている。し
かして、二進信号ｕの値が、ゲート信号biの周期
Ti、即ちこの周期Tiの間にNORゲート１６１か
ら生じる一連のパルス信号の周期和より小さい場
合には、カウンタ１７１〜１７３よりなるアツプ
ダウンカウンタ回路は、上述したごとく、二進信
号ｕの値をカウントダウンしたとき、カウンタ１
７３のキヤリーアウト端子COからローレベル信
号を生じ、これにより生じるＤ型フリツプフロツ
プ１７５からのハイレベル信号に応答してNOR
ゲート１６１からの残余のパルス信号をカウント
アツプし、二進信号ｕの値とNORゲート１６１
からの一連のパルス信号の周期和との時間差（以
下第１時間差と称する）の絶対値を表わす二進信
号を発生する。この場合、第１時間差は、Ｄ型フ
リツプフロツプ１７５からのハイレベル信号に対
応する負符号を有している。一方、二進信号ｕの
値がNORゲート１６１からの一連のパルス信号
の周期和より大きい場合には、カウンタ１７１〜
１７３よりなるアツプダウンカウンタ回路は上述
したごとくカウントダウンを開始した後この作用
をＤ型フリツプフロツプ１７５からのローレベル
信号の発生下にて完了し、第１時間差の絶対値を
表わす二進信号を発生する。この場合、第１時間
差は、Ｄ型フリツプフロツプ１７５からのローレ
ベル信号に対応する正符号を有している。 車速差計算回路１７０は、さらに、タイミング
信号発生回路１３０により制御されるラツチ回路
１７６，１７７，１７８とＤ型フリツプフロツプ
１７９を備えている。ラツチ回路１７６，１７
７，１７８はタイミング信号発生回路１３０から
のクロツク信号diに応答してカウンタ１７１〜１
７３からの二進信号をラツチし、ラツチした信号
を11ビツトの二進信号Ｖとしてその出力端子から
発生する。Ｄ型フリツプフロツプ１７９はラツチ
信号di及びＤ型フリツプフロツプ１７５からのロ
ーレベル信号に応答してローレベル信号、即ち正
符号のときローレベルを有する符号信号V1をそ
の出力端子Ｑから生じる。また、Ｄ型フリツプフ
ロツプ１７９はラツチ信号di及びＤ型フリツプフ
ロツプ１７５からのハイレベル信号に応答してハ
イレベル信号、即ち負符号のときハイレベルを有
する符号信号V1を生じる。 上述したことから、車速Vsが、タイミング信
号発生回路１３０のゲート信号biの周期Tiとの関
連において次式を満足することが容易に認識され
る。 Ti＝β／Vs ………(1) 但し、符号βは定数とする。仮に、セツトスイ
ツチ４０の閉成時における設定車速をVspとし、
かつ現実の車速を（Vsp−△Vs）とすれば、時間
差△Ｔは次式(2)により表わされる △Ｔ＝β（１／Vsp−△Vs−１／Vsp） ＝β△Vs／（Vsp−△Vs）Vsp ≒β△Vs／Vsp 2（∵Vsp 2≫△VsVsp） ………(2) 但し、符号△Vsは設定車速Vspと現実の車速と
の差とする。以上のことから、時間差△Ｔは車速
差△Vsに実質的に比例し、その結果、二進信号
Ｖは、車速差△Vsに対応する時間差△Ｔを表わ
していることが理解されよう。 加速度計算回路１８０は、第８図に示すごと
く、NORゲート１８１及びタイミング信号発生
回路１３０により制御されるプリセツタブルアツ
プダウンカウンタ１８２ａ〜１８２ｄを備えてい
る。これらカウンタ１８２ａ〜１８２ｄはそれぞ
れRCA社製CD4029型のもので、図示のごとく、
16ビツトのアツプカウンタ回路として機能すべく
構成されている。しかして、このアツプカウンタ
回路は、タイミング信号発生回路１３０からのリ
セツト信号hiによりリセツトされた後、各カウン
タ１８２ａ〜１８２ｄの協働作用により、ゲート
信号biのローレベル中にクロツク回路１１０から
NORゲート１８１を通して付与される一連のク
ロツク信号C1を計数し、この計数完了と同時に
この計数結果をゲート信号biの周期Tiを表わす二
進信号として記憶するとともにプリセツタブルア
ツプダウンカウンタ１８３ａ〜１８３ｄに付与す
る。 また、加速度計算回路１８０は、タイミング信
号発生回路１３０及びNORゲート１８４により
制御されるＤ型フリツプフロツプ１８５を備えて
いる。NORゲート１８４はNORゲート１８１か
らの一連のクロツク信号C1及び後述するカウン
タ１８３ｄからのハイレベル信号に応答してロー
レベル信号を生じ、カウンタ１８３ｄからのハイ
レベル信号がローレベルのときNORゲート１８
１からのクロツク信号C1に応答してパルス信号
を生じる。Ｄ型フリツプフロツプ１８５はタイミ
ング信号発生回路１３０からのリセツト信号fiに
よりリセツトされてゲート信号Ｑからローレベル
の符号信号W1を生じ、またNORゲート１８４か
らのパルス信号に応答してハイレベルの符号信号
W1を生じる。 プリセツタブルアツプダウンカウンタ１８３ａ
〜１８３ｄはそれぞれRCA社製CD4029型のもの
で、図示のごとく、16ビツトのアツプダウンカウ
ンタ回路として機能すべく構成されている。この
アツプダウンカウンタ回路はタイミング信号発生
回路１３０のプリセツト信号fiに応答してカウン
タ１８２ａ〜１８２ｄからの二進信号をプリセツ
トし、然る後Ｄ型フリツプフロツプ１８５からの
符号信号W1（ローレベルを有する）の発生下にて
カウンタ１８３ａ〜１８３ｄの協働作用により
NORゲート１８１からの一連のクロツク信号C1
に応じて前記二進信号の値をカウントダウンし始
める。このとき、カウンタ１８３ｄのキヤリーア
ウト端子COからハイレベル信号を生じている。 しかして、カウンタ１８２ａ〜１８２ｄからの
二進信号の値が、ゲート信号biの周期Ti、即ちこ
の周期Tiの間にNORゲート１８１から生じる一
連のクロツク信号C1の周期和より小さい場合に
は、カウンタ１８３ａ〜１８３ｄよりなるアツプ
ダウンカウンタ回路は、上述したごとく、カウン
タ１８２ａ〜１８２ｄからの二進信号の値をカウ
ントダウンしたとき、この完了と同時にカウンタ
１８３ｄのキヤリーアウト端子COからローレベ
ル信号を生じ、これにより生じるＤ型フリツプフ
ロツプ１８５からのハイレベル信号に応答して
NORゲート１８１からの残余のクロツク信号C1
をカウントアツプし、前記二進信号の値とNOR
ゲート１８１からの一連のクロツク信号C1の周
期和との時間差（以下第２時間差と称する）の絶
対値を表わす二進信号を発生する。この場合、第
２時間差は、Ｄ型フリツプフロツプ１８５からの
ハイレベル信号に対応する負符号を有している。
一方、カウンタ１８２ａ〜１８２ｄからの二進信
号の値が、NORゲート１８１から生じる一連の
クロツク信号C1の周期和より大きい場合には、
カウンタ１８３ａ〜１８３ｄよりなるアツプダウ
ンカウンタ回路は上述したごとくカウントダウン
を開始した後この作用をＤ型フリツプフロツプ１
８５からのローレベル信号の発生下にて完了し、
第２時間差の絶対値を表わす二進信号を発生す
る。この場合、第２時間差はＤ型フリツプフロツ
プ１８５からのローレベル信号に対応する正符号
を有している。なお、本実施例においては、第２
時間差の絶対値を表わす二進信号においてカウン
タ１８３ｄにより形成される部分は不必要なため
無視するものとする。 また、加速度計算回路１８０は、タイミング信
号発生回路１３０により制御されるラツチ回路１
８６ａ，１８６ｂ，１８６ｃ及びＤ型フリツプフ
ロツプ１８７を備えている。ラツチ回路１８６
ａ，１８６ｂ，１８６ｃはタイミング信号発生回
路１３０からのラツチ信号diに応答してカウンタ
１８３ａ，１８３ｂ，１８３ｃからの二進信号を
ラツチし、これを二進信号Ｗとしてその出力端か
ら発生させる。Ｄ型フリツプフロツプ１８７はラ
ツチ信号di及びＤ型フリツプフロツプ１８５から
のハイレベル信号に応答してローレベル（負符号
に対応する）を有する符号信号W2をその出力端
子から生じる。またＤ型フリツプフロツプ１８
７はラツチ信号di及びＤ型フリツプフロツプ１８
５からのローレベル信号に応答してハイレベル信
号（正符号に対応する）を有する符号信号W2を
生じる。 出力移動指令回路２１０は、第９図に示すごと
く、ANDゲート２１１及びＤ型フリツプフロツ
プ２１２，２１３を備えており、ANDゲート２
１１は制御幅制限回路１５０からの指令信号s4，
s5に応答してハイレベル信号を生じ、両信号s4，
s5の一方がローレベルのときローレベル信号を生
じる。Ｄ型フリツプフロツプ２１２，２１３は、
タイミング信号発生回路１３０からのリセツト信
号hiによりリセツトされた後、制御幅制限回路１
５０からの指令信号s5，s7及びANDゲート２１
１からのハイレベル信号に応答してそれぞれ出力
端子Ｑからハイレベル信号を生じる。 この場合、車速が58.9Km／ｈ未満のとき、制御
幅制限回路１５０は車速の増大に応じて指令信号
s7を生じた後指令信号s5を生じ、次にこの指令信
号s5が発生中に指令信号s4も生じ、これに応答し
てANDゲート２１１の出力信号がハイレベルに
なるため、Ｄ型フリツプフロツプ２１２，２１３
からのハイレベル信号の発生順序は指令信号s7，
s5及びANDゲート２１１からのハイレベル信号
の発生順序に従う。また、車速が58.9Km／ｈ以上
88.3Km／ｈ未満のとき、制御幅制限回路１５０は
車速の増大に応じて指令信号s7，s4，s5を順に発
生し、このためANDゲート２１１の出力信号は
ローレベルのままである。従つて、Ｄ型フリツプ
フロツプ２１２は指令信号s5の発生時にハイレベ
ル信号を生じ、このときＤ型フリツプフロツプ２
１３の出力信号はローレベルのままである。ま
た、車速が88.3Km／ｈ以上117.7Km／ｈ未満のと
き、制御幅制限回路１５０は指令信号s7，s4を生
じるとともに指令信号s5をローレベルに維持する
ため、ANDゲート２１１の出力信号はローレベ
ルのままである。従つて、Ｄ型フリツプフロツプ
２１２，２１３が共にローレベル信号を生じる。
さらに、車速が117.7Km／ｈ以上のとき、制御幅
制限回路１５０からの指令信号s7，s4，s5がすべ
てローレベルのまま故、Ｄ型フリツプフロツプ２
１２，２１３の各出力信号はローレベルとなつて
いる。 エンコーダ２１４は東京芝浦電気株式会社製
TC4532型で、その入力端子D1，D2，D3にて制御
幅制限回路１５０からの指令信号s7、Ｄ型フリツ
プフロツプ２１２，２１３からの各ハイレベル信
号を順に受けて、その出力端子Q0，Q1から同時
にハイレベルの出力移動指令信号t1，t2をそれぞ
れ生じる。Ｄ型フリツプフロツプ２１３がローレ
ベル信号を生じているとき、エンコーダ２１４は
制御幅制限回路１５０からの指令信号s7、Ｄ型フ
リツプフロツプ２１２からのハイレベル信号を順
に受けて、ハイレベルの出力移動指令信号t2を生
じるとともに出力移動指令信号t1をローレベルに
する。また、Ｄ型フリツプフロツプ２１２，２１
３が共にローレベル信号を生じているとき、エン
コーダ２１４は制御幅制限回路１５０からの指令
信号s7に応答してハイレベルの出力移動指令信号
t1を生じるとともに出力移動指令信号t2をローレ
ベルにする。なお、指令信号s7及びＤ型フリツプ
フロツプ２１２，２１３からの各出力信号が共に
ローレベルのとき、エンコーダ２１４からの出力
移動指令信号t1，t2はローレベルとなつている。
また、出力移動指令信号t1，t2のレベルと車速と
の関係は次表の通りである。
【表】
第１０図は車速差出力移動回路２３０及び加速
度出力移動回路２４０の各実施例を示している。
車速差出力移動回路２３０は、RCA社製CD4052
型アナログマルチプレクサ２３１，２３２，２３
３，２３４によつて構成されており、各アナログ
マルチプレクサはその制御端子Ａ，Ｂにてエンコ
ーダ２１４からそれぞれハイレベル信の出力移動
指令信号t1，t2を受けてその入力端子x3，y3を出
力端子XCOM，YCOMにそれぞれ接続すべく機能す
る。また、各アナログマルチプレクサは、両信号
t1，t2のうち出力移動指令信号t1がローレベルの
とき、その入力端子x2，y2を出力端子XCOM，
YCOMにそれぞれ接続し、両信号t1，t2のうち出力
移動指令信号t2がローレベルのとき、その入力端
子x1，y1を出力端子XCOM，YCOMにそれぞれ接続
し、かつ両信号t1，t2が共にローレベルのとき、
その入力端子x0，y0を出力端子XCOM，YCOMにそ
れぞれ接続すべく機能する。 アナログマルチプレクサ２３１はその入力端子
x0，x1，x2，x3にてラツチ回路１７６の出力端子
Q2，Q3，Q4及びラツチ回路１７７の出力端子Q1
にそれぞれ接続されており、このアナログマルチ
プレクサ２３１の入力端子y0，y1，y2，y3はラツ
チ回路１７６の出力端子Q3，Q4及びラツチ回路
１７７の出力端子Q1，Q2にそれぞれ接続されて
いる。アナログマルチプレクサ２３２はその入力
端子x0，x1，x2，x3にてラツチ回路１７６の出力
端子Q4及びラツチ回路１７７の出力端子Q1，Q2，
Q3にそれぞれ接続されており、このアナログマ
ルチプレクサ２３２の入力端子y0，y1，y2，y3は
ラツチ回路１７７の出力端子Q1，Q2，Q3，Q4に
それぞれ接続されている。 アナログマルチプレクサ２３３はその入力端子
x0，x1，x2，x3にて、ラツチ回路１７７の出力端
子Q2，Q3，Q4及びラツチ回路１７８の出力端子
Q1にそれぞれ接続されており、このアナログマ
ルチプレクサ２３３の入力端子y0，y1，y2，y3は
ラツチ回路１７７の出力端子Q3，Q4及びラツチ
回路１７８の出力端子Q1，Q2にそれぞれ接続さ
れている。また、アナログマルチプレクサ２３４
はその入力端子x0，x1，x2，x3にてラツチ回路１
７７の出力端子Q4及びラツチ回路１７８の出力
端子Q1，Q2，Q3にそれぞれ接続されており、こ
のアナログマルチプレクサ２３４の入力端子y0，
y1，y2，y3はラツチ回路１７８の出力端子Q1，
Q2，Q3，Q4にそれぞれ接続されている。 このように構成した車速差出力移動回路２３０
においては、アナログマルチプレクサ２３１〜２
３４が出力移動指令回路２１０からの出力移動指
令信号t1，t2（共にハイレベルを有する）に応答
してラツチ回路１７７，１７８の出力端子Q1〜
Q4からの出力信号をその出力端子XCOM，YCOMか
ら発生し、両信号t1，t2のうち信号t1がローレベ
ルのとき、ラツチ回路１７６の出力端子Q4、ラ
ツチ回路１７７の出力端子Q1〜Q4及びラツチ回
路１７８の出力端子Q1〜Q3からの各出力信号を
出力端子XCOM，YCOMから発生する。また、アナ
ログマルチプレクサ２３１〜２３４は、両信号
t1，t2のうち信号t2がローレベルのとき、ラツチ
回路１７６の出力端子Q3，Q4、ラツチ回路１７
７の出力端子Q1〜Q4及びラツチ回路１７８の出
力端子Q1，Q2からの各出力信号を出力端子XCOM，
YCOMから発生し、両信号t1，t2が共にローレベル
のとき、ラツチ回路１７６の出力端子Q2〜Q4、
ラツチ回路１７７の出力端子Q1〜Q4及びラツチ
回路１７８の出力端子Q1からの各出力信号を出
力端子XCOM，YCOMから発生する。 換言すれば、車速差出力移動回路２３０におい
ては、車速58.9Km／ｈ未満のとき、車速差計算回
路１７０の二進信号Ｖにおける上位８ビツトの出
力信号が二進信号Vaとして発生せられ、車速58.
〜Km／ｈ以上88.3Km／ｈ未満のとき、二進信号Ｖ
における上位第２番目〜９番目の８ビツトの出力
信号が二進信号Vaとして発生される。また、車
速88.3Km／ｈ以上117.7Km／ｈ未満のとき、二進
信号Ｖにおける上位第３番〜第10番目の８ビツト
の出力信号が二進信号Vaとして発生せられ、か
つ車速117.7Km／ｈ以上のとき、二進信号Ｖにお
ける上位第４番目〜最下位の８ビツトの出力信号
が二進信号Vaとして発生される。このことは、
車速の増大に応じて短くなる周期を考慮して、周
期が短くなる程車速差出力移動回路２３０によつ
て二進信号Ｖから選択される８ビツトの位が上位
から下位に向けて移動することを意味する。 加速度出力移動回路２４０はアナログマルチプ
レクサ２４１，２４２，２４３によつて構成され
ており、アナログマルチプレクサ２４１はその入
力端子x1，x1，x2，x3にてラツチ回路１８６ａの
出力端子Q2，Q3，Q4及びラツチ回路１８６ｂの
出力端子Q1にそれぞれ接続されている。また、
このアナログマルチプレクサ２４１の入力端子
y0，y1，y2，y3はラツチ回路１８６ａの出力端子
Q3，Q4及びラツチ回路１８６ｂの出力端子Q1，
Q2にそれぞれ接続されている。アナログマルチ
プレクサ２４２はその入力端子x0，x1，x2，x3に
てラツチ回路１８６ａの出力端子Q4及びラツチ
回路１８６ｂの出力端子Q1，Q2，Q3にそれぞれ
接続されており、このアナログマルチプレクサ２
４２の入力端子y0，y1，y2，y3はラツチ回路１８
６ｂの出力端子Q1，Q2，Q3，Q4にそれぞれ接続
されている。アナログマルチプレクサ２４３はそ
の入力端子x0，x1，x2，x3にてラツチ回路１８６
ｂの出力端子Q2，Q3，Q4及びラツチ回路１８６
ｃの出力端子Q1にそれぞれ接続されている。な
お、アナログマルチプレクサ２４１，２４２，２
４３のその他の構成及び機能は車速差出力移動回
路２３０におけるアナログマルチプレクサ２３１
〜２３４の場合と同様である。 このように構成した加速度出力移動回路２４０
においては、かかる加速度出力移動回路２４０が
出力移動指令回路２１０からの出力移動指令信号
t1，t2（共にハイレベルを有する）に応答してラ
ツチ回路１８６ｂの出力端子Q1〜Q4及びラツチ
回路１８６ｃの出力端子Q1からの各出力信号を
それぞれ両アナログマルチプレクサ２４１，２４
２の各出力端子XCOM，YCOM及びアナログマルチ
プレクサ２４３の出力端子XCOMから発生し、両
出力移動指令信号t1，t2のうち信号t1がローレベ
ルのとき、ラツチ回路１８６ａの出力端子Q4及
びラツチ回路１８６ｂの出力端子Q1，Q2，Q3，
Q4からの各出力信号をそれぞれアナログマルチ
プレクサ２４１，２４２の各出力端子XCOM，
YCOM及びアナログマルチプレクサ２４３の出力
端子XCOMから生じる。また、加速度出力移動回
路２４０は、両出力移動指令信号t1，t2のうち信
号t2がローレベルのときラツチ回路１８６ａの出
力端子Q3，Q4及びラツチ回路１８６ｂの出力端
子Q1，Q2，Q3からの各出力信号をそれぞれアナ
ログマルチプレクサ２４１，２４２の各出力端子
XCOM，YCOM及びアナログマルチプレクサ２４３
の出力端子XCOMから生じ、両信号t1，t2が共にロ
ーレベルのとき、ラツチ回路１８６ａの出力端子
Q2，Q3，Q4及びラツチ回路１８６ｂの出力端子
Q1，Q2からの各出力信号をそれぞれアナログマ
ルチプレクサ２４１，２４２，２４３の出力端子
XCOM，YCOMから生じる。 換言すれば、加速度出力移動回路２４０におい
ては、車速58.9Km／ｈ未満のとき、加速度計算回
路１８０の二進信号Ｗにおける上位５ビツトの出
力信号が二進信号Wb，Waとして発生され、車速
58.9Km／ｈ以上88.3Km／ｈ未満のとき、二進信号
Ｗにおける上位第２番目〜第６番目の５ビツトの
出力信号が二進信号Wb，Waとして発生される。
また、車速88.3Km／ｈ以上117.7Km／ｈ未満のと
き、二進信号Ｗにおける上位第３番目〜第７番目
の５ビツトの出力信号が二進信号Wb，Waとして
発生され、かつ車速117.7Km／ｈのとき、二進信
号Ｗにおける上位第４番目〜最下位の５ビツトの
出力信号が二進信号Wb，Waとして発生される。
このことは、車速に対応する周期が短くなる程、
加速度出力移動回路２４０によつて二進信号Ｗか
ら選択される５ビツトの位が上位から下位に向け
て移動することを意味する。なお、以上の説明に
おいて、二進信号Wbは二進信号Ｗから選択され
る５ビツトのうち最上位の１ビツトに対応し、一
方二進信号Waが残余の４ビツトに対応する。 制御量変更回路２６０は、第１１図に示すごと
く、発振器２６１及びプリセツト回路２６２に接
続した分周回路２６３を備えており、発振器２６
１は所定周波数の発振信号を生じる。プリセツト
回路２６２は、デイジタルスイツチ２６２ａとプ
ルダウン抵抗回路２６２ｂとにより構成されてお
り、デイジタルスイツチ２６２ａにおける各操作
スイツチは、プルダウン抵抗回路の各抵抗にそれ
ぞれ直列接続されている。しかして、プリセツト
回路２６２はデイジタルスイツチ２６２ａの選択
的閉成操作に応答してその出力端子から４ビツト
の二進信号を生じる。 分周回路２６３は米国のRCA社製CD40103型
プログラマブルダウンカウンタからなり、プリセ
ツト回路２６２からの二進信号の値をＮとしたと
き、発振器２６１からの発振信号の周波数を
１／２（Ｎ＋１）に分周するようにプログラムされて いる。しかして、プログラマブルダウンカウンタ
２６３は、そのジヤムイン端子J1〜J4にてプリセ
ツト回路２６２から二進信号を受けてプリセツト
し、かかる二進信号の値Ｎを発振器２６１からの
発振信号に応答してカウントダウンし、このダウ
ンカウント終了に応答してそのキヤリーアウト端
子CDからローレベル信号を生じる。この場合、
かかるローレベル信号は、上述した分周比との関
係から理解されるとおり、発振器２６１からの発
振信号の周波数の１／２（Ｎ＋１）の周波数を有する。 なお、プログラマブルダウンカウンタ２６３は、
そのダウンカウント中、キヤリーアウト端子CO
からハイレベル信号を生じる。 また、制御量変更回路２６０は、タイミング信
号発生回路１３０及びORゲート２６４ａ，２６
４ｂ，２６４ｃに接続したラツチ回路２６５と、
分周回路２６３及びラツチ回路２６５に接続した
レートマルチプライヤ２６６と、このレートマル
チプライヤ２６６に接続した分周回路２６７を備
えている。ORゲート264aは制御幅制限回路１５
０からの指令信号s1又はs6をラツチ回路２６５の
入力端子D1に付与し、ORゲート２６４ｂは制御
幅制限回路１５０からの指令信号s2又はs6をラツ
チ回路２６５の入力端子D2に付与し、かつORゲ
ート２６４ｃは制御幅制限回路１５０からの指令
信号s3又はs6をラツチ回路２６５の入力端子D3に
付与する。 ラツチ回路２６５はRCA社製CD4042型のもの
で、その入力端子D1，D2，D3，D4にてそれぞれ
ORゲート２６４ａ，２６４ｂ，２６４ｃからの
出力信号及び直流電源からの出力信号を受け、こ
れら各出力信号をタイミング信号発生回路１３０
からのラツチ信号diに応答してラツチする。レー
トマルチプライヤ２６６は、RCA社製CD4089型
のもので、ラツチ回路２６５からの二進ラツチ信
号の値の１／16を分周回路２６３からのローレベル 信号の周波数と精算し、かかる積算値に対応した
周波数にて一連のパルス信号を出力端子OUTか
ら生じる。分周回路２６７はRCA社製CD4024型
二進カウンタからなり、レートマルチプライヤ２
６６からの一連のパルス信号を計数し、その出力
端子Q4，Q6からそれぞれ一連のラツチ信号C6，
C7を生じる。換言すれば、分周回路２６７はレ
ートマルチプライヤ２６６からの一連のパルス信
号の周波数を１／16及び１／64に分周し、これら各分周 周波数にてそれぞれラツチ信号C6及びC7を発生
する。 桁数変換回路２５０は、第１２図に示すごと
く、タイミング信号発生回路１３０及び加速度計
算回路１８０に接続したＤ型フリツプフロツプ２
５１，２５２と、これら両Ｄ型フリツプフロツプ
２５１，２５２に接続したエクスクルーシブOR
ゲート（以下、EXORゲートと称する）２５３
と、このEXORゲート２５３及び加速度出力移
動回路２４０に接続したANDゲート２５４を備
えている。Ｄ型フリツプフロツプ２５１はタイミ
ング信号発生回路１３０からのラツチ信号ei及び
加速度計算回路１８０からの符号信号W1に応答
してその出力端子Ｑから符号信号W1と同レベル
の出力信号を発生し、一方Ｄ型フリツプフロツプ
２５２はタイミング信号発生回路１３０からのラ
ツチ信号di及びＤ型フリツプフロツプ２５１から
の出力信号に応答してこの出力信号とは異レベル
の出力信号をその出力端子から生じる。 換言すれば、タイミング信号発生回路１３０か
ら連続して生じる一対のゲート信号biの両周期に
亘つて加速度計算回路１８０から生じる符号信号
W1が同レベルにあるとき（即ち、連続して加速
又は減速するとき）、両Ｄ型フリツプフロツプ２
５１，２５２から生じる出力信号は互いに異レベ
ルとなる。また、一対の連続するゲート信号biの
両周期に亘つて符号信号W1のレベルが変化する
とき（即ち、加速から減速又は減速から加速に変
わるとき）、両Ｄ型フリツプフロツプ２５１，２
５２から生じる出力信号は共に同レベルとなる。
両Ｄ型フリツプフロツプ２５１，２５２からの出
力信号が互いに異レベルにあるときEXORゲー
ト２５３の制御下にてANDゲート２５４は加速
度出力移動回路２４０からの二進信号Wbに応答
してハイレベル信号を生じる。一方、両Ｄ型フリ
ツプフロツプ２５１，２５２からの出力信号が共
に同レベルにあるときEXORゲート２５３の制
御によりANDゲート２５４がそのハイレベル信
号をローレベルにする。 また、桁変換回路２５０は、制御幅制限回路１
５０に接続したANDゲート２５５と、このAND
ゲート２５５及び制御幅制限回路１５０に接続し
たＤ型フリツプフロツプ２５６を備えており、Ｄ
型フリツプフロツプ２５６は、タイミング信号発
生回路１３０からのリセツト信号hiに応答してリ
セツトされてその出力端子からハイレベル信号
を生じ、また制御幅制限回路１５０からの指令信
号s3，s6（それぞれハイレベルを有する）に応答
するANDゲート２５５の作用のもとにローレベ
ル信号を生じる。このことは、制御幅制限回路１
５０における二進カウンタ１５３の計数値が2304
以下（即ち、39.2Km／ｈ以上）のときにＤ型フリ
ツプフロツプ２５６からハイレベル信号が生じる
ことを意味する。ANDゲート２５７はANDゲー
ト２５４及びＤ型フリツプフロツプ２５６からの
両ハイレベル信号に応答してハイレベルの桁数変
換信号Wbpを発生するとともにＤ型フリツプフロ
ツプ２５６からのハイレベル信号のローレベルへ
の変化に応答して桁数変換信号Wbpをローレベル
にする。換言すれば、桁数変換信号Wbpは車速
39.2Km／ｈ以上にて連続して加速（又は減速）の
ときにのみ二進信号Wbと同様にハイレベルの二
進信号となる。 補正信号発回路１９０は、第１３図に示すごと
く、インバータ１９１に接続したプリセツタブル
ダウンカウンタ１９２，１９３と、ダウンカウン
タ１９２及びEXORゲート１９４に接続した
ANDゲート１９３ａを備えている。プリセツタ
ブルダウンカウンタ１９２は、RCA社製
CD40103型のもので、インバータ１９１の制御下
にてタイミング信号発生回路１３０からのプリセ
ツト信号fiに応答してジヤムイン端子J0〜J3を通
し加速度計算回路１８０からの二進信号Waをプ
リセツトすると同時にジヤムイン端子J4を通して
桁数変換回路２５０からの桁数変換信号Wbpをプ
リセツトする。このことは、桁数変換信号Wbpを
最高位のビツトとし、二進信号Waを桁数変換信
号Wbpに続く下位のビツトとする５ビツトの二進
信号Wbaとしてダウンカウンタ１９２にプリセツ
トされることを意味する。プリセツト信号fiがロ
ーレベルになると、ダウンカウンタ１９２はその
キヤリーアウト端子COからのハイレベル信号の
発生中において、制御量変更回路２６０から
ANDゲート１９２ａを通して付与されるクロツ
ク信号C7に応答して二進信号Wbaの値をカウント
ダウンする。この場合、ダウンカウンタ１９２の
キヤリーアウト端子COからのハイレベル信号は
ダウンカウンタ１９２の計数中において発生して
おりこの計数完了と同時にローレベルとなる。換
言すれば、ダウンカウンタ１９２のキヤリーアウ
ト端子COから生じるハイレベル信号の信号幅は
二進信号Wbaの値に相当する。なお、図におい
て、符号APはダウンカウンタ１９２のプリセツ
ト端子を示す。また、ダウンカウンタ１９２の計
数作用は、このカウンタ１９２から生じるハイレ
ベル信号の消滅に応答してANDゲート１９２ａ
により停止される。 EXORゲート１９４は車速差計算回路１７０
及び加速度計算回路１８０から符号V1，W2を付
与されて、両符号信号V1，W2がともにハイレベ
ル又はローレベル（即ち共に同符号）であるとき
ローレベル信号を発生し、両符号信号V1，W2の
一方がハイレベルで他方がローレベル（即ち互い
に異符号）であるときハイレベル信号を発生す
る。ANDゲート１９３ａは、ダウンカウンタ１
９２のキヤリーアウト端子からの出力信号と
EXORゲート１９４からの出力信号とのいずれ
かがローレベルのときローレベル信号を発生し、
両出力信号が共にハイレベルのときハイレベル信
号を発生する。NORゲート１９８はダウンカウ
ンタ１９２のキヤリーアウト端子COからの出力
信号とEXORゲート１９４からの出力信号とが
共にローレベルのときハイレベル信号の第１補正
信号Z1を発生し、両出力信号の一方がハイレベル
のときにはローレベルの第１補正信号Z1を発生す
る。換言すれば、第１補正信号Z1は、符号信号
V1，W1が異符号のとき常にローレベル信号とな
り、符号信号V1，W1が同符号のときには二進信
号Wbaの値に相当した信号幅のローレベル信号と
なる。 ダウンカウンタ１９３はダウンカウンタ１９２
と同様の構成を有しており、インバータ１９１の
制御下にてタイミング信号発生回路１３０からの
プリセツト信号fiに応答してジヤムイン端子J0〜
J7を通して車速差計算回路１７０からの二進信号
Vaをプリセツトする。また、プリセツト信号fiが
ローレベルとなつてもANDゲート１９３ａから
のハイレベル信号の発生中においてはダウンカウ
ンタ１９３は計数作業を禁止されてそのキヤリー
アウト端子COからハイレベル信号を生じる。し
かして、ANDゲート１９３ａからのハイレベル
信号が消滅すると、ダウンカウンタ１９３は、そ
のキヤリーアウト端子COからのハイレベル信号
の発生中において、制御量変更回路２６０から
ANDゲート１９３ｂを通して付与されるクロツ
ク信号C6に応答して二進信号Vaの値をカウント
ダウンする。この場合、ダウンカウンタ１９３の
キヤリーアウト端子COからのハイレベル信号は、
このダウンカウンタ１９３の計数中においても発
生しており、この計数完了と同時にローレベルと
なる。換言すれば、ダウンカウンタ１９３のキヤ
リーアウト端子COから生じるハイレベル信号の
信号幅は、ANDゲート１９３ａからのハイレベ
ル信号の信号幅及び二進信号Vaの値に相当する
信号幅の和に相当する。なお、図において、符号
ciはダウンカウンタ１９３のキヤリイン端子を示
す。また、ダウンカウンタ１９３の計数作用は、
このダウンカウンタから生じるハイレベル信号の
消滅に応答してANDゲート１９３ｂにより停止
される。 ANDゲート１９５は、制御信号発生回路１４
０からの作動信号mbがハイレベルのときにのみ、
ダウンカウンタ１９３のキヤリーアウト端子CO
からのハイレベル信号に応答してハイレベル信号
を発生する。ANDゲート１９６は、ENORゲー
ト１９４からの出力信号がハイレベルのとき即ち
符号信号V1，W2が異符号のときにのみ、AND
ゲート１９５からのハイレベル信号に応答してハ
イレベル信号を発生する。EXORゲート１９７
はダウンカウンタ１９２のキヤリーアウト端子
COからの出力信号とANDゲート１９５からの出
力信号が共に同レベルのときローレベル信号を発
生し、両出力信号が互いに異レベルのとひハイレ
ベル信号を発生する。 ORゲート１９９は、ANDゲート１９６と
EXORゲート１９７からの両出力信号がローレ
ベルのときローレベル信号を第２補正信号Z2とし
て発生し、かつ両出力信号の少なくとも一方がハ
イレベルのときハイレベル信号を第２補正信号Z2
として発生する。換言すれば、作動信号mbがロ
ーレベルのときには、第２補正信号Z2は、符号信
号V1，W2とは関係なく二進信号Wbaの値に相当
した信号幅を有するハイレベル信号となる。ま
た、作動信号mbがハイレベルのときには、第２
補正信号Z2は、符号信号V1，W2の同レベル下に
て、両二進信号WbaとVaの各値の差｜Wba−Va｜
に相当した信号幅を有するハイレベル信号とな
り、かつ符号信号V1，W2の異レベル下にて、両
二進信号Wbaの各値の和｜Wba＋Va｜に相当した
信号幅を有するハイレベル信号となる。 分配回路２００は、第１４図に示すごとく、制
御信号発生回路１４０に接続したNORゲート２
０１を備えており、このNORゲート２０１は制
御信号発生回路１４０からのセツト信号C0の消
滅下にて作動信号ma（ローレベルを有する）に応
答してハイレベルの第１分配信号K1を発生し、
セツト信号C0の消滅又は作動信号maの消滅に応
答して第１分配信号K1を消滅させる。また、分
配回路２００は、補正信号発回路１９０及びイン
バータ２０４に接続したEXORゲート２０５ａ
と、加速度計算回路１８０及び補正信号発回路１
９０に接続したEXORゲート２０５ｂを備えて
いる。インバータ２０４は加速度計算回路１８０
からの符号信号W2を反転させるべく機能する。
EXORゲート２０５ａは、補正信号発回路１９
０からの第１補正信号Z1とインバータ２０４から
の反転信号が同レベルのときローレベル信号を発
生するとともに両信号が異レベルのときハイレベ
ル信号を発生する。一方、EXORゲート２０５
ｂは、加速度計算回路１８０からの符号信号W2
と補正信号発回路１９０からの第１補正信号Z1が
同レベルのときローレベル信号を発生するととも
に両信号が異レベルのときハイレベル信号を発生
する。このことは、インバータ２０４及び
EXORゲート２０５ａ，２０５ｂが正逆転電動
機２０の回転方向を決定すべく機能することを意
味する。 また、分配回路２００は、制御信号発生回路１
４０に接続したインバータ２０６ａと、このイン
バータ２０６ａ及び補正信号発回路１９０に接続
したANDゲート２０６ｂと、EXORゲート２０
５ａ及びANDゲート２０６ｂに接続したANDゲ
ート２０７ａと、ANDゲート２０６ｂ及び
EXORゲート２０５ｂに接続したANDゲート２
０７ｂを備えている。インバータ２０６ａは制御
信号発生回路１４０からの加速信号ｎを反転させ
るべく機能する。ANDゲート２０６ｂはインバ
ータ２０６ａからの出力信号及び補正信号発生回
路１９０からの補正信号Z2が共にハイレベルのと
きハイレベル信号を発生するとともにインバータ
２０６ａからの出力信号又は補正信号Z2のローレ
ベルへの変化に応答してローレベル信号を発生す
る。このことはANDゲート２０６ｂがインバー
タ２０６ａとの協働により加速信号ｎの発生時に
両ANDゲート２０７ａ，２０７ｂに対する補正
信号Z2の付与を禁止することを意味する。AND
ゲート２０７ａはEXORゲート２０５ａ及び
ANDゲート２０６ｂからの両ハイレベル信号に
応答してハイレベル信号を発生するとともに
EXORゲート２０５ａ又はANDゲート２０６ｂ
からのローレベル信号に応答してローレベル信号
を発生する。ANDゲート２０７ｂはANDゲート
２０６ｂ及びEXORゲート２０５からの両ハイ
レベル信号に応答してハイレベル信号を発生する
とともにANDゲート２０６ｂ又はEXORゲート
２０５ｂからのローレベル信号に応答してローレ
ベル信号を発生する。このことは両ANDゲート
２０７ａ，２０７ｂがEXORゲート２５０ａ，
２５０ｂ及びANDゲート２０６ｂとの協働によ
り正逆転電動機２０の回転方向及び回転量を制御
すべく機能することを意味する。 また、分配回路２００は、クロツク回路１１０
に接続したANDゲート２０２と、このANDゲー
ト２０２及び制御信号発生回路１４０に接続した
ANDゲート２０３を備えており、ANDゲート２
０２はクロツク回路１１０からの両クロツク信号
に応答して所定周波数のパルス信号を発生する。
本実施例においては、かかるパルス信号の所定周
波数は31.25Hzとなつている。換言すれば、
ANDゲート２０２からのパルス信号のデユーテ
イー比は1/4である。ANDゲート２０３は制御信
号発生回路１４０からの加速信号ｎの発生中にお
いてANDゲート２０２からのパルス信号をORゲ
ート２０８に付与するとともに加速信号ｎの消滅
によりORゲート２０８へのパルス信号の付与を
禁止する。換言すれば、ANDゲート２０３は加
速信号ｎの発生中において正逆転電動機２０を回
転させるに必要なANDゲート２０２からのパル
ス信号を伝達すべく機能する。ANDゲート２０
９ａはNORゲート２０１及びORゲート２０８に
接続されており、NORゲート２０１からの第１
分配信号K1の発生中においてANDゲート２０３
からのパルス信号又はANDゲート２０７ａから
のハイレベル信号をORゲート２０８を通し第２
分配信号K2として発生する。一方、ANDゲート
２０９はNORゲート２０１及びANDゲート２０
７ｂに接続されており、NORゲート２０１ｂか
らの第１分配信号K1の発生中においてANDゲー
ト２０７ｂからのハイレベル信号を第３分配信号
K3として発生する。なお、両ANDゲート２０９
ａ，２０９ｂからの分配信号は第１分配信号K1
の消滅により消滅する。 以上要約すれば、作動信号maがハイレベル、
即ち消滅状態にあるとき、第１〜第３の分配信号
K1〜K3はそれぞれローレベルとなつている。ま
た、作動信号maの発生中において、第１分配信
号K1はセツト信号C0の発生によりローレベルと
なり、セツト信号C0の消滅によりハイレベルと
なる。さらに、作動信号maの発生中において、
第２分配信号K2は加速信号ｎの発生下にてパル
ス信号となり、一方第３分配信号K3は加速信号
ｎに応答してローレベルとなる。 また、加速信号ｎ及びセツト信号C0の各消滅
中において作動信号maが発生し作動信号mbが消
滅している場合には、第２及び第３の分配信号
K2及びK3は、符号信号W2がローレベルのとき、
それぞれハイレベル及びローレベルとなり、符号
信号W2がハイレベルのとき、それぞれローレベ
ル及びハイレベルとなる。この場合、ハイレベル
を有する第２又は第３の分配信号K2又はK3の信
号幅は、第２補正信号Z2の信号幅を規定する二進
信号Wbaの値に相当する。また、加速信号ｎ及び
セツト信号C0の各消滅中において作動信号ma，
mbが共に発生している場合には、第２及び第３
の分配信号K2及びK3は、符号信号V1及びW2がそ
れぞれハイレベル及びローレベルのとき、それぞ
れハイレベル及びローレベルとなり、符号信号
V1及びW1がそれぞれローレベル及びハイレベル
のとき、それぞれローレベル及びハイレベルとな
る。この場合、ハイレベルを有する第２又は第３
の分配信号K2又はK3の信号幅は、第２補正信号
Z2の信号幅を規定する両二進信号Va，Wbaの各値
の和｜Va＋Wba｜に相当する。 また、加速信号ｎ及びセツト信号C0の各消滅
中において作動信号ma及びmbが共に発生状態に
ある場合に、第２及び第３の分配信号K2及びK3
は、符号信号V1，W2の各ローレベル下にて二進
信号Wbaの値が二進信号Vaの値より大きいとき、
それぞれハイレベル及びローレベルとなり、符号
信号V1，W2のローレベルのもとにて二進信号
Wbaの値が二進信号Vaの値より小さいとき、それ
ぞれローレベル及びハイレベルとなる。この場
合、ハイレベルを有する第２又は第３の分配信号
K2又はK3の信号幅は、第２補正信号Z2の信号幅
を規定する両二進信号Va，Wbaの各値の差｜Va
−Wba｜に相当する。 さらに、加速信号ｎ及びセツト信号C0の各消
滅中において作動信号ma及びmbが共に発生状態
にある場合に、第２及び第３の分配信号K2及び
K3は、符号信号V1，W2のハイレベルのもとにて
二進信号Wbaの値が二進信号Vaの値より大きいと
き、それぞれローレベル及びハイレベルとなり、
符号信号V1，W2及び第１補正信号Z1の各ハイレ
ベル下にて二進信号Wbaの値が二進信号Vaの値よ
り小さいとき、それぞれハイレベル及びローレベ
ルとなる。この場合、ハイレベルを有する第３又
は第２の分配信号K3又はK2の信号幅は、第２補
正信号Z2を規定する両二進信号Va，Wbaの各値の
差｜Va−Wba｜に相当する。 駆動回路２２０は、キヤンセルスイツチ５０に
よつて制御される第１トランジスタ回路２２１を
備えている。この第１トランジスタ回路２２１は
一対のトランジスタ回TR1及びTR2を有してお
り、トランジスタTR1は、インバータ２２１ａの
制御下にて、キヤンセルスイツチ５０の開放によ
り導通するとともにキヤンセルスイツチ５０から
の解除信号hpに応答して非導通となる。トランジ
スタTR2はトランジスタTR1の導通に応答して導
通し直流電源からの直流電圧VBを第２及び第３
のトランジスタ回路２２２及び２２３に付与す
る。また、トランジスタTR2は、トランジスタ
TR1の非導通に応答して非導通となりトランジス
タ回路２２２，２２３から直流電源を遮断する。
第２トランジスタ回路２２２は、一対のトランジ
スタTR3，TR4を備えており、トランジスタTR3
は分配回路２００からの第１分配信号K1に応答
して導通するとともに第１分配信号K1の消滅に
応答して非導通となる。トランジスタTR4は、ト
ランジスタTR3の導通に応答して導通し第１駆動
信号を発生するとともにトランジスタTR3の非導
通に応答して非導通となり第１駆動信号を消滅さ
せる。 第３トランジスタ回路２２３はトランジスタ
TR5〜TR10を有しており、トランジスタTR5は
分配回路２００からの第２分配信号K2に応答し
て導通するとともに第２分配信号K2の消滅によ
り非導通となる。トランジスタTR7はトランジス
タTR5の導通に応答してトランジスタTR6と共に
導通し第２駆動信号を発生し、かつトランジスタ
TR5の非導通に応答してトランジスタTR6と共に
非導通となり第２駆動信号を消滅させる。トラン
ジスタTR8は分配回路２００からの第３の分配信
号K3に応答して導通するとともに第３分配信号
K3の消滅により非導通となる。トランジスタ
TR10はトランジスタTR8の導通に応答してトラ
ンジスタTR9と共に導通し第３駆動信号を発生
し、かつトランジスタTR8の非導通に応答してト
ランジスタTR9と共に必導通となり第３駆動信号
を消滅させる。 以上のように構成した本実施例の作用について
説明すると、電子制御回路ECの作動下にて当該
車両がアクセルペダル１４の踏込により平坦路を
走行し始めたものとすれば、スロツトル弁１２
が、アクセルペダル１４の踏込量に規定される開
度に維持される。また、制御信号発生回路１４０
からの作動信号maの消滅状態に基く分配回路２
００の制御下にては駆動回路２２０が駆動信号を
発生しないため、正逆転電動機２０及び電磁クラ
ツチ２１が共に非作動状態となつている。 また、現段階においては、制御幅制限回路１５
０がタイミング信号発生回路１３０の制御のもと
にクロツク回路１１０からの一連のクロツク信号
C2に応じて解除信号r1，r2を発生し、制御信号発
生回路１４０がかかる解除信号r1，r2との関連に
て作動信号maを消滅状態に維持し、加速度計算
回路１８０がタイミング信号発生回路１３０の制
御のもとにてクロツク回路１１０からの一連のク
ロツク信号C1に応じて二進信号Ｗ及び両符号信
号W1，W2を繰返し発生し、出力移動指令回路２
１０がタイミング信号発生回路１３０及び制御幅
制限回路１５０の各制御のもとに両移動指令信号
t1，t2を共にハイレベルに維持する。また加速度
出力移動回路２４０がかかる両移動指令信号t1，
t2に応答して二進信号Ｗの桁範囲のうち上位５桁
を選択するとともにこの上位５桁のうちの最上位
の桁（ラツチ回路１８６ｃの出力端子Q1からの
出力信号に対応する）を二進信号Wbとして発生
し残余の４桁（ラツチ回路１８６ｂの出力端子
Q1〜Q4からの各出力信号に対応する）を二進信
号Waとして発生し、桁数変換回路２５０がタイ
ミング信号発生回路１３０、制御幅制限回路１５
０及び加速度計算回路１８０の各制御のもとに加
速度出力移動回路２４０からの二進信号Wbの桁
数変換信号Wbpとしての発生を停止している。 車速が29.4Km／ｈを超えて制御幅制限回路１５
０からの解除信号r1，r2がローレベルになつた
後、車速が例えば50Km／ｈなる所望の値（以下、
第１設定速度と称する）に達したときセツトスイ
ツチ４０がその閉作動によりセツト指令信号Ｃ
（第５図参照）を発生すれば、制御信号発生回路
１４０の分周回路１４１ｃがクロツク回路１１０
からの一連のクロツク信号C3に応答してクロツ
ク信号C0を発生し、NANDゲート１４１ｅがイ
ンバータ１４１ｄの制御下にてセツト信号C0に
応答してハイレベル信号を発生し、RSフリツプ
フロツプ１４１がハイレベル信号ｉ（第５図７参
照）を発生してＤ型フリツプフロツプ１４２ａに
付与する。このとき、制御幅制限回路１５０が指
令信号s3，s4，s5及びs7を生じ、出力移動指令回
路２１０が出力移動指令信号t1，t2（共にハイレ
ベルを有する）を生じている。 セツト信号C0の発生直後において、タイミン
グ信号発生回路１３０が上述した場合と実質的に
同様にしてゲート信号b1（周期T1を有する）、ラ
ツチ信号d1，e1、プリセツト信号f1及びリセツト
信号g1，h1を順次発生すれば、加速度計算回路１
８０のカウンタ１８３ａ〜１８３ｃにて予め計数
された時間差の絶対値がラツチ信号d1に応答して
ラツチ回路１８６ａ〜１８６ｃによりラツチされ
て二進信号Ｗとして加速度出力移動回路２４０に
付与される。これと同時に、符号信号WBがＤ型
フリツプフロツプ１８５からの符号信号W1の反
転信号としてＤ型フリツプフロツプ１８７から発
生し補正信号発回路１９０及び分配回路２００に
付与される。このとき、各符号信号W1，W2は、
当該車両の加速中のため、それぞれローレベル及
びハイレベルにあつて共に正符号にある。しかし
て、加速度計算回路１８０のラツチ回路１８６ｂ
の出力端子Q1〜Q4からの各出力信号が出力移動
指令回路２１０からの出力移動指令信号t1，t2
（共にハイレベルを有する）に応答して二進信号
Ｗから加速度出力移動回路２４０により二進信号
Waとして選択されて補正信号発回路１９０に付
与され、これと同時に加速度計算回路１８０のラ
ツチ回路１８６ｃの出力端子Q1からの出力信号
が実質的に同様にして二進信号Wbとして選択さ
れて桁数変換回路２５０に付与される。 タイミング信号発生回路１３０からのラツチ信
号e1が加速度計算回路１８０からの符号信号W1
（ローレベルを有する）と共に桁数変換回路２５
０に付与されると、Ｄ型フリツプフロツプ２５１
からローレベル信号が生じる。制御信号発生回路
１４０のＤ型フリツプフロツプ１４２ａがRSフ
リツプフロツプ１４１からのハイレベル信号ｉの
発生のもとにプリセツト信号f1に応答して周期設
定信号ｊを発生すると、RSフリツプフロツプ１
４３からの作動信号mbがローレベルとなり、こ
れと同時に作動信号maがRSフリツプフロツプ１
４９から発生し、これに応答して第１分配信号
K1が分配回路２００のNORゲート２０１から生
じる。これにより、駆動回路２２０の第２トラン
ジスタ回路２２２が第１分配信号K1に応答して
第１駆動信号を発生して電磁クラツチ２１の電磁
コイル２１ａを励磁する。その結果、電磁クラツ
チ２１が係合して直線運動機構２２を正逆転電動
機２０に連結する。なお、RSフリツプフロツプ
１４１からのハイレベル信号ｉがタイミング信号
発生回路１３０からのリセツト信号g1に応答して
ローレベルになる。 加速度計算回路１８０のアツプダウンカウンタ
１８３ａ〜１８３ｄがタイミング信号発生回路１
３０からのプリセツト信号f1に応答してカウンタ
１８２ａ〜１８２ｄにて計数済の値を二進信号と
してプリセツトすると、これらアツプダウンカウ
ンタ１８３ａ〜１８３ｄがそのプリセツト値を
NORゲート１８１からのクロツク信号C1に応じ
てゲート信号b1の立下がりにてカウントダウンし
始める。補正信号発回路１９０のダウンカウンタ
１９２がインバータ１９１の制御下にてプリセツ
ト信号f1に応答して加速度出力移動回路２４０か
らの二進信号Waをプリセツトすると、ダウンカ
ウンタ１９２がANDゲート１９２ａから制御量
変更回路２６０との協働により生じる一連のクロ
ツク信号C7に応答して二進信号Waの値をカウン
トダウンし始めるとともにそのキヤリーアウト端
子COからハイレベル信号を生じる。このとき、
制御量変更回路２６０のプリセツト回路２６２は
デイジタルスイツチ２６２ａの操作により所望の
二進信号を発生しているものとする。ついで、
NORゲート１９８がダウンカウンタ１９２から
のハイレベル信号に応答してローレベルの補正信
号Z1を発生するとともに、EXORゲート１９７
が制御信号発生回路１４０からの作動信号mbの
消滅に基くANDゲート１９５の制御下にてダウ
ンカウンタ１９２からのハイレベル信号に応答し
てORゲート１９９を通してハイレベルの補正信
号Z2を発生させる。 分配回路２００が補正信号発回路１９０からロ
ーレベルの補正信号Z1及びハイレベルの補正信号
Z2を受けると、ANDゲート２０９ｂがハイレベ
ルの符号信号W2との関連にて第３分配信号K3を
発生し、これに応答して第３トランジスタ回路２
２３のトランジスタTR10が第３駆動信号を発生
する。このため、正逆転電動機２０が駆動回路２
２０からの第３駆動信号に応答して直線運動機構
２２との協働によりスロツトル弁１２の開度を減
少させ、当該車両の加速度が抑制されて車速を所
望の値に向けて制御する。 タイミング信号発生回路１３０からのリセツト
信号h1が車速設定回路１６０に付与されると、カ
ウンタ１６４〜１６６が周期設定信号ｊの発生下
にてANDゲート１６３によりリセツトされ、ゲ
ート信号b1の立下がりにてANDゲート１６２か
らの一連のクロツク信号C2を計数し始める。ま
た、リセツト信号h1が加速度計算回路１８０に付
与されると、カウンタ１８２ａ〜１８２ｄがリセ
ツト信号h1によりリセツトされてゲート信号b1の
立下がりにてNORゲート１８１からの一連のク
ロツク信号C1を計数し始める。このとき、出力
移動指令回路２１０が制御幅制限回路１５０との
協働により出力移動指令信号t1，t2と共にハイレ
ベルに維持したままである。なお、制御信号発生
回路１４０のRSフリツプフロツプ１４７はＤ型
フリツプフロツプ１４２ａからの周期設定信号ｊ
に応答してハイレベル信号を生じる。 補正信号発回路１９０のダウンカウンタ１９２
がそのカウントダウン完了によりローレベル信号
が生じると、ORゲート１９９からの補正信号Z2
がEXORゲート１９７の作用によりローレベル
となり、分配回路２００からの第３分配信号K3
がローレベルとなつて駆動回路２２０からの第３
駆動信号が消滅する。これにより、正逆転電動機
２０がその回転停止により直線運動機構２２との
協働のもとにスロツトル弁１２の開度減少の停止
をもたらす。 タイミング信号発生回路１３０が、周期T2を
有するゲート信号b2、ラツチ信号d2，e2、プリセ
ツト信号f2及びリセツト信号g2，h2を発生する
と、周期設定回路１６０のカウンタ１６４〜１６
６及び加速度計算回路１８０のカウンタ１８２ａ
〜１８２ｄにおける各計数作用がゲート信号b2の
立上がりにて終了し、これと同時に加速度計算回
路１８０のカウンタ１８３ａ〜１８３ｄにおける
各カウントダウン作用が終了する。ついで、ゲー
ト信号b1の周期T1が車速設定回路１６０により
二進信号ｕとして記憶されるとともにカウンタ１
８２ａ〜１８２ｄにより二進信号として発生され
る。これと同時に、周期T1とカウンタ１８２ａ
〜１８２ｄにおける計数済みの値との時間差がア
ツプダウンカウンタ１８３ａ〜１８３ｃから二進
信号として生じるとともにローレベルの符号信号
W1がＤ型フリツプフロツプ１８５から生じる。
但し、現段階にては、当該車両の加速度の影響に
より、周期T1が、上述したカウンタ１８２ａ〜
１８２ｄにおける計数済みの値より短く、かつゲ
ート信号b2の周期T2がゲート信号b1のそれより
も短いものとする。 タイミング信号発生回路１３０からのラツチ信
号d2が制御信号発生回路１４０に付与されると、
Ｄ型フリツプフロツプ１４２ｂがＤ型フリツプフ
ロツプ１４２ａからの周期設定信号ｊの発生下に
てハイレベル信号ｋ（第５図９参照）を発生する。
また、加速度計算回路１８０においては、アツプ
ダウンカウンタ１８３ａ〜１８３ｃからの二進信
号がラツチ信号d2に応答してラツチ回路１８６ａ
〜１８６ｃによりラツチされて二進信号Ｗとして
加速度出力移動回路２４０に付与されると同時に
Ｄ型フリツプフロツプ１８５からの符号信号W1
（ローレベルを有する）がＤ型フリツプフロツプ
１８７により反転されてハイレベル（即ち、正符
号）の符号信号W2として補正信号発生回路１９
０及び分配回路２００に付与される。すると、上
述した場合と同様にして加速度計算回路１８０の
ラツチ回路１８６ｂの出力端子Q1〜Q4からの各
出力信号が加速度出力移動回路２４０により二進
信号Ｗから二進信号Waとして選択されて補正信
号発生回路１９０に付与されるとともにラツチ回
路１８６ｃの出力端子Q1からの出力信号が加速
度出力移動回路２４０により二進信号Ｗから二進
信号Wbとして選択されて桁数変換回路２５０に
付与される。 タイミング信号発生回路１３０からのラツチ信
号d2が桁数変換回路２５０に付与されると、Ｄ型
フリツプフロツプ２５１から生じているローレベ
ル信号がＤ型フリツプフロツプ２５２により反転
されてハイレベル信号となり、これらローレベル
信号とハイレベル信号がEXORゲート２５３の
制御下にてハイレベル信号としてANDゲート２
５４に付与される。すると、ANDゲート２５４
がEXORゲート２５３からのハイレベル信号及
び加速度出力移動回路２４０からの二進信号Wd
に応答してハイレベル信号を生じる。このとき、
制御幅制限回路１５０からの両指令信号s3，s6が
既に同時には発生しておらずANDゲート２５５
の出力信号がローレベルとなつており、かつＤ型
フリツプフロツプ２５６の出力信号がタイミング
信号発生回路１３０からのリセツト信号h1に応答
してハイレベルのままとなつている。このため、
ANDゲート２５７がANDゲート２５４及びＤ型
フリツプフロツプ２５６からの両ハイレベル信号
に応答してハイレベル信号（即ち、桁数変換信号
Wbp）を生じる。ついで、タイミング信号発生回
路１３０からのラツチ信号e2が桁数変換回路２５
０に付与されると、引続きローレベルにある符号
信号W1がＤ型フリツプフロツプ２５１からロー
レベル信号として生じ、ANDゲート２５７が桁
数変換信号Wbpの発生を維持する。 タイミング信号発生回路１３０からのプリセツ
ト信号f2が車速差計算回路１７０及び加速度計算
回路１８０に付与されると、車速差計算回路１７
０のアツプダウンカウンタ１７１〜１７３が車速
設定回路１６０からの二進信号ｕをプリセツトす
るとともにこの二進信号ｕの値をゲート信号b2の
立下がりにてNORゲート１６１からの一連のク
ロツク信号C2に応答してカウントダウンし始め
る。これと同時に、加速度計算回路１８０のアツ
プダウンカウンタ１８３ａ〜１８３ｄがカウンタ
１８２ａ〜１８２ｄからの二進信号をプリセツト
するとともにこの二進信号の値をゲート信号b2の
立下がりにてNORゲート１８１からの一連のク
ロツク信号C1に応答してカウントダウンし始め
る。このとき、Ｄ型フリツプフロツプ１７５がロ
ーレベル信号を生じ、Ｄ型フリツプフロツプ１８
５がローレベルの符号信号W1を生じている。 タイミング信号発生回路１３０からのプリセツ
ト信号f2が補正信号発生回路１９０に付与される
と、ダウンカウンタ１９２が加速度出力移動回路
２４０からの二進信号Wa及び桁数変換回路２５
０からの二進信号Wbpを二進信号Wbaとしてプリ
セツトするとともにこの二進信号Wbaの値を
ANDゲート１９２ａからの一連のクロツク信号
C7に応答してカウントダウンし始める。このと
き、ダウンカウンタ１９２のキヤリーアウト端子
COからハイレベル信号が生じている。ついで、
NORゲート１９８及びORゲート１９９が上述し
た場合と同様にしてそれぞれローレベルの補正信
号Z1及びハイレベル信号の補正信号Z2を生じる
と、駆動回路２２０のトランジスタTR8，TR9，
TR10がハイレベルの符号W2との関連にて分配回
路２００との協働によりスロツトル弁１２の開度
を減少させるべく正逆転電動機２０を回転させ
る。このことは当該車両の加速度をさらに抑制す
ることを意味する。 ダウンカウンタ１９２のダウンカウント作用が
終了すると、ORゲート１９９からの指令信号Z2
がローレベルに変化し、駆動回路２２０のトラン
ジスタTR8，TR9，TR10が分配回路２００との
協働により正逆転電動機２０の回転を停止させ
る。なお、加速度計算回路１８０のカウンタ１８
２ａ〜１８２ｄがリセツト信号h2によりリセツト
されてゲート信号b2の立下がりにて一連のクロツ
ク信号C1を計数し始める。 タイミング信号発生回路１３０が、周期T3を
有するゲート信号b3、ラツチ信号d3，e3、プリセ
ツト信号f3、リセツト信号g3，h3を発生すると、
加速度計算回路１８０のカウンタ１８２ａ〜１８
２ｄの計数作用がゲート信号b3の立上がりにて終
了し、これと同時に車速差計算回路１７０のアツ
プダウンカウンタ１７１〜１７３及び加速度計算
回路１８０のアツプダウンカウンタ１８３ａ〜１
８３ｄにおける各カウントダウン作用が終了し、
時間差｜T1−T2｜を表わす二進信号がカウンタ
１７１〜１７３及び１８３ａ〜１８３ｃから生じ
る。また、これと同時に、ゲート信号b2の周期
T2を表わす二進信号がカウンタ１８２ａ〜１８
２ｄから生じる。このとき、ゲート信号b3の周期
T3がゲート信号b2のそれより幾分短いものとす
る。 タイミング信号発生回路１３０からのラツチ信
号d3が制御信号発生回路１４０に付与されると、
Ｄ型フリツプフロツプ１４２ｃがＤ型フリツプフ
ロツプ１４２ｂからのハイレベル信号ｋの発生下
にてハイレベル信号を発生し、これに応答して
RSフリツプフロツプ１４３が作動信号mb（ハイ
レベルを有する）を発生する（第５図１０参照）。
また、ラツチ信号d3が車速差計算回路１７０及び
加速度計算回路１８０に付与されると、アツプダ
ウンカウンタ１７１〜１７３からの二進信号がラ
ツチ回路１７６〜１７８によりラツチされて時間
差｜T1−T2｜を表わす二進信号Ｖとして出力移
動回路２３０に付与されるととももにＤ型フリツ
プフロツプ１７５からのローレベル信号が、ロー
レベル即ち正符号の符号信号V1としてＤ型フリ
ツプフロツプ１７９により補正信号発生回路１９
０に付与される。これと同時に、アツプダウンカ
ウンタ１８３ａ〜１８３ｃからの二進信号がラツ
チ回路１８６ａ〜１８６ｃによりラツチされて時
間差｜T1−T2｜を表わす二進信号Ｗとして加速
度出力移動回路２４０に付与されるとともにＤ型
フリツプフロツプ１８５からのローレベルの符号
信号W1が桁数変換回路２５０に付与され、かつ
Ｄ型フリツプフロツプ１８７により反転されてハ
イレベル即ち正符号の符号信号W2として補正信
号発回路１９０及び分配回路２００に付与され
る。 ついで、ラツチ回路１７７，１７８の出力端子
Q1〜Q4からの出力信号が出力移動指令信号t1，t2
（共にハイレベルを有する）に応答して車速差出
力移動回路２３０により選択されて二進信号Va
として補正信号発生回路１９０に付与され、これ
と同時にラツチ回路１８６ｂからの出力端子Q1
〜Q4からの出力信号が加速度出力移動回路２４
０により二進信号Ｗから選択されて二進信号Wa
として補正信号発生回路１９０に付与されるとと
もにラツチ回路１８６ｃの出力端子Q1からの出
力信号が同様にして二進信号Wbとして選択され
て桁数変換回路２５０に付与される。 タイミング信号発生回路１３０からのプリセツ
ト信号f3が補正信号発生回路１９０に付与される
と、加速度出力移動回路２４０からの二進信号
Wa及び桁数変換回路２５０からの桁数変換信号
Wbpが二進信号Wbaとしてダウンカウンタ１９２
によりプリセツトされ、これと同時に車速差出力
移動回路２３０からの二進信号Vaがダウンカウ
ンタ１９３によりプリセツトされる。ついで、ダ
ウンカウンタ１９２がANDゲート１９２ａから
のクロツク信号C7に応答して二進信号Wbaの値を
カウントダウンし始め、これと同時にキヤリーア
ウト端子COからハイレベル信号を生じる。また、
ANDゲート１９３ａが、ローレベルの符号信号
V1及びハイレベルの符号信号W2に基くEXORゲ
ート１９４の制御下にてダウンカウンタ１９２か
らのハイレベル信号に応答してハイレベル信号を
生じると、ダウンカウンタ１９３がその計数作用
を禁止されてキヤリーアウト端子COからハイレ
ベル信号を生じる。ANDゲート１９５が作動信
号mbの発生下にてダウンカウンタ１９３からの
ハイレベル信号に応答してハイレベル信号を生じ
ると、ANDゲート１９６が上述のEXORゲート
１９４の制御下にてORゲート１９９を通してハ
イレベルの補正信号Z2を発生する。なお、NOR
ゲート１９８は上述したEXORゲート１９４の
作用によりローレベルの補正信号Z1を生じる。 補正信号発生回路１９０からのローレベルの補
正信号Z1及びハイレベルの補正信号Z2が加速度計
算回路１８０からのハイレベルの符号信号W2と
共に分配回路２００に付与されると、ANDゲー
ト２０９ｂが上述した場合と同様にして第３分配
信号K3を生じ、駆動回路２２０のトランジスタ
TR8〜TR10が第３駆動信号を生じ、スロツトル
弁１２の開度をさらに減少させるべく正逆転電動
機２０を制御する。ダウンカウンタ１９２がその
カウントダウン作用の終了によりローレベル信号
を生じるとANDゲート１９３ａがローレベル信
号を発生してダウンカウンタ１９３の計数作用を
許容する。すると、このダウンカウンタ１９３が
ANDゲート１９３ｂからの一連のクロツク信号
C3に応答して二進信号Vaの値をカウントダウン
し始めるとともにそのキヤリーアウト端子COか
らのハイレベル信号の発生を維持する。このた
め、ORゲート１９９からの補正信号Z2がEXOR
ゲート１９４からのハイレベル信号及びANDゲ
ート１９５からのハイレベル信号に基くANDゲ
ート１９６の作用により引続きハイレベルに維持
される。ダウンカウンタ１９３がその計数作用の
終了によりローレベル信号を生じると、ORゲー
ト１９９からの補正信号Z2がANDゲート１９６
及びEXORゲート１９７の協働作用のもとにロ
ーレベルとなり、分配回路２００からの第３分配
信号K3がローレベルとなり、駆動回路２２０か
らの第３駆動信号がローレベルとなつてスロツト
ル弁１２の開度減少を停止させるべく正逆転電動
機２０を停止させる。 また、上述した作用説明において、ゲート信号
b2の周期T2がゲート信号b1の周期T1より短くか
つこのゲート信号b1に先行するゲート信号の周期
より長いものとすれば、タイミング信号発生回路
１３０から、上述したごとく、ゲート信号b1、ラ
ツチ信号d1，e1、プリセツト信号f1及びリセツト
信号g1，h1が生じたとき、プリセツト信号f1に応
答した加速度計算回路１８０のアツプダウンカウ
ンタ１８３ａ〜１８３ｄによるカウントダウンの
終了によりカウンタ１８３ｄがそのキヤリーアウ
ト端子COからローレベル信号を生じ、Ｄ型フリ
ツプフロツプ１８５がハイレベルの符号信号W1
を生じ、カウンタ１８３ａ〜１８３ｄが残余のク
ロツク信号C1をカウントアツプし始める。しか
して、タイミング信号発生回路１３０から、上述
したごとく、ゲート信号b2、ラツチ信号d2，e2、
プリセツト信号f2及びリセツト信号g2，h2を生じ
たとき、加速度計算回路１８０のカウンタ１８３
ａ〜１８３ｄにおけるカウントアツプ作用が終了
し、このときＤ型フリツプフロツプ１８５からの
符号信号W1がハイレベルとなつている。また、
ラツチ信号d2に応答したＤ型フリツプフロツプ１
８７からの符号信号W2がローレベルとなり、ラ
ツチ信号e2及びハイレベルの符号信号W1に応答
する桁数変換回路２５０のＤ型フリツプフロツプ
２５１からの出力信号がハイレベルとなり、
ANDゲート２５４から生じているハイレベル信
号が、両Ｄ型フリツプフロツプ２５１，２５２か
らそれぞれ生じるハイレベル信号に基くEXOR
ゲート２５３の作用によりローレベルとなる。 上述したごときプリセツト信号f2に応答した車
速差計算回路１７０のアツプダウンカウンタ１７
１〜１７３によるカウントダウン作用の終了によ
りカウンタ１７３がそのキヤリーアウト端子CO
からローレベル信号を生じると、Ｄ型フリツプフ
ロツプ１７５がハイレベル信号を生じ、カウンタ
１７１〜１７３が残余のクロツク信号C2をカウ
ントアツプし始め、駆動回路２２０のトランジス
タTR5〜TR7がローレベルの符号信号W2との関
連にて分配回路２００との協働によりスロツトル
弁１２の開度を増大させるべく正逆転電動機２０
を回転させる。このことは、当該車両の減速度を
抑制することを意味する。 タイミング信号発生回路１３０から、上述した
ごとく、ゲート信号b3、ラツチ信号d3，e3、プリ
セツト信号f3、リセツト信号g3，h3が生じたと
き、車速差計算回路１７０のアツプダウンカウン
タ１７１〜１７３のカウントアツプ作用及び加速
度計算回路１８０のアツプダウンカウンタ１８３
ａ〜１８３ｄのカウントダウン作用がゲート信号
b3の立上がりにて終了し、時間差｜T1−T2｜を
表わす二進信号がカウンタ１７１〜１７３及び１
８３ａ〜１８３ｃから生じる。このとき、ラツチ
信号d3に応答するＤ型フリツプフロツプ１７５及
び１８７からの各出力信号がそれぞれハイレベル
の符号信号V1，W2となる。また、ラツチ信号e2
に応答してＤ型フリツプフロツプ２５１からのハ
イレベル信号がラツチ信号e2及びローレベルの符
号信号W1に応答してローレベルとなり、Ｄ型フ
リツプフロツプ２５２はラツチ信号d3に応答して
ローレベルとなる。このため、ANDゲート２５
７からの桁数変換信号Wbpの発生がEXORゲート
２５３及びANDゲート２５４により禁止される。
ついで、補正信号発生回路１９０のダウンカウン
タ１９２が加速度出力移動回路２４０からの二進
信号Waの値をカウントダウンし始め、これと同
時にダウンカウンタ１９３が、共にハイレベルの
符号信号V1，W2に基くEXORゲート１９４の制
御下にてANDゲート１９３ａの作用により車速
差出力移動回路２３０からの二進信号Vaの値を
カウントダウンし始める。このとき、NORゲー
ト１９８がダウンカウンタ１９２からのハイレベ
ル信号に応答してローレベルの補正信号Z1を生
じ、ANDゲート１９５が作動信号ma及びダウン
カウンタ１９２，１９３からの各ハイレベル信号
に基いてEXORゲート１９７からローレベル信
号を発生させ、ANDゲート１９６が、ハイレベ
ルの符号信号V1，W2に基くEXORゲート１９４
の作用によりローレベル信号を生じ、ORゲート
１９９がローレベルの補正信号Z2を生じる。 二進信号Waの値に対するクロツク信号C7によ
る計数時間が二進信号Vaの値に対するクロツク
信号C6による計数時間よりも長い場合には、ダ
ウンカウンタ１９３がダウンカウンタ１９２に先
行して計数作用を終了すると同時にそのキヤリー
アウト端子COからローレベル信号を生じ、
EXORゲート１９７がANDゲート１９５との協
働によりORゲート１９９からの補正信号Z2をハ
イレベルにする。しかして、分配回路２００がロ
ーレベルの補正信号Z1及びハイレベルの補正信号
Z2に応答しハイレベルの符号信号W2との関連に
て駆動回路２２０のトランジスタTR8〜TR10と
の協働によりスロツトル弁１２の開度を減少させ
るべく正逆転電動機２０を回転する。然る後、ダ
ウンカウンタ１９２がその計数終了によりローレ
ベル信号を生じると、補正信号Z2がEXORゲー
ト１９７の作用によりローレベルとなり、正逆転
電動機２０が分配回路２００及びトランジスタ
TR8〜TR10の協働作用下にてスロツトル弁１２
の開度減少の停止をもたらす。 一方、二進信号Waの値に対するクロツク信号
C7による計数時間が二進信号Vaの値に対するク
ロツク信号C6による計数時間よりも短い場合に
は、ダウンカウンタ１９２がダウンカウンタ１９
３に先行してその計数作用を終了すると同時にロ
ーレベル信号を生じ、NORゲート１９８からの
補正信号Z1をハイレベルにし、ORゲート１９９
からの補正信号Z2をEXORゲート１９７の作用
下にてハイレベルにする。しかして、駆動回路２
２０のトランジスタTR5〜TR7が、共にハイレベ
ルの補正信号Z1，Z2に応答しハイレベルの符号信
号W2との関連にて分配回路２００との協働によ
りスロツトル弁１２の開度を増大させるべく正逆
転電動機２０を回転させる。然る後、ダウンカウ
ンタ１９３がその計数作用の終了によりローレベ
ル信号を生じると、補正信号Z2がANDゲート１
９５とEXORゲート１９７の協働作用によりロ
ーレベルとなり、正逆転電動機２０が分配回路２
００及びトランジスタTR5〜TR7の作用下にて停
止しスロツトル弁１２の開度増大の停止をもたら
す。なお、その他の作用は上記作用説明の内容と
同様である。 以上説明したことから容易に理解されるとお
り、車速29.4Km／ｈ以上58.9Km／未満にてセツト
スイツチ４０が操作された後は、タイミング信号
発生回路１３０から連続して生じる一対のゲート
信号biの各周期毎に加速度計算回路１８０からの
符号信号W1の符号が変わるとき、スロツトル弁
１２の開度が、二進信号Wa（又は｜Wa±Va｜）
により規定される補正信号Z2の信号幅との関連に
て増大或いは減少せられ、車速を所望の値にすべ
く車速の増大割合が助成或いは抑制される。かか
る場合、桁数変換信号Wbpに相当する二進信号
Wbが補正信号Z2から排除されているので、符号
信号W1の符号の変化を招くような当該車両の機
械的振動や車輪の空転時に起因する誤差が補正信
号Z2に混入することがなく、その結果、当該車両
に対する精度のよい定速走行制御を常に確保でき
る。 また、一対のゲート信号biの両周期に亘つて符
号信号W1の符号が同一に維持されるときには、
上述した二進信号Wa（又は｜Wa±Va｜）が、二
進信号Waと桁数変換信号Wbpとの組合せに係る
二進信号Wba（又は｜Wba±Va｜）となつて車速
の連続的増加割合がより一層効果的に助成或いは
抑制されて車速を所望の値に維持する。 また、上述した作用説明において、セツトスイ
ツチ４０が車速58.9Km／ｈ以上88.3Km／ｈ未満
（又は車速88.3Km／ｈ以上117.7Km／ｈ未満）にお
ける所望の値にて操作された場合には、二進信号
Va，Wa，bの各値の桁範囲が車速の上昇に伴ない
それぞれ下位の桁へ１ビツトずつ移動し、車速が
増大（即ち、周期の短縮）しても各計算回路１７
０，１８０がその分解能を実質的に低下させるこ
となく二進信号Ｖ，Ｗを計算するので、二進信号
Va，Wa，Wbの各値の精度低下を伴なうことなく
上述と同様にして車速を所望の値に維持する。 また、上述した作用説明において、運転者が車
速を88.3Km／ｈ〜117.7Km／ｈ内の値に増大させ
たいとき加速スイツチ６０を閉じれば、制御信号
発生回路１４０から加速信号ｎが生じ分配回路２
００に付与される。すると、ANDゲート２０９
ａが加速信号ｎの発生下にてクロツク回路１１０
からの両クロツク信号C4，C5に応答してANDゲ
ート２０２，２０３及びORゲート２０８の制御
のもとに一連のパルス信号を第２分配信号K2と
して発生し、駆動回路２２０のトランジスタTR5
〜TR7が正逆転電動機２０を間欠的に回転させて
スロツトル弁１２の開度を間欠的に増大させる。
車速が所望の値に達したとき加速スイツチ６０を
開放すれば、制御信号発生回路１４０が上述した
場合と同様にして周期設定信号j1を発生し、然る
後は上述した作用説明と同様の作用下にてスロツ
トル弁１２の開度が、車速を所望の値に維持すべ
く制御される。 また、上述した作用説明において、キヤンセル
スイツチ５０が操作された場合には、制御信号発
生回路１４０がキヤンセルスイツチ５０からの解
除信号ｈに応答して整形信号hpを生じるとともに
作動信号maを消滅させる。すると、駆動回路２
２０の第１トランジスタ回路２２１が整形信号hp
に応答して第２と第３のトランジスタ回路２２
２，２２３に対する給電を停止し、分配回路２０
０からの各分配信号K1，K2，K3の発生が作動信
号maの消滅に応答して禁止されて電磁クラツチ
２１及び正逆転電動機２０に対する自動制御が解
除される。キヤンセルスイツチ５０の開放ととも
にリジユームスイツチ７０を操作すれば、駆動回
路２２０の第１トランジスタ回路２２１が整形信
号hpの消滅に応答して各トランジスタ回路２２
２，２２３に対する給電を開始し、制御信号発生
回路１４０が指令信号Ｐの発生に応答して作動信
号maを生じ、分配回路２００からの各分配信号
の発生を許容する。 なお、本発明の実施にあたつては、スロツトル
アクチユエータACにおける電動機２０に代えて
油圧モーター、空圧モーター等の動力源を採用し
て実施してもよく、この場合直線運動機構２２に
代えてカム機構を採用してもよい。 また、上記実施例においては、リードスイツチ
３２を有する速度センサ３０を採用した場合につ
いて説明したが、これに代えて、例えば、交流発
電型センサ、光電型センサ等を採用してもよい。 また、本発明の実施に際しては、車速設定回路
１６０に代えて、クロツク回路１１０、タイミン
グ信号発生回路１３０及び制御信号発生回路１４
０等は無関係な状態において、二進コードスイツ
チの操作により任意の設定車速を表わす二進信号
を生じるようにした車速設定回路を採用してもよ
い。 さらに、上記実施例においては、内燃機関１０
のスロツトル弁１２に本発明を適応した例につい
て説明したが、これに限らず、たとえば本発明を
デイーゼル機関に適応することもできる。この場
合、スロツトルアクチユエータACによりデイー
ゼル機関の燃料圧送装置に設けた調量用ラツクを
制御するようにすればよい。
度出力移動回路２４０の各実施例を示している。
車速差出力移動回路２３０は、RCA社製CD4052
型アナログマルチプレクサ２３１，２３２，２３
３，２３４によつて構成されており、各アナログ
マルチプレクサはその制御端子Ａ，Ｂにてエンコ
ーダ２１４からそれぞれハイレベル信の出力移動
指令信号t1，t2を受けてその入力端子x3，y3を出
力端子XCOM，YCOMにそれぞれ接続すべく機能す
る。また、各アナログマルチプレクサは、両信号
t1，t2のうち出力移動指令信号t1がローレベルの
とき、その入力端子x2，y2を出力端子XCOM，
YCOMにそれぞれ接続し、両信号t1，t2のうち出力
移動指令信号t2がローレベルのとき、その入力端
子x1，y1を出力端子XCOM，YCOMにそれぞれ接続
し、かつ両信号t1，t2が共にローレベルのとき、
その入力端子x0，y0を出力端子XCOM，YCOMにそ
れぞれ接続すべく機能する。 アナログマルチプレクサ２３１はその入力端子
x0，x1，x2，x3にてラツチ回路１７６の出力端子
Q2，Q3，Q4及びラツチ回路１７７の出力端子Q1
にそれぞれ接続されており、このアナログマルチ
プレクサ２３１の入力端子y0，y1，y2，y3はラツ
チ回路１７６の出力端子Q3，Q4及びラツチ回路
１７７の出力端子Q1，Q2にそれぞれ接続されて
いる。アナログマルチプレクサ２３２はその入力
端子x0，x1，x2，x3にてラツチ回路１７６の出力
端子Q4及びラツチ回路１７７の出力端子Q1，Q2，
Q3にそれぞれ接続されており、このアナログマ
ルチプレクサ２３２の入力端子y0，y1，y2，y3は
ラツチ回路１７７の出力端子Q1，Q2，Q3，Q4に
それぞれ接続されている。 アナログマルチプレクサ２３３はその入力端子
x0，x1，x2，x3にて、ラツチ回路１７７の出力端
子Q2，Q3，Q4及びラツチ回路１７８の出力端子
Q1にそれぞれ接続されており、このアナログマ
ルチプレクサ２３３の入力端子y0，y1，y2，y3は
ラツチ回路１７７の出力端子Q3，Q4及びラツチ
回路１７８の出力端子Q1，Q2にそれぞれ接続さ
れている。また、アナログマルチプレクサ２３４
はその入力端子x0，x1，x2，x3にてラツチ回路１
７７の出力端子Q4及びラツチ回路１７８の出力
端子Q1，Q2，Q3にそれぞれ接続されており、こ
のアナログマルチプレクサ２３４の入力端子y0，
y1，y2，y3はラツチ回路１７８の出力端子Q1，
Q2，Q3，Q4にそれぞれ接続されている。 このように構成した車速差出力移動回路２３０
においては、アナログマルチプレクサ２３１〜２
３４が出力移動指令回路２１０からの出力移動指
令信号t1，t2（共にハイレベルを有する）に応答
してラツチ回路１７７，１７８の出力端子Q1〜
Q4からの出力信号をその出力端子XCOM，YCOMか
ら発生し、両信号t1，t2のうち信号t1がローレベ
ルのとき、ラツチ回路１７６の出力端子Q4、ラ
ツチ回路１７７の出力端子Q1〜Q4及びラツチ回
路１７８の出力端子Q1〜Q3からの各出力信号を
出力端子XCOM，YCOMから発生する。また、アナ
ログマルチプレクサ２３１〜２３４は、両信号
t1，t2のうち信号t2がローレベルのとき、ラツチ
回路１７６の出力端子Q3，Q4、ラツチ回路１７
７の出力端子Q1〜Q4及びラツチ回路１７８の出
力端子Q1，Q2からの各出力信号を出力端子XCOM，
YCOMから発生し、両信号t1，t2が共にローレベル
のとき、ラツチ回路１７６の出力端子Q2〜Q4、
ラツチ回路１７７の出力端子Q1〜Q4及びラツチ
回路１７８の出力端子Q1からの各出力信号を出
力端子XCOM，YCOMから発生する。 換言すれば、車速差出力移動回路２３０におい
ては、車速58.9Km／ｈ未満のとき、車速差計算回
路１７０の二進信号Ｖにおける上位８ビツトの出
力信号が二進信号Vaとして発生せられ、車速58.
〜Km／ｈ以上88.3Km／ｈ未満のとき、二進信号Ｖ
における上位第２番目〜９番目の８ビツトの出力
信号が二進信号Vaとして発生される。また、車
速88.3Km／ｈ以上117.7Km／ｈ未満のとき、二進
信号Ｖにおける上位第３番〜第10番目の８ビツト
の出力信号が二進信号Vaとして発生せられ、か
つ車速117.7Km／ｈ以上のとき、二進信号Ｖにお
ける上位第４番目〜最下位の８ビツトの出力信号
が二進信号Vaとして発生される。このことは、
車速の増大に応じて短くなる周期を考慮して、周
期が短くなる程車速差出力移動回路２３０によつ
て二進信号Ｖから選択される８ビツトの位が上位
から下位に向けて移動することを意味する。 加速度出力移動回路２４０はアナログマルチプ
レクサ２４１，２４２，２４３によつて構成され
ており、アナログマルチプレクサ２４１はその入
力端子x1，x1，x2，x3にてラツチ回路１８６ａの
出力端子Q2，Q3，Q4及びラツチ回路１８６ｂの
出力端子Q1にそれぞれ接続されている。また、
このアナログマルチプレクサ２４１の入力端子
y0，y1，y2，y3はラツチ回路１８６ａの出力端子
Q3，Q4及びラツチ回路１８６ｂの出力端子Q1，
Q2にそれぞれ接続されている。アナログマルチ
プレクサ２４２はその入力端子x0，x1，x2，x3に
てラツチ回路１８６ａの出力端子Q4及びラツチ
回路１８６ｂの出力端子Q1，Q2，Q3にそれぞれ
接続されており、このアナログマルチプレクサ２
４２の入力端子y0，y1，y2，y3はラツチ回路１８
６ｂの出力端子Q1，Q2，Q3，Q4にそれぞれ接続
されている。アナログマルチプレクサ２４３はそ
の入力端子x0，x1，x2，x3にてラツチ回路１８６
ｂの出力端子Q2，Q3，Q4及びラツチ回路１８６
ｃの出力端子Q1にそれぞれ接続されている。な
お、アナログマルチプレクサ２４１，２４２，２
４３のその他の構成及び機能は車速差出力移動回
路２３０におけるアナログマルチプレクサ２３１
〜２３４の場合と同様である。 このように構成した加速度出力移動回路２４０
においては、かかる加速度出力移動回路２４０が
出力移動指令回路２１０からの出力移動指令信号
t1，t2（共にハイレベルを有する）に応答してラ
ツチ回路１８６ｂの出力端子Q1〜Q4及びラツチ
回路１８６ｃの出力端子Q1からの各出力信号を
それぞれ両アナログマルチプレクサ２４１，２４
２の各出力端子XCOM，YCOM及びアナログマルチ
プレクサ２４３の出力端子XCOMから発生し、両
出力移動指令信号t1，t2のうち信号t1がローレベ
ルのとき、ラツチ回路１８６ａの出力端子Q4及
びラツチ回路１８６ｂの出力端子Q1，Q2，Q3，
Q4からの各出力信号をそれぞれアナログマルチ
プレクサ２４１，２４２の各出力端子XCOM，
YCOM及びアナログマルチプレクサ２４３の出力
端子XCOMから生じる。また、加速度出力移動回
路２４０は、両出力移動指令信号t1，t2のうち信
号t2がローレベルのときラツチ回路１８６ａの出
力端子Q3，Q4及びラツチ回路１８６ｂの出力端
子Q1，Q2，Q3からの各出力信号をそれぞれアナ
ログマルチプレクサ２４１，２４２の各出力端子
XCOM，YCOM及びアナログマルチプレクサ２４３
の出力端子XCOMから生じ、両信号t1，t2が共にロ
ーレベルのとき、ラツチ回路１８６ａの出力端子
Q2，Q3，Q4及びラツチ回路１８６ｂの出力端子
Q1，Q2からの各出力信号をそれぞれアナログマ
ルチプレクサ２４１，２４２，２４３の出力端子
XCOM，YCOMから生じる。 換言すれば、加速度出力移動回路２４０におい
ては、車速58.9Km／ｈ未満のとき、加速度計算回
路１８０の二進信号Ｗにおける上位５ビツトの出
力信号が二進信号Wb，Waとして発生され、車速
58.9Km／ｈ以上88.3Km／ｈ未満のとき、二進信号
Ｗにおける上位第２番目〜第６番目の５ビツトの
出力信号が二進信号Wb，Waとして発生される。
また、車速88.3Km／ｈ以上117.7Km／ｈ未満のと
き、二進信号Ｗにおける上位第３番目〜第７番目
の５ビツトの出力信号が二進信号Wb，Waとして
発生され、かつ車速117.7Km／ｈのとき、二進信
号Ｗにおける上位第４番目〜最下位の５ビツトの
出力信号が二進信号Wb，Waとして発生される。
このことは、車速に対応する周期が短くなる程、
加速度出力移動回路２４０によつて二進信号Ｗか
ら選択される５ビツトの位が上位から下位に向け
て移動することを意味する。なお、以上の説明に
おいて、二進信号Wbは二進信号Ｗから選択され
る５ビツトのうち最上位の１ビツトに対応し、一
方二進信号Waが残余の４ビツトに対応する。 制御量変更回路２６０は、第１１図に示すごと
く、発振器２６１及びプリセツト回路２６２に接
続した分周回路２６３を備えており、発振器２６
１は所定周波数の発振信号を生じる。プリセツト
回路２６２は、デイジタルスイツチ２６２ａとプ
ルダウン抵抗回路２６２ｂとにより構成されてお
り、デイジタルスイツチ２６２ａにおける各操作
スイツチは、プルダウン抵抗回路の各抵抗にそれ
ぞれ直列接続されている。しかして、プリセツト
回路２６２はデイジタルスイツチ２６２ａの選択
的閉成操作に応答してその出力端子から４ビツト
の二進信号を生じる。 分周回路２６３は米国のRCA社製CD40103型
プログラマブルダウンカウンタからなり、プリセ
ツト回路２６２からの二進信号の値をＮとしたと
き、発振器２６１からの発振信号の周波数を
１／２（Ｎ＋１）に分周するようにプログラムされて いる。しかして、プログラマブルダウンカウンタ
２６３は、そのジヤムイン端子J1〜J4にてプリセ
ツト回路２６２から二進信号を受けてプリセツト
し、かかる二進信号の値Ｎを発振器２６１からの
発振信号に応答してカウントダウンし、このダウ
ンカウント終了に応答してそのキヤリーアウト端
子CDからローレベル信号を生じる。この場合、
かかるローレベル信号は、上述した分周比との関
係から理解されるとおり、発振器２６１からの発
振信号の周波数の１／２（Ｎ＋１）の周波数を有する。 なお、プログラマブルダウンカウンタ２６３は、
そのダウンカウント中、キヤリーアウト端子CO
からハイレベル信号を生じる。 また、制御量変更回路２６０は、タイミング信
号発生回路１３０及びORゲート２６４ａ，２６
４ｂ，２６４ｃに接続したラツチ回路２６５と、
分周回路２６３及びラツチ回路２６５に接続した
レートマルチプライヤ２６６と、このレートマル
チプライヤ２６６に接続した分周回路２６７を備
えている。ORゲート264aは制御幅制限回路１５
０からの指令信号s1又はs6をラツチ回路２６５の
入力端子D1に付与し、ORゲート２６４ｂは制御
幅制限回路１５０からの指令信号s2又はs6をラツ
チ回路２６５の入力端子D2に付与し、かつORゲ
ート２６４ｃは制御幅制限回路１５０からの指令
信号s3又はs6をラツチ回路２６５の入力端子D3に
付与する。 ラツチ回路２６５はRCA社製CD4042型のもの
で、その入力端子D1，D2，D3，D4にてそれぞれ
ORゲート２６４ａ，２６４ｂ，２６４ｃからの
出力信号及び直流電源からの出力信号を受け、こ
れら各出力信号をタイミング信号発生回路１３０
からのラツチ信号diに応答してラツチする。レー
トマルチプライヤ２６６は、RCA社製CD4089型
のもので、ラツチ回路２６５からの二進ラツチ信
号の値の１／16を分周回路２６３からのローレベル 信号の周波数と精算し、かかる積算値に対応した
周波数にて一連のパルス信号を出力端子OUTか
ら生じる。分周回路２６７はRCA社製CD4024型
二進カウンタからなり、レートマルチプライヤ２
６６からの一連のパルス信号を計数し、その出力
端子Q4，Q6からそれぞれ一連のラツチ信号C6，
C7を生じる。換言すれば、分周回路２６７はレ
ートマルチプライヤ２６６からの一連のパルス信
号の周波数を１／16及び１／64に分周し、これら各分周 周波数にてそれぞれラツチ信号C6及びC7を発生
する。 桁数変換回路２５０は、第１２図に示すごと
く、タイミング信号発生回路１３０及び加速度計
算回路１８０に接続したＤ型フリツプフロツプ２
５１，２５２と、これら両Ｄ型フリツプフロツプ
２５１，２５２に接続したエクスクルーシブOR
ゲート（以下、EXORゲートと称する）２５３
と、このEXORゲート２５３及び加速度出力移
動回路２４０に接続したANDゲート２５４を備
えている。Ｄ型フリツプフロツプ２５１はタイミ
ング信号発生回路１３０からのラツチ信号ei及び
加速度計算回路１８０からの符号信号W1に応答
してその出力端子Ｑから符号信号W1と同レベル
の出力信号を発生し、一方Ｄ型フリツプフロツプ
２５２はタイミング信号発生回路１３０からのラ
ツチ信号di及びＤ型フリツプフロツプ２５１から
の出力信号に応答してこの出力信号とは異レベル
の出力信号をその出力端子から生じる。 換言すれば、タイミング信号発生回路１３０か
ら連続して生じる一対のゲート信号biの両周期に
亘つて加速度計算回路１８０から生じる符号信号
W1が同レベルにあるとき（即ち、連続して加速
又は減速するとき）、両Ｄ型フリツプフロツプ２
５１，２５２から生じる出力信号は互いに異レベ
ルとなる。また、一対の連続するゲート信号biの
両周期に亘つて符号信号W1のレベルが変化する
とき（即ち、加速から減速又は減速から加速に変
わるとき）、両Ｄ型フリツプフロツプ２５１，２
５２から生じる出力信号は共に同レベルとなる。
両Ｄ型フリツプフロツプ２５１，２５２からの出
力信号が互いに異レベルにあるときEXORゲー
ト２５３の制御下にてANDゲート２５４は加速
度出力移動回路２４０からの二進信号Wbに応答
してハイレベル信号を生じる。一方、両Ｄ型フリ
ツプフロツプ２５１，２５２からの出力信号が共
に同レベルにあるときEXORゲート２５３の制
御によりANDゲート２５４がそのハイレベル信
号をローレベルにする。 また、桁変換回路２５０は、制御幅制限回路１
５０に接続したANDゲート２５５と、このAND
ゲート２５５及び制御幅制限回路１５０に接続し
たＤ型フリツプフロツプ２５６を備えており、Ｄ
型フリツプフロツプ２５６は、タイミング信号発
生回路１３０からのリセツト信号hiに応答してリ
セツトされてその出力端子からハイレベル信号
を生じ、また制御幅制限回路１５０からの指令信
号s3，s6（それぞれハイレベルを有する）に応答
するANDゲート２５５の作用のもとにローレベ
ル信号を生じる。このことは、制御幅制限回路１
５０における二進カウンタ１５３の計数値が2304
以下（即ち、39.2Km／ｈ以上）のときにＤ型フリ
ツプフロツプ２５６からハイレベル信号が生じる
ことを意味する。ANDゲート２５７はANDゲー
ト２５４及びＤ型フリツプフロツプ２５６からの
両ハイレベル信号に応答してハイレベルの桁数変
換信号Wbpを発生するとともにＤ型フリツプフロ
ツプ２５６からのハイレベル信号のローレベルへ
の変化に応答して桁数変換信号Wbpをローレベル
にする。換言すれば、桁数変換信号Wbpは車速
39.2Km／ｈ以上にて連続して加速（又は減速）の
ときにのみ二進信号Wbと同様にハイレベルの二
進信号となる。 補正信号発回路１９０は、第１３図に示すごと
く、インバータ１９１に接続したプリセツタブル
ダウンカウンタ１９２，１９３と、ダウンカウン
タ１９２及びEXORゲート１９４に接続した
ANDゲート１９３ａを備えている。プリセツタ
ブルダウンカウンタ１９２は、RCA社製
CD40103型のもので、インバータ１９１の制御下
にてタイミング信号発生回路１３０からのプリセ
ツト信号fiに応答してジヤムイン端子J0〜J3を通
し加速度計算回路１８０からの二進信号Waをプ
リセツトすると同時にジヤムイン端子J4を通して
桁数変換回路２５０からの桁数変換信号Wbpをプ
リセツトする。このことは、桁数変換信号Wbpを
最高位のビツトとし、二進信号Waを桁数変換信
号Wbpに続く下位のビツトとする５ビツトの二進
信号Wbaとしてダウンカウンタ１９２にプリセツ
トされることを意味する。プリセツト信号fiがロ
ーレベルになると、ダウンカウンタ１９２はその
キヤリーアウト端子COからのハイレベル信号の
発生中において、制御量変更回路２６０から
ANDゲート１９２ａを通して付与されるクロツ
ク信号C7に応答して二進信号Wbaの値をカウント
ダウンする。この場合、ダウンカウンタ１９２の
キヤリーアウト端子COからのハイレベル信号は
ダウンカウンタ１９２の計数中において発生して
おりこの計数完了と同時にローレベルとなる。換
言すれば、ダウンカウンタ１９２のキヤリーアウ
ト端子COから生じるハイレベル信号の信号幅は
二進信号Wbaの値に相当する。なお、図におい
て、符号APはダウンカウンタ１９２のプリセツ
ト端子を示す。また、ダウンカウンタ１９２の計
数作用は、このカウンタ１９２から生じるハイレ
ベル信号の消滅に応答してANDゲート１９２ａ
により停止される。 EXORゲート１９４は車速差計算回路１７０
及び加速度計算回路１８０から符号V1，W2を付
与されて、両符号信号V1，W2がともにハイレベ
ル又はローレベル（即ち共に同符号）であるとき
ローレベル信号を発生し、両符号信号V1，W2の
一方がハイレベルで他方がローレベル（即ち互い
に異符号）であるときハイレベル信号を発生す
る。ANDゲート１９３ａは、ダウンカウンタ１
９２のキヤリーアウト端子からの出力信号と
EXORゲート１９４からの出力信号とのいずれ
かがローレベルのときローレベル信号を発生し、
両出力信号が共にハイレベルのときハイレベル信
号を発生する。NORゲート１９８はダウンカウ
ンタ１９２のキヤリーアウト端子COからの出力
信号とEXORゲート１９４からの出力信号とが
共にローレベルのときハイレベル信号の第１補正
信号Z1を発生し、両出力信号の一方がハイレベル
のときにはローレベルの第１補正信号Z1を発生す
る。換言すれば、第１補正信号Z1は、符号信号
V1，W1が異符号のとき常にローレベル信号とな
り、符号信号V1，W1が同符号のときには二進信
号Wbaの値に相当した信号幅のローレベル信号と
なる。 ダウンカウンタ１９３はダウンカウンタ１９２
と同様の構成を有しており、インバータ１９１の
制御下にてタイミング信号発生回路１３０からの
プリセツト信号fiに応答してジヤムイン端子J0〜
J7を通して車速差計算回路１７０からの二進信号
Vaをプリセツトする。また、プリセツト信号fiが
ローレベルとなつてもANDゲート１９３ａから
のハイレベル信号の発生中においてはダウンカウ
ンタ１９３は計数作業を禁止されてそのキヤリー
アウト端子COからハイレベル信号を生じる。し
かして、ANDゲート１９３ａからのハイレベル
信号が消滅すると、ダウンカウンタ１９３は、そ
のキヤリーアウト端子COからのハイレベル信号
の発生中において、制御量変更回路２６０から
ANDゲート１９３ｂを通して付与されるクロツ
ク信号C6に応答して二進信号Vaの値をカウント
ダウンする。この場合、ダウンカウンタ１９３の
キヤリーアウト端子COからのハイレベル信号は、
このダウンカウンタ１９３の計数中においても発
生しており、この計数完了と同時にローレベルと
なる。換言すれば、ダウンカウンタ１９３のキヤ
リーアウト端子COから生じるハイレベル信号の
信号幅は、ANDゲート１９３ａからのハイレベ
ル信号の信号幅及び二進信号Vaの値に相当する
信号幅の和に相当する。なお、図において、符号
ciはダウンカウンタ１９３のキヤリイン端子を示
す。また、ダウンカウンタ１９３の計数作用は、
このダウンカウンタから生じるハイレベル信号の
消滅に応答してANDゲート１９３ｂにより停止
される。 ANDゲート１９５は、制御信号発生回路１４
０からの作動信号mbがハイレベルのときにのみ、
ダウンカウンタ１９３のキヤリーアウト端子CO
からのハイレベル信号に応答してハイレベル信号
を発生する。ANDゲート１９６は、ENORゲー
ト１９４からの出力信号がハイレベルのとき即ち
符号信号V1，W2が異符号のときにのみ、AND
ゲート１９５からのハイレベル信号に応答してハ
イレベル信号を発生する。EXORゲート１９７
はダウンカウンタ１９２のキヤリーアウト端子
COからの出力信号とANDゲート１９５からの出
力信号が共に同レベルのときローレベル信号を発
生し、両出力信号が互いに異レベルのとひハイレ
ベル信号を発生する。 ORゲート１９９は、ANDゲート１９６と
EXORゲート１９７からの両出力信号がローレ
ベルのときローレベル信号を第２補正信号Z2とし
て発生し、かつ両出力信号の少なくとも一方がハ
イレベルのときハイレベル信号を第２補正信号Z2
として発生する。換言すれば、作動信号mbがロ
ーレベルのときには、第２補正信号Z2は、符号信
号V1，W2とは関係なく二進信号Wbaの値に相当
した信号幅を有するハイレベル信号となる。ま
た、作動信号mbがハイレベルのときには、第２
補正信号Z2は、符号信号V1，W2の同レベル下に
て、両二進信号WbaとVaの各値の差｜Wba−Va｜
に相当した信号幅を有するハイレベル信号とな
り、かつ符号信号V1，W2の異レベル下にて、両
二進信号Wbaの各値の和｜Wba＋Va｜に相当した
信号幅を有するハイレベル信号となる。 分配回路２００は、第１４図に示すごとく、制
御信号発生回路１４０に接続したNORゲート２
０１を備えており、このNORゲート２０１は制
御信号発生回路１４０からのセツト信号C0の消
滅下にて作動信号ma（ローレベルを有する）に応
答してハイレベルの第１分配信号K1を発生し、
セツト信号C0の消滅又は作動信号maの消滅に応
答して第１分配信号K1を消滅させる。また、分
配回路２００は、補正信号発回路１９０及びイン
バータ２０４に接続したEXORゲート２０５ａ
と、加速度計算回路１８０及び補正信号発回路１
９０に接続したEXORゲート２０５ｂを備えて
いる。インバータ２０４は加速度計算回路１８０
からの符号信号W2を反転させるべく機能する。
EXORゲート２０５ａは、補正信号発回路１９
０からの第１補正信号Z1とインバータ２０４から
の反転信号が同レベルのときローレベル信号を発
生するとともに両信号が異レベルのときハイレベ
ル信号を発生する。一方、EXORゲート２０５
ｂは、加速度計算回路１８０からの符号信号W2
と補正信号発回路１９０からの第１補正信号Z1が
同レベルのときローレベル信号を発生するととも
に両信号が異レベルのときハイレベル信号を発生
する。このことは、インバータ２０４及び
EXORゲート２０５ａ，２０５ｂが正逆転電動
機２０の回転方向を決定すべく機能することを意
味する。 また、分配回路２００は、制御信号発生回路１
４０に接続したインバータ２０６ａと、このイン
バータ２０６ａ及び補正信号発回路１９０に接続
したANDゲート２０６ｂと、EXORゲート２０
５ａ及びANDゲート２０６ｂに接続したANDゲ
ート２０７ａと、ANDゲート２０６ｂ及び
EXORゲート２０５ｂに接続したANDゲート２
０７ｂを備えている。インバータ２０６ａは制御
信号発生回路１４０からの加速信号ｎを反転させ
るべく機能する。ANDゲート２０６ｂはインバ
ータ２０６ａからの出力信号及び補正信号発生回
路１９０からの補正信号Z2が共にハイレベルのと
きハイレベル信号を発生するとともにインバータ
２０６ａからの出力信号又は補正信号Z2のローレ
ベルへの変化に応答してローレベル信号を発生す
る。このことはANDゲート２０６ｂがインバー
タ２０６ａとの協働により加速信号ｎの発生時に
両ANDゲート２０７ａ，２０７ｂに対する補正
信号Z2の付与を禁止することを意味する。AND
ゲート２０７ａはEXORゲート２０５ａ及び
ANDゲート２０６ｂからの両ハイレベル信号に
応答してハイレベル信号を発生するとともに
EXORゲート２０５ａ又はANDゲート２０６ｂ
からのローレベル信号に応答してローレベル信号
を発生する。ANDゲート２０７ｂはANDゲート
２０６ｂ及びEXORゲート２０５からの両ハイ
レベル信号に応答してハイレベル信号を発生する
とともにANDゲート２０６ｂ又はEXORゲート
２０５ｂからのローレベル信号に応答してローレ
ベル信号を発生する。このことは両ANDゲート
２０７ａ，２０７ｂがEXORゲート２５０ａ，
２５０ｂ及びANDゲート２０６ｂとの協働によ
り正逆転電動機２０の回転方向及び回転量を制御
すべく機能することを意味する。 また、分配回路２００は、クロツク回路１１０
に接続したANDゲート２０２と、このANDゲー
ト２０２及び制御信号発生回路１４０に接続した
ANDゲート２０３を備えており、ANDゲート２
０２はクロツク回路１１０からの両クロツク信号
に応答して所定周波数のパルス信号を発生する。
本実施例においては、かかるパルス信号の所定周
波数は31.25Hzとなつている。換言すれば、
ANDゲート２０２からのパルス信号のデユーテ
イー比は1/4である。ANDゲート２０３は制御信
号発生回路１４０からの加速信号ｎの発生中にお
いてANDゲート２０２からのパルス信号をORゲ
ート２０８に付与するとともに加速信号ｎの消滅
によりORゲート２０８へのパルス信号の付与を
禁止する。換言すれば、ANDゲート２０３は加
速信号ｎの発生中において正逆転電動機２０を回
転させるに必要なANDゲート２０２からのパル
ス信号を伝達すべく機能する。ANDゲート２０
９ａはNORゲート２０１及びORゲート２０８に
接続されており、NORゲート２０１からの第１
分配信号K1の発生中においてANDゲート２０３
からのパルス信号又はANDゲート２０７ａから
のハイレベル信号をORゲート２０８を通し第２
分配信号K2として発生する。一方、ANDゲート
２０９はNORゲート２０１及びANDゲート２０
７ｂに接続されており、NORゲート２０１ｂか
らの第１分配信号K1の発生中においてANDゲー
ト２０７ｂからのハイレベル信号を第３分配信号
K3として発生する。なお、両ANDゲート２０９
ａ，２０９ｂからの分配信号は第１分配信号K1
の消滅により消滅する。 以上要約すれば、作動信号maがハイレベル、
即ち消滅状態にあるとき、第１〜第３の分配信号
K1〜K3はそれぞれローレベルとなつている。ま
た、作動信号maの発生中において、第１分配信
号K1はセツト信号C0の発生によりローレベルと
なり、セツト信号C0の消滅によりハイレベルと
なる。さらに、作動信号maの発生中において、
第２分配信号K2は加速信号ｎの発生下にてパル
ス信号となり、一方第３分配信号K3は加速信号
ｎに応答してローレベルとなる。 また、加速信号ｎ及びセツト信号C0の各消滅
中において作動信号maが発生し作動信号mbが消
滅している場合には、第２及び第３の分配信号
K2及びK3は、符号信号W2がローレベルのとき、
それぞれハイレベル及びローレベルとなり、符号
信号W2がハイレベルのとき、それぞれローレベ
ル及びハイレベルとなる。この場合、ハイレベル
を有する第２又は第３の分配信号K2又はK3の信
号幅は、第２補正信号Z2の信号幅を規定する二進
信号Wbaの値に相当する。また、加速信号ｎ及び
セツト信号C0の各消滅中において作動信号ma，
mbが共に発生している場合には、第２及び第３
の分配信号K2及びK3は、符号信号V1及びW2がそ
れぞれハイレベル及びローレベルのとき、それぞ
れハイレベル及びローレベルとなり、符号信号
V1及びW1がそれぞれローレベル及びハイレベル
のとき、それぞれローレベル及びハイレベルとな
る。この場合、ハイレベルを有する第２又は第３
の分配信号K2又はK3の信号幅は、第２補正信号
Z2の信号幅を規定する両二進信号Va，Wbaの各値
の和｜Va＋Wba｜に相当する。 また、加速信号ｎ及びセツト信号C0の各消滅
中において作動信号ma及びmbが共に発生状態に
ある場合に、第２及び第３の分配信号K2及びK3
は、符号信号V1，W2の各ローレベル下にて二進
信号Wbaの値が二進信号Vaの値より大きいとき、
それぞれハイレベル及びローレベルとなり、符号
信号V1，W2のローレベルのもとにて二進信号
Wbaの値が二進信号Vaの値より小さいとき、それ
ぞれローレベル及びハイレベルとなる。この場
合、ハイレベルを有する第２又は第３の分配信号
K2又はK3の信号幅は、第２補正信号Z2の信号幅
を規定する両二進信号Va，Wbaの各値の差｜Va
−Wba｜に相当する。 さらに、加速信号ｎ及びセツト信号C0の各消
滅中において作動信号ma及びmbが共に発生状態
にある場合に、第２及び第３の分配信号K2及び
K3は、符号信号V1，W2のハイレベルのもとにて
二進信号Wbaの値が二進信号Vaの値より大きいと
き、それぞれローレベル及びハイレベルとなり、
符号信号V1，W2及び第１補正信号Z1の各ハイレ
ベル下にて二進信号Wbaの値が二進信号Vaの値よ
り小さいとき、それぞれハイレベル及びローレベ
ルとなる。この場合、ハイレベルを有する第３又
は第２の分配信号K3又はK2の信号幅は、第２補
正信号Z2を規定する両二進信号Va，Wbaの各値の
差｜Va−Wba｜に相当する。 駆動回路２２０は、キヤンセルスイツチ５０に
よつて制御される第１トランジスタ回路２２１を
備えている。この第１トランジスタ回路２２１は
一対のトランジスタ回TR1及びTR2を有してお
り、トランジスタTR1は、インバータ２２１ａの
制御下にて、キヤンセルスイツチ５０の開放によ
り導通するとともにキヤンセルスイツチ５０から
の解除信号hpに応答して非導通となる。トランジ
スタTR2はトランジスタTR1の導通に応答して導
通し直流電源からの直流電圧VBを第２及び第３
のトランジスタ回路２２２及び２２３に付与す
る。また、トランジスタTR2は、トランジスタ
TR1の非導通に応答して非導通となりトランジス
タ回路２２２，２２３から直流電源を遮断する。
第２トランジスタ回路２２２は、一対のトランジ
スタTR3，TR4を備えており、トランジスタTR3
は分配回路２００からの第１分配信号K1に応答
して導通するとともに第１分配信号K1の消滅に
応答して非導通となる。トランジスタTR4は、ト
ランジスタTR3の導通に応答して導通し第１駆動
信号を発生するとともにトランジスタTR3の非導
通に応答して非導通となり第１駆動信号を消滅さ
せる。 第３トランジスタ回路２２３はトランジスタ
TR5〜TR10を有しており、トランジスタTR5は
分配回路２００からの第２分配信号K2に応答し
て導通するとともに第２分配信号K2の消滅によ
り非導通となる。トランジスタTR7はトランジス
タTR5の導通に応答してトランジスタTR6と共に
導通し第２駆動信号を発生し、かつトランジスタ
TR5の非導通に応答してトランジスタTR6と共に
非導通となり第２駆動信号を消滅させる。トラン
ジスタTR8は分配回路２００からの第３の分配信
号K3に応答して導通するとともに第３分配信号
K3の消滅により非導通となる。トランジスタ
TR10はトランジスタTR8の導通に応答してトラ
ンジスタTR9と共に導通し第３駆動信号を発生
し、かつトランジスタTR8の非導通に応答してト
ランジスタTR9と共に必導通となり第３駆動信号
を消滅させる。 以上のように構成した本実施例の作用について
説明すると、電子制御回路ECの作動下にて当該
車両がアクセルペダル１４の踏込により平坦路を
走行し始めたものとすれば、スロツトル弁１２
が、アクセルペダル１４の踏込量に規定される開
度に維持される。また、制御信号発生回路１４０
からの作動信号maの消滅状態に基く分配回路２
００の制御下にては駆動回路２２０が駆動信号を
発生しないため、正逆転電動機２０及び電磁クラ
ツチ２１が共に非作動状態となつている。 また、現段階においては、制御幅制限回路１５
０がタイミング信号発生回路１３０の制御のもと
にクロツク回路１１０からの一連のクロツク信号
C2に応じて解除信号r1，r2を発生し、制御信号発
生回路１４０がかかる解除信号r1，r2との関連に
て作動信号maを消滅状態に維持し、加速度計算
回路１８０がタイミング信号発生回路１３０の制
御のもとにてクロツク回路１１０からの一連のク
ロツク信号C1に応じて二進信号Ｗ及び両符号信
号W1，W2を繰返し発生し、出力移動指令回路２
１０がタイミング信号発生回路１３０及び制御幅
制限回路１５０の各制御のもとに両移動指令信号
t1，t2を共にハイレベルに維持する。また加速度
出力移動回路２４０がかかる両移動指令信号t1，
t2に応答して二進信号Ｗの桁範囲のうち上位５桁
を選択するとともにこの上位５桁のうちの最上位
の桁（ラツチ回路１８６ｃの出力端子Q1からの
出力信号に対応する）を二進信号Wbとして発生
し残余の４桁（ラツチ回路１８６ｂの出力端子
Q1〜Q4からの各出力信号に対応する）を二進信
号Waとして発生し、桁数変換回路２５０がタイ
ミング信号発生回路１３０、制御幅制限回路１５
０及び加速度計算回路１８０の各制御のもとに加
速度出力移動回路２４０からの二進信号Wbの桁
数変換信号Wbpとしての発生を停止している。 車速が29.4Km／ｈを超えて制御幅制限回路１５
０からの解除信号r1，r2がローレベルになつた
後、車速が例えば50Km／ｈなる所望の値（以下、
第１設定速度と称する）に達したときセツトスイ
ツチ４０がその閉作動によりセツト指令信号Ｃ
（第５図参照）を発生すれば、制御信号発生回路
１４０の分周回路１４１ｃがクロツク回路１１０
からの一連のクロツク信号C3に応答してクロツ
ク信号C0を発生し、NANDゲート１４１ｅがイ
ンバータ１４１ｄの制御下にてセツト信号C0に
応答してハイレベル信号を発生し、RSフリツプ
フロツプ１４１がハイレベル信号ｉ（第５図７参
照）を発生してＤ型フリツプフロツプ１４２ａに
付与する。このとき、制御幅制限回路１５０が指
令信号s3，s4，s5及びs7を生じ、出力移動指令回
路２１０が出力移動指令信号t1，t2（共にハイレ
ベルを有する）を生じている。 セツト信号C0の発生直後において、タイミン
グ信号発生回路１３０が上述した場合と実質的に
同様にしてゲート信号b1（周期T1を有する）、ラ
ツチ信号d1，e1、プリセツト信号f1及びリセツト
信号g1，h1を順次発生すれば、加速度計算回路１
８０のカウンタ１８３ａ〜１８３ｃにて予め計数
された時間差の絶対値がラツチ信号d1に応答して
ラツチ回路１８６ａ〜１８６ｃによりラツチされ
て二進信号Ｗとして加速度出力移動回路２４０に
付与される。これと同時に、符号信号WBがＤ型
フリツプフロツプ１８５からの符号信号W1の反
転信号としてＤ型フリツプフロツプ１８７から発
生し補正信号発回路１９０及び分配回路２００に
付与される。このとき、各符号信号W1，W2は、
当該車両の加速中のため、それぞれローレベル及
びハイレベルにあつて共に正符号にある。しかし
て、加速度計算回路１８０のラツチ回路１８６ｂ
の出力端子Q1〜Q4からの各出力信号が出力移動
指令回路２１０からの出力移動指令信号t1，t2
（共にハイレベルを有する）に応答して二進信号
Ｗから加速度出力移動回路２４０により二進信号
Waとして選択されて補正信号発回路１９０に付
与され、これと同時に加速度計算回路１８０のラ
ツチ回路１８６ｃの出力端子Q1からの出力信号
が実質的に同様にして二進信号Wbとして選択さ
れて桁数変換回路２５０に付与される。 タイミング信号発生回路１３０からのラツチ信
号e1が加速度計算回路１８０からの符号信号W1
（ローレベルを有する）と共に桁数変換回路２５
０に付与されると、Ｄ型フリツプフロツプ２５１
からローレベル信号が生じる。制御信号発生回路
１４０のＤ型フリツプフロツプ１４２ａがRSフ
リツプフロツプ１４１からのハイレベル信号ｉの
発生のもとにプリセツト信号f1に応答して周期設
定信号ｊを発生すると、RSフリツプフロツプ１
４３からの作動信号mbがローレベルとなり、こ
れと同時に作動信号maがRSフリツプフロツプ１
４９から発生し、これに応答して第１分配信号
K1が分配回路２００のNORゲート２０１から生
じる。これにより、駆動回路２２０の第２トラン
ジスタ回路２２２が第１分配信号K1に応答して
第１駆動信号を発生して電磁クラツチ２１の電磁
コイル２１ａを励磁する。その結果、電磁クラツ
チ２１が係合して直線運動機構２２を正逆転電動
機２０に連結する。なお、RSフリツプフロツプ
１４１からのハイレベル信号ｉがタイミング信号
発生回路１３０からのリセツト信号g1に応答して
ローレベルになる。 加速度計算回路１８０のアツプダウンカウンタ
１８３ａ〜１８３ｄがタイミング信号発生回路１
３０からのプリセツト信号f1に応答してカウンタ
１８２ａ〜１８２ｄにて計数済の値を二進信号と
してプリセツトすると、これらアツプダウンカウ
ンタ１８３ａ〜１８３ｄがそのプリセツト値を
NORゲート１８１からのクロツク信号C1に応じ
てゲート信号b1の立下がりにてカウントダウンし
始める。補正信号発回路１９０のダウンカウンタ
１９２がインバータ１９１の制御下にてプリセツ
ト信号f1に応答して加速度出力移動回路２４０か
らの二進信号Waをプリセツトすると、ダウンカ
ウンタ１９２がANDゲート１９２ａから制御量
変更回路２６０との協働により生じる一連のクロ
ツク信号C7に応答して二進信号Waの値をカウン
トダウンし始めるとともにそのキヤリーアウト端
子COからハイレベル信号を生じる。このとき、
制御量変更回路２６０のプリセツト回路２６２は
デイジタルスイツチ２６２ａの操作により所望の
二進信号を発生しているものとする。ついで、
NORゲート１９８がダウンカウンタ１９２から
のハイレベル信号に応答してローレベルの補正信
号Z1を発生するとともに、EXORゲート１９７
が制御信号発生回路１４０からの作動信号mbの
消滅に基くANDゲート１９５の制御下にてダウ
ンカウンタ１９２からのハイレベル信号に応答し
てORゲート１９９を通してハイレベルの補正信
号Z2を発生させる。 分配回路２００が補正信号発回路１９０からロ
ーレベルの補正信号Z1及びハイレベルの補正信号
Z2を受けると、ANDゲート２０９ｂがハイレベ
ルの符号信号W2との関連にて第３分配信号K3を
発生し、これに応答して第３トランジスタ回路２
２３のトランジスタTR10が第３駆動信号を発生
する。このため、正逆転電動機２０が駆動回路２
２０からの第３駆動信号に応答して直線運動機構
２２との協働によりスロツトル弁１２の開度を減
少させ、当該車両の加速度が抑制されて車速を所
望の値に向けて制御する。 タイミング信号発生回路１３０からのリセツト
信号h1が車速設定回路１６０に付与されると、カ
ウンタ１６４〜１６６が周期設定信号ｊの発生下
にてANDゲート１６３によりリセツトされ、ゲ
ート信号b1の立下がりにてANDゲート１６２か
らの一連のクロツク信号C2を計数し始める。ま
た、リセツト信号h1が加速度計算回路１８０に付
与されると、カウンタ１８２ａ〜１８２ｄがリセ
ツト信号h1によりリセツトされてゲート信号b1の
立下がりにてNORゲート１８１からの一連のク
ロツク信号C1を計数し始める。このとき、出力
移動指令回路２１０が制御幅制限回路１５０との
協働により出力移動指令信号t1，t2と共にハイレ
ベルに維持したままである。なお、制御信号発生
回路１４０のRSフリツプフロツプ１４７はＤ型
フリツプフロツプ１４２ａからの周期設定信号ｊ
に応答してハイレベル信号を生じる。 補正信号発回路１９０のダウンカウンタ１９２
がそのカウントダウン完了によりローレベル信号
が生じると、ORゲート１９９からの補正信号Z2
がEXORゲート１９７の作用によりローレベル
となり、分配回路２００からの第３分配信号K3
がローレベルとなつて駆動回路２２０からの第３
駆動信号が消滅する。これにより、正逆転電動機
２０がその回転停止により直線運動機構２２との
協働のもとにスロツトル弁１２の開度減少の停止
をもたらす。 タイミング信号発生回路１３０が、周期T2を
有するゲート信号b2、ラツチ信号d2，e2、プリセ
ツト信号f2及びリセツト信号g2，h2を発生する
と、周期設定回路１６０のカウンタ１６４〜１６
６及び加速度計算回路１８０のカウンタ１８２ａ
〜１８２ｄにおける各計数作用がゲート信号b2の
立上がりにて終了し、これと同時に加速度計算回
路１８０のカウンタ１８３ａ〜１８３ｄにおける
各カウントダウン作用が終了する。ついで、ゲー
ト信号b1の周期T1が車速設定回路１６０により
二進信号ｕとして記憶されるとともにカウンタ１
８２ａ〜１８２ｄにより二進信号として発生され
る。これと同時に、周期T1とカウンタ１８２ａ
〜１８２ｄにおける計数済みの値との時間差がア
ツプダウンカウンタ１８３ａ〜１８３ｃから二進
信号として生じるとともにローレベルの符号信号
W1がＤ型フリツプフロツプ１８５から生じる。
但し、現段階にては、当該車両の加速度の影響に
より、周期T1が、上述したカウンタ１８２ａ〜
１８２ｄにおける計数済みの値より短く、かつゲ
ート信号b2の周期T2がゲート信号b1のそれより
も短いものとする。 タイミング信号発生回路１３０からのラツチ信
号d2が制御信号発生回路１４０に付与されると、
Ｄ型フリツプフロツプ１４２ｂがＤ型フリツプフ
ロツプ１４２ａからの周期設定信号ｊの発生下に
てハイレベル信号ｋ（第５図９参照）を発生する。
また、加速度計算回路１８０においては、アツプ
ダウンカウンタ１８３ａ〜１８３ｃからの二進信
号がラツチ信号d2に応答してラツチ回路１８６ａ
〜１８６ｃによりラツチされて二進信号Ｗとして
加速度出力移動回路２４０に付与されると同時に
Ｄ型フリツプフロツプ１８５からの符号信号W1
（ローレベルを有する）がＤ型フリツプフロツプ
１８７により反転されてハイレベル（即ち、正符
号）の符号信号W2として補正信号発生回路１９
０及び分配回路２００に付与される。すると、上
述した場合と同様にして加速度計算回路１８０の
ラツチ回路１８６ｂの出力端子Q1〜Q4からの各
出力信号が加速度出力移動回路２４０により二進
信号Ｗから二進信号Waとして選択されて補正信
号発生回路１９０に付与されるとともにラツチ回
路１８６ｃの出力端子Q1からの出力信号が加速
度出力移動回路２４０により二進信号Ｗから二進
信号Wbとして選択されて桁数変換回路２５０に
付与される。 タイミング信号発生回路１３０からのラツチ信
号d2が桁数変換回路２５０に付与されると、Ｄ型
フリツプフロツプ２５１から生じているローレベ
ル信号がＤ型フリツプフロツプ２５２により反転
されてハイレベル信号となり、これらローレベル
信号とハイレベル信号がEXORゲート２５３の
制御下にてハイレベル信号としてANDゲート２
５４に付与される。すると、ANDゲート２５４
がEXORゲート２５３からのハイレベル信号及
び加速度出力移動回路２４０からの二進信号Wd
に応答してハイレベル信号を生じる。このとき、
制御幅制限回路１５０からの両指令信号s3，s6が
既に同時には発生しておらずANDゲート２５５
の出力信号がローレベルとなつており、かつＤ型
フリツプフロツプ２５６の出力信号がタイミング
信号発生回路１３０からのリセツト信号h1に応答
してハイレベルのままとなつている。このため、
ANDゲート２５７がANDゲート２５４及びＤ型
フリツプフロツプ２５６からの両ハイレベル信号
に応答してハイレベル信号（即ち、桁数変換信号
Wbp）を生じる。ついで、タイミング信号発生回
路１３０からのラツチ信号e2が桁数変換回路２５
０に付与されると、引続きローレベルにある符号
信号W1がＤ型フリツプフロツプ２５１からロー
レベル信号として生じ、ANDゲート２５７が桁
数変換信号Wbpの発生を維持する。 タイミング信号発生回路１３０からのプリセツ
ト信号f2が車速差計算回路１７０及び加速度計算
回路１８０に付与されると、車速差計算回路１７
０のアツプダウンカウンタ１７１〜１７３が車速
設定回路１６０からの二進信号ｕをプリセツトす
るとともにこの二進信号ｕの値をゲート信号b2の
立下がりにてNORゲート１６１からの一連のク
ロツク信号C2に応答してカウントダウンし始め
る。これと同時に、加速度計算回路１８０のアツ
プダウンカウンタ１８３ａ〜１８３ｄがカウンタ
１８２ａ〜１８２ｄからの二進信号をプリセツト
するとともにこの二進信号の値をゲート信号b2の
立下がりにてNORゲート１８１からの一連のク
ロツク信号C1に応答してカウントダウンし始め
る。このとき、Ｄ型フリツプフロツプ１７５がロ
ーレベル信号を生じ、Ｄ型フリツプフロツプ１８
５がローレベルの符号信号W1を生じている。 タイミング信号発生回路１３０からのプリセツ
ト信号f2が補正信号発生回路１９０に付与される
と、ダウンカウンタ１９２が加速度出力移動回路
２４０からの二進信号Wa及び桁数変換回路２５
０からの二進信号Wbpを二進信号Wbaとしてプリ
セツトするとともにこの二進信号Wbaの値を
ANDゲート１９２ａからの一連のクロツク信号
C7に応答してカウントダウンし始める。このと
き、ダウンカウンタ１９２のキヤリーアウト端子
COからハイレベル信号が生じている。ついで、
NORゲート１９８及びORゲート１９９が上述し
た場合と同様にしてそれぞれローレベルの補正信
号Z1及びハイレベル信号の補正信号Z2を生じる
と、駆動回路２２０のトランジスタTR8，TR9，
TR10がハイレベルの符号W2との関連にて分配回
路２００との協働によりスロツトル弁１２の開度
を減少させるべく正逆転電動機２０を回転させ
る。このことは当該車両の加速度をさらに抑制す
ることを意味する。 ダウンカウンタ１９２のダウンカウント作用が
終了すると、ORゲート１９９からの指令信号Z2
がローレベルに変化し、駆動回路２２０のトラン
ジスタTR8，TR9，TR10が分配回路２００との
協働により正逆転電動機２０の回転を停止させ
る。なお、加速度計算回路１８０のカウンタ１８
２ａ〜１８２ｄがリセツト信号h2によりリセツト
されてゲート信号b2の立下がりにて一連のクロツ
ク信号C1を計数し始める。 タイミング信号発生回路１３０が、周期T3を
有するゲート信号b3、ラツチ信号d3，e3、プリセ
ツト信号f3、リセツト信号g3，h3を発生すると、
加速度計算回路１８０のカウンタ１８２ａ〜１８
２ｄの計数作用がゲート信号b3の立上がりにて終
了し、これと同時に車速差計算回路１７０のアツ
プダウンカウンタ１７１〜１７３及び加速度計算
回路１８０のアツプダウンカウンタ１８３ａ〜１
８３ｄにおける各カウントダウン作用が終了し、
時間差｜T1−T2｜を表わす二進信号がカウンタ
１７１〜１７３及び１８３ａ〜１８３ｃから生じ
る。また、これと同時に、ゲート信号b2の周期
T2を表わす二進信号がカウンタ１８２ａ〜１８
２ｄから生じる。このとき、ゲート信号b3の周期
T3がゲート信号b2のそれより幾分短いものとす
る。 タイミング信号発生回路１３０からのラツチ信
号d3が制御信号発生回路１４０に付与されると、
Ｄ型フリツプフロツプ１４２ｃがＤ型フリツプフ
ロツプ１４２ｂからのハイレベル信号ｋの発生下
にてハイレベル信号を発生し、これに応答して
RSフリツプフロツプ１４３が作動信号mb（ハイ
レベルを有する）を発生する（第５図１０参照）。
また、ラツチ信号d3が車速差計算回路１７０及び
加速度計算回路１８０に付与されると、アツプダ
ウンカウンタ１７１〜１７３からの二進信号がラ
ツチ回路１７６〜１７８によりラツチされて時間
差｜T1−T2｜を表わす二進信号Ｖとして出力移
動回路２３０に付与されるととももにＤ型フリツ
プフロツプ１７５からのローレベル信号が、ロー
レベル即ち正符号の符号信号V1としてＤ型フリ
ツプフロツプ１７９により補正信号発生回路１９
０に付与される。これと同時に、アツプダウンカ
ウンタ１８３ａ〜１８３ｃからの二進信号がラツ
チ回路１８６ａ〜１８６ｃによりラツチされて時
間差｜T1−T2｜を表わす二進信号Ｗとして加速
度出力移動回路２４０に付与されるとともにＤ型
フリツプフロツプ１８５からのローレベルの符号
信号W1が桁数変換回路２５０に付与され、かつ
Ｄ型フリツプフロツプ１８７により反転されてハ
イレベル即ち正符号の符号信号W2として補正信
号発回路１９０及び分配回路２００に付与され
る。 ついで、ラツチ回路１７７，１７８の出力端子
Q1〜Q4からの出力信号が出力移動指令信号t1，t2
（共にハイレベルを有する）に応答して車速差出
力移動回路２３０により選択されて二進信号Va
として補正信号発生回路１９０に付与され、これ
と同時にラツチ回路１８６ｂからの出力端子Q1
〜Q4からの出力信号が加速度出力移動回路２４
０により二進信号Ｗから選択されて二進信号Wa
として補正信号発生回路１９０に付与されるとと
もにラツチ回路１８６ｃの出力端子Q1からの出
力信号が同様にして二進信号Wbとして選択され
て桁数変換回路２５０に付与される。 タイミング信号発生回路１３０からのプリセツ
ト信号f3が補正信号発生回路１９０に付与される
と、加速度出力移動回路２４０からの二進信号
Wa及び桁数変換回路２５０からの桁数変換信号
Wbpが二進信号Wbaとしてダウンカウンタ１９２
によりプリセツトされ、これと同時に車速差出力
移動回路２３０からの二進信号Vaがダウンカウ
ンタ１９３によりプリセツトされる。ついで、ダ
ウンカウンタ１９２がANDゲート１９２ａから
のクロツク信号C7に応答して二進信号Wbaの値を
カウントダウンし始め、これと同時にキヤリーア
ウト端子COからハイレベル信号を生じる。また、
ANDゲート１９３ａが、ローレベルの符号信号
V1及びハイレベルの符号信号W2に基くEXORゲ
ート１９４の制御下にてダウンカウンタ１９２か
らのハイレベル信号に応答してハイレベル信号を
生じると、ダウンカウンタ１９３がその計数作用
を禁止されてキヤリーアウト端子COからハイレ
ベル信号を生じる。ANDゲート１９５が作動信
号mbの発生下にてダウンカウンタ１９３からの
ハイレベル信号に応答してハイレベル信号を生じ
ると、ANDゲート１９６が上述のEXORゲート
１９４の制御下にてORゲート１９９を通してハ
イレベルの補正信号Z2を発生する。なお、NOR
ゲート１９８は上述したEXORゲート１９４の
作用によりローレベルの補正信号Z1を生じる。 補正信号発生回路１９０からのローレベルの補
正信号Z1及びハイレベルの補正信号Z2が加速度計
算回路１８０からのハイレベルの符号信号W2と
共に分配回路２００に付与されると、ANDゲー
ト２０９ｂが上述した場合と同様にして第３分配
信号K3を生じ、駆動回路２２０のトランジスタ
TR8〜TR10が第３駆動信号を生じ、スロツトル
弁１２の開度をさらに減少させるべく正逆転電動
機２０を制御する。ダウンカウンタ１９２がその
カウントダウン作用の終了によりローレベル信号
を生じるとANDゲート１９３ａがローレベル信
号を発生してダウンカウンタ１９３の計数作用を
許容する。すると、このダウンカウンタ１９３が
ANDゲート１９３ｂからの一連のクロツク信号
C3に応答して二進信号Vaの値をカウントダウン
し始めるとともにそのキヤリーアウト端子COか
らのハイレベル信号の発生を維持する。このた
め、ORゲート１９９からの補正信号Z2がEXOR
ゲート１９４からのハイレベル信号及びANDゲ
ート１９５からのハイレベル信号に基くANDゲ
ート１９６の作用により引続きハイレベルに維持
される。ダウンカウンタ１９３がその計数作用の
終了によりローレベル信号を生じると、ORゲー
ト１９９からの補正信号Z2がANDゲート１９６
及びEXORゲート１９７の協働作用のもとにロ
ーレベルとなり、分配回路２００からの第３分配
信号K3がローレベルとなり、駆動回路２２０か
らの第３駆動信号がローレベルとなつてスロツト
ル弁１２の開度減少を停止させるべく正逆転電動
機２０を停止させる。 また、上述した作用説明において、ゲート信号
b2の周期T2がゲート信号b1の周期T1より短くか
つこのゲート信号b1に先行するゲート信号の周期
より長いものとすれば、タイミング信号発生回路
１３０から、上述したごとく、ゲート信号b1、ラ
ツチ信号d1，e1、プリセツト信号f1及びリセツト
信号g1，h1が生じたとき、プリセツト信号f1に応
答した加速度計算回路１８０のアツプダウンカウ
ンタ１８３ａ〜１８３ｄによるカウントダウンの
終了によりカウンタ１８３ｄがそのキヤリーアウ
ト端子COからローレベル信号を生じ、Ｄ型フリ
ツプフロツプ１８５がハイレベルの符号信号W1
を生じ、カウンタ１８３ａ〜１８３ｄが残余のク
ロツク信号C1をカウントアツプし始める。しか
して、タイミング信号発生回路１３０から、上述
したごとく、ゲート信号b2、ラツチ信号d2，e2、
プリセツト信号f2及びリセツト信号g2，h2を生じ
たとき、加速度計算回路１８０のカウンタ１８３
ａ〜１８３ｄにおけるカウントアツプ作用が終了
し、このときＤ型フリツプフロツプ１８５からの
符号信号W1がハイレベルとなつている。また、
ラツチ信号d2に応答したＤ型フリツプフロツプ１
８７からの符号信号W2がローレベルとなり、ラ
ツチ信号e2及びハイレベルの符号信号W1に応答
する桁数変換回路２５０のＤ型フリツプフロツプ
２５１からの出力信号がハイレベルとなり、
ANDゲート２５４から生じているハイレベル信
号が、両Ｄ型フリツプフロツプ２５１，２５２か
らそれぞれ生じるハイレベル信号に基くEXOR
ゲート２５３の作用によりローレベルとなる。 上述したごときプリセツト信号f2に応答した車
速差計算回路１７０のアツプダウンカウンタ１７
１〜１７３によるカウントダウン作用の終了によ
りカウンタ１７３がそのキヤリーアウト端子CO
からローレベル信号を生じると、Ｄ型フリツプフ
ロツプ１７５がハイレベル信号を生じ、カウンタ
１７１〜１７３が残余のクロツク信号C2をカウ
ントアツプし始め、駆動回路２２０のトランジス
タTR5〜TR7がローレベルの符号信号W2との関
連にて分配回路２００との協働によりスロツトル
弁１２の開度を増大させるべく正逆転電動機２０
を回転させる。このことは、当該車両の減速度を
抑制することを意味する。 タイミング信号発生回路１３０から、上述した
ごとく、ゲート信号b3、ラツチ信号d3，e3、プリ
セツト信号f3、リセツト信号g3，h3が生じたと
き、車速差計算回路１７０のアツプダウンカウン
タ１７１〜１７３のカウントアツプ作用及び加速
度計算回路１８０のアツプダウンカウンタ１８３
ａ〜１８３ｄのカウントダウン作用がゲート信号
b3の立上がりにて終了し、時間差｜T1−T2｜を
表わす二進信号がカウンタ１７１〜１７３及び１
８３ａ〜１８３ｃから生じる。このとき、ラツチ
信号d3に応答するＤ型フリツプフロツプ１７５及
び１８７からの各出力信号がそれぞれハイレベル
の符号信号V1，W2となる。また、ラツチ信号e2
に応答してＤ型フリツプフロツプ２５１からのハ
イレベル信号がラツチ信号e2及びローレベルの符
号信号W1に応答してローレベルとなり、Ｄ型フ
リツプフロツプ２５２はラツチ信号d3に応答して
ローレベルとなる。このため、ANDゲート２５
７からの桁数変換信号Wbpの発生がEXORゲート
２５３及びANDゲート２５４により禁止される。
ついで、補正信号発生回路１９０のダウンカウン
タ１９２が加速度出力移動回路２４０からの二進
信号Waの値をカウントダウンし始め、これと同
時にダウンカウンタ１９３が、共にハイレベルの
符号信号V1，W2に基くEXORゲート１９４の制
御下にてANDゲート１９３ａの作用により車速
差出力移動回路２３０からの二進信号Vaの値を
カウントダウンし始める。このとき、NORゲー
ト１９８がダウンカウンタ１９２からのハイレベ
ル信号に応答してローレベルの補正信号Z1を生
じ、ANDゲート１９５が作動信号ma及びダウン
カウンタ１９２，１９３からの各ハイレベル信号
に基いてEXORゲート１９７からローレベル信
号を発生させ、ANDゲート１９６が、ハイレベ
ルの符号信号V1，W2に基くEXORゲート１９４
の作用によりローレベル信号を生じ、ORゲート
１９９がローレベルの補正信号Z2を生じる。 二進信号Waの値に対するクロツク信号C7によ
る計数時間が二進信号Vaの値に対するクロツク
信号C6による計数時間よりも長い場合には、ダ
ウンカウンタ１９３がダウンカウンタ１９２に先
行して計数作用を終了すると同時にそのキヤリー
アウト端子COからローレベル信号を生じ、
EXORゲート１９７がANDゲート１９５との協
働によりORゲート１９９からの補正信号Z2をハ
イレベルにする。しかして、分配回路２００がロ
ーレベルの補正信号Z1及びハイレベルの補正信号
Z2に応答しハイレベルの符号信号W2との関連に
て駆動回路２２０のトランジスタTR8〜TR10と
の協働によりスロツトル弁１２の開度を減少させ
るべく正逆転電動機２０を回転する。然る後、ダ
ウンカウンタ１９２がその計数終了によりローレ
ベル信号を生じると、補正信号Z2がEXORゲー
ト１９７の作用によりローレベルとなり、正逆転
電動機２０が分配回路２００及びトランジスタ
TR8〜TR10の協働作用下にてスロツトル弁１２
の開度減少の停止をもたらす。 一方、二進信号Waの値に対するクロツク信号
C7による計数時間が二進信号Vaの値に対するク
ロツク信号C6による計数時間よりも短い場合に
は、ダウンカウンタ１９２がダウンカウンタ１９
３に先行してその計数作用を終了すると同時にロ
ーレベル信号を生じ、NORゲート１９８からの
補正信号Z1をハイレベルにし、ORゲート１９９
からの補正信号Z2をEXORゲート１９７の作用
下にてハイレベルにする。しかして、駆動回路２
２０のトランジスタTR5〜TR7が、共にハイレベ
ルの補正信号Z1，Z2に応答しハイレベルの符号信
号W2との関連にて分配回路２００との協働によ
りスロツトル弁１２の開度を増大させるべく正逆
転電動機２０を回転させる。然る後、ダウンカウ
ンタ１９３がその計数作用の終了によりローレベ
ル信号を生じると、補正信号Z2がANDゲート１
９５とEXORゲート１９７の協働作用によりロ
ーレベルとなり、正逆転電動機２０が分配回路２
００及びトランジスタTR5〜TR7の作用下にて停
止しスロツトル弁１２の開度増大の停止をもたら
す。なお、その他の作用は上記作用説明の内容と
同様である。 以上説明したことから容易に理解されるとお
り、車速29.4Km／ｈ以上58.9Km／未満にてセツト
スイツチ４０が操作された後は、タイミング信号
発生回路１３０から連続して生じる一対のゲート
信号biの各周期毎に加速度計算回路１８０からの
符号信号W1の符号が変わるとき、スロツトル弁
１２の開度が、二進信号Wa（又は｜Wa±Va｜）
により規定される補正信号Z2の信号幅との関連に
て増大或いは減少せられ、車速を所望の値にすべ
く車速の増大割合が助成或いは抑制される。かか
る場合、桁数変換信号Wbpに相当する二進信号
Wbが補正信号Z2から排除されているので、符号
信号W1の符号の変化を招くような当該車両の機
械的振動や車輪の空転時に起因する誤差が補正信
号Z2に混入することがなく、その結果、当該車両
に対する精度のよい定速走行制御を常に確保でき
る。 また、一対のゲート信号biの両周期に亘つて符
号信号W1の符号が同一に維持されるときには、
上述した二進信号Wa（又は｜Wa±Va｜）が、二
進信号Waと桁数変換信号Wbpとの組合せに係る
二進信号Wba（又は｜Wba±Va｜）となつて車速
の連続的増加割合がより一層効果的に助成或いは
抑制されて車速を所望の値に維持する。 また、上述した作用説明において、セツトスイ
ツチ４０が車速58.9Km／ｈ以上88.3Km／ｈ未満
（又は車速88.3Km／ｈ以上117.7Km／ｈ未満）にお
ける所望の値にて操作された場合には、二進信号
Va，Wa，bの各値の桁範囲が車速の上昇に伴ない
それぞれ下位の桁へ１ビツトずつ移動し、車速が
増大（即ち、周期の短縮）しても各計算回路１７
０，１８０がその分解能を実質的に低下させるこ
となく二進信号Ｖ，Ｗを計算するので、二進信号
Va，Wa，Wbの各値の精度低下を伴なうことなく
上述と同様にして車速を所望の値に維持する。 また、上述した作用説明において、運転者が車
速を88.3Km／ｈ〜117.7Km／ｈ内の値に増大させ
たいとき加速スイツチ６０を閉じれば、制御信号
発生回路１４０から加速信号ｎが生じ分配回路２
００に付与される。すると、ANDゲート２０９
ａが加速信号ｎの発生下にてクロツク回路１１０
からの両クロツク信号C4，C5に応答してANDゲ
ート２０２，２０３及びORゲート２０８の制御
のもとに一連のパルス信号を第２分配信号K2と
して発生し、駆動回路２２０のトランジスタTR5
〜TR7が正逆転電動機２０を間欠的に回転させて
スロツトル弁１２の開度を間欠的に増大させる。
車速が所望の値に達したとき加速スイツチ６０を
開放すれば、制御信号発生回路１４０が上述した
場合と同様にして周期設定信号j1を発生し、然る
後は上述した作用説明と同様の作用下にてスロツ
トル弁１２の開度が、車速を所望の値に維持すべ
く制御される。 また、上述した作用説明において、キヤンセル
スイツチ５０が操作された場合には、制御信号発
生回路１４０がキヤンセルスイツチ５０からの解
除信号ｈに応答して整形信号hpを生じるとともに
作動信号maを消滅させる。すると、駆動回路２
２０の第１トランジスタ回路２２１が整形信号hp
に応答して第２と第３のトランジスタ回路２２
２，２２３に対する給電を停止し、分配回路２０
０からの各分配信号K1，K2，K3の発生が作動信
号maの消滅に応答して禁止されて電磁クラツチ
２１及び正逆転電動機２０に対する自動制御が解
除される。キヤンセルスイツチ５０の開放ととも
にリジユームスイツチ７０を操作すれば、駆動回
路２２０の第１トランジスタ回路２２１が整形信
号hpの消滅に応答して各トランジスタ回路２２
２，２２３に対する給電を開始し、制御信号発生
回路１４０が指令信号Ｐの発生に応答して作動信
号maを生じ、分配回路２００からの各分配信号
の発生を許容する。 なお、本発明の実施にあたつては、スロツトル
アクチユエータACにおける電動機２０に代えて
油圧モーター、空圧モーター等の動力源を採用し
て実施してもよく、この場合直線運動機構２２に
代えてカム機構を採用してもよい。 また、上記実施例においては、リードスイツチ
３２を有する速度センサ３０を採用した場合につ
いて説明したが、これに代えて、例えば、交流発
電型センサ、光電型センサ等を採用してもよい。 また、本発明の実施に際しては、車速設定回路
１６０に代えて、クロツク回路１１０、タイミン
グ信号発生回路１３０及び制御信号発生回路１４
０等は無関係な状態において、二進コードスイツ
チの操作により任意の設定車速を表わす二進信号
を生じるようにした車速設定回路を採用してもよ
い。 さらに、上記実施例においては、内燃機関１０
のスロツトル弁１２に本発明を適応した例につい
て説明したが、これに限らず、たとえば本発明を
デイーゼル機関に適応することもできる。この場
合、スロツトルアクチユエータACによりデイー
ゼル機関の燃料圧送装置に設けた調量用ラツクを
制御するようにすればよい。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図に示したタイミング信号発生回路
の電子回路図、第３図はタイミング信号発生回路
内の種々の点にて得られる波形図、第４図は第１
図に示した制御信号発生回路の電子回路図、第５
図は制御信号発生回路、タイミング信号発生回
路、セツトスイツチ、キヤンセルスイツチ及びリ
ジユームスイツチにおける種々の点から得られる
波形図、第６図は第１図に示した制御幅制限回路
の電子回路図、第７図は第１図に示した車速設定
回路及び車速差計算回路の各電子回路図、第８図
は第１図に示した加速度計算回路の電子回路図、
第９図は第１図に示した出力移動指令回路の電子
回路図、第１０図は第１図に示した車速差出力移
動回路及び加速度出力移動回路の電子回路図、第
１１図は第１図に示した制御量変更回路の電子回
路図、第１２図は第１図に示した桁数変換回路の
電子回路図、第１３図は第１図に示した補正信号
発生回路の電子回路図、及び第１４図は第１図に
それぞれ示した分配回路及び駆動回路の電子回路
図である。 符号の説明 １０……内燃機関、１２……スロ
ツトル弁、３０……速度センサ、１１０……クロ
ツク回路、１２０……波形整形器、１３０……タ
イミング信号発生回路、１４０……制御信号発生
回路、１５０……制御幅制限回路、１６０……車
速設定回路、１７０……車速差計算回路、１８０
……加速度計算回路、１９０……補正信号発生回
路、２００……分配回路、２１０……出力移動指
令回路、２２０……駆動回路、２３０……車速差
出力移動回路、２４０……加速度出力移動回路、
２５０……桁数変換回路、２６０……制御量変更
回路。
第２図は第１図に示したタイミング信号発生回路
の電子回路図、第３図はタイミング信号発生回路
内の種々の点にて得られる波形図、第４図は第１
図に示した制御信号発生回路の電子回路図、第５
図は制御信号発生回路、タイミング信号発生回
路、セツトスイツチ、キヤンセルスイツチ及びリ
ジユームスイツチにおける種々の点から得られる
波形図、第６図は第１図に示した制御幅制限回路
の電子回路図、第７図は第１図に示した車速設定
回路及び車速差計算回路の各電子回路図、第８図
は第１図に示した加速度計算回路の電子回路図、
第９図は第１図に示した出力移動指令回路の電子
回路図、第１０図は第１図に示した車速差出力移
動回路及び加速度出力移動回路の電子回路図、第
１１図は第１図に示した制御量変更回路の電子回
路図、第１２図は第１図に示した桁数変換回路の
電子回路図、第１３図は第１図に示した補正信号
発生回路の電子回路図、及び第１４図は第１図に
それぞれ示した分配回路及び駆動回路の電子回路
図である。 符号の説明 １０……内燃機関、１２……スロ
ツトル弁、３０……速度センサ、１１０……クロ
ツク回路、１２０……波形整形器、１３０……タ
イミング信号発生回路、１４０……制御信号発生
回路、１５０……制御幅制限回路、１６０……車
速設定回路、１７０……車速差計算回路、１８０
……加速度計算回路、１９０……補正信号発生回
路、２００……分配回路、２１０……出力移動指
令回路、２２０……駆動回路、２３０……車速差
出力移動回路、２４０……加速度出力移動回路、
２５０……桁数変換回路、２６０……制御量変更
回路。
Claims (1)
- １ 車両の現実の走行速度を同車両の車輪の回転
状態との関連にて速度信号として発生する速度信
号発生手段と、車両の所望の設定走行速度を設定
速度信号として発生する設定速度信号発生手段
と、前記速度信号の値と前記設定速度信号の値と
の差を速度差信号として発生する速度差信号発生
手段と、前記速度信号の値の時間的変化をデイジ
タル量として計算しこの計算結果の絶対値を加速
度信号として発生するとともに前記計算結果の正
又は負の符号を符号信号として発生する計算手段
と、前記符号信号の符号との関連にて前記加速度
信号の値に応じ前記速度差信号の値を前記現実の
走行速度の時間的変化を抑制するように補正しこ
の補正結果を補正信号として発生する補正信号発
生手段とを備えて、前記補正信号の値に応じて車
両に設けた原動機の作動を制御することにより前
記現実の走行速度を前記設定走行速度に維持する
ようにした定速走行制御装置において、前記符号
信号の符号が異符号に変わるとき前記加速度信号
の値を、その桁範囲の上位部分以外の残余の桁範
囲部分からなるように修正し、この修正結果を修
正信号として発生する桁範囲修正手段を具備し、
かつ前記補正信号発生手段が、前記符号信号の符
号の異符号への変化時には、前記速度差信号の値
の補正を、前記修正信号の値に応じてするように
したことを特徴とする車両用定速走行制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023479A JPS58140817A (ja) | 1982-02-15 | 1982-02-15 | 車両用定速走行制御装置 |
| US06/465,459 US4478184A (en) | 1982-02-15 | 1983-02-10 | Speed control system and method for automotive vehicles |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57023479A JPS58140817A (ja) | 1982-02-15 | 1982-02-15 | 車両用定速走行制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58140817A JPS58140817A (ja) | 1983-08-20 |
| JPH0214211B2 true JPH0214211B2 (ja) | 1990-04-06 |
Family
ID=12111659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57023479A Granted JPS58140817A (ja) | 1982-02-15 | 1982-02-15 | 車両用定速走行制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4478184A (ja) |
| JP (1) | JPS58140817A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6071341A (ja) * | 1983-09-28 | 1985-04-23 | Nippon Denso Co Ltd | 定速走行装置 |
| JPS6189131A (ja) * | 1984-10-08 | 1986-05-07 | Mitsubishi Electric Corp | 車両用定速走行装置 |
| US4702291A (en) * | 1985-09-16 | 1987-10-27 | General Signal Corporation | Propulsion system for integral trains |
| DE3678420D1 (de) * | 1985-12-27 | 1991-05-02 | Toyota Motor Co Ltd | Steuersystem fuer die konstante fahrgeschwindigkeit eines fahrzeugs. |
| JPS6328734A (ja) * | 1986-07-18 | 1988-02-06 | Mitsubishi Electric Corp | 車両用定速走行制御装置 |
| US4860210A (en) * | 1987-03-06 | 1989-08-22 | Chrysler Motors Corporation | Method of determining and using a filtered speed error in an integrated acceleration based electronic speed control system for vehicles |
| US4890231A (en) * | 1987-03-06 | 1989-12-26 | Chrysler Motors Corporation | Method of disabling a resume switch in an electronic speed control system for vehicles |
| US4896267A (en) * | 1987-03-06 | 1990-01-23 | Chrysler Motors Corporation | Electronic speed control system for vehicles, a method of determining the condition of a manual transmission clutch and of a park/neutral gear in an automatic transmission |
| US4849892A (en) * | 1987-03-06 | 1989-07-18 | Chrysler Motors Corporation | Method of determining and using an acceleration correction in an integrated acceleration based electronic speed control system for vehicles |
| JPH01202537A (ja) * | 1988-02-05 | 1989-08-15 | Honda Motor Co Ltd | クルーズコントロール装置 |
| US4905154A (en) * | 1988-03-14 | 1990-02-27 | Chrysler Motors Corporation | Method for compensating for cable length in a vehicle electronic speed control system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925867B2 (ja) * | 1978-12-15 | 1984-06-21 | 株式会社日本自動車部品総合研究所 | 車輌用定速走行制御装置 |
| JPS5917256B2 (ja) * | 1979-06-22 | 1984-04-20 | 株式会社日本自動車部品総合研究所 | 車輌用定速走行制御装置 |
| JPS5611518A (en) * | 1979-07-09 | 1981-02-04 | Nippon Soken Inc | Control unit for constant speed running for vehicle |
| JPS5618041A (en) * | 1979-07-20 | 1981-02-20 | Nippon Soken Inc | Constant speed travelling controller for vehicle |
| JPS56116120A (en) * | 1980-02-18 | 1981-09-11 | Nippon Soken Inc | Constant-speed traveling controller for vehicle |
-
1982
- 1982-02-15 JP JP57023479A patent/JPS58140817A/ja active Granted
-
1983
- 1983-02-10 US US06/465,459 patent/US4478184A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58140817A (ja) | 1983-08-20 |
| US4478184A (en) | 1984-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1100608A (en) | Motor vehicle speed control system | |
| JPS6153252B2 (ja) | ||
| US3970160A (en) | Control means for electrically powered transportation means | |
| JPH0214211B2 (ja) | ||
| US4250854A (en) | Speed control system for automotive vehicles | |
| US4096418A (en) | Automatic change-gear control device for use in electromobile | |
| KR950031599A (ko) | 적응시프트 제어방법 및 장치 | |
| JPS6071341A (ja) | 定速走行装置 | |
| US4359125A (en) | Electronic speed control system for vehicles | |
| US3804193A (en) | Automatic constant speed control system for vehicles | |
| US4325336A (en) | Electronic speed control system for automotive vehicles | |
| CN114407896B (zh) | 车辆的控制装置 | |
| US4520694A (en) | Method of controlling engine operation in an automotive vehicle during gear change | |
| JPS6345975B2 (ja) | ||
| JPS5865352A (ja) | 自動車の多段変速機用の変速段切り替え装置 | |
| US4142140A (en) | Stepping motor control circuit | |
| US3752252A (en) | Method and apparatus for control of a vehicle constant speed mechanism | |
| JPH023734B2 (ja) | ||
| US5821720A (en) | Backlash elimination in the drivetrain of an electric vehicle | |
| JP2005059847A (ja) | 定速走行自動車の登坂路制御方法 | |
| NL8104610A (nl) | Besturingsstelsel voor een in een automobiel gebruikte elektromagnetische koppeling. | |
| US5180027A (en) | Traction control system for motor vehicles | |
| JPH01136832A (ja) | 車両用定速走行装置 | |
| JP2574884Y2 (ja) | スイッチ式自動車用オートチェンジのパーキング装置 | |
| JPS58116229A (ja) | 車載用油圧源の駆動装置 |