JPH021449B2 - - Google Patents
Info
- Publication number
- JPH021449B2 JPH021449B2 JP58062638A JP6263883A JPH021449B2 JP H021449 B2 JPH021449 B2 JP H021449B2 JP 58062638 A JP58062638 A JP 58062638A JP 6263883 A JP6263883 A JP 6263883A JP H021449 B2 JPH021449 B2 JP H021449B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- amplifier circuit
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude
- H03G11/08—Limiting rate of change of amplitude
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、ミユーテイング回路に関するもの
で、特にFMラジオ受信機のバンド切換スイツチ
等の切換時に発生する切換雑音を除去する為のミ
ユーテイング回路に関する。
(ロ) 従来技術
FMラジオ受信機において、FM放送受信と
AM放送受信とを切換える為にバンド切換スイツ
チを操作すると、該操作に応じて切換雑音が発生
する。しかして、前記切換雑音を防止する為に、
前記切換スイツチの操作時にミユーテイングを行
うという対策が行なわれている。しかしながら、
ミユーテイングにより単に信号を遮断しただけで
は、バイアス変化に起因する雑音を除去すること
が出来ず、何らかの対策が必要であつた。第1図
は、その様な対策が施こされたミユーテイング回
路を示すもので、スイツチ1が図示の実線の状態
(ミユーテイングオフ状態)にあるとすれば、第
1電流源トランジスタ2がオンとなり、入力端子
3に印加される入力信号は、エミツタが共通に前
記第1電流源トランジスタ2のコレクタに接続さ
れた第1及び第2トランジスタ4及び5から成る
第1差動増幅回路6で増幅され、ダイオード7及
びトランジスタ8から成る電流反転回路9と出力
トランジスタ10とを介して出力端子11に導出
される。その際、前記第1差動増幅回路6の第1
トランジスタ4のベースはバイアス電源12に接
続され、かつ第2トランジスタ5のベースは出力
端子11に接続されて負帰還が施こされているの
で、前記第1差動増幅回路6は、安定なバイアス
状態にある。一方、その時、ベースが前記バイア
ス電源12に接続された第3トランジスタ13
と、該第3トランジスタ13のエミツタと共通接
続されたエミツタ及び出力端子11に接続された
ベースを有する第4トランジスタ14と、前記第
3及び第4トランジスタ13及び14の共通エミ
ツタに接続されたコレクタを有する第2電流源ト
ランジスタ15とから成るミユーテイング用の第
2差動増幅回路16は、スイツチ1がミユーテイ
ングオフ状態にある為に、不作動状態にある。
いま、例えばバンド切換スイツチを操作したと
すれば、それに応じてスイツチ1が点線の状態
(ミユーテイングオン状態)に切換わり、第1電
流源トランジスタ2がオフになるとともに、第2
電流源トランジスタ15がオンとなる。その結
果、第1差動増幅回路6が不作動状態になるとと
もに、第2差動増幅回路16が作動状態となり、
入力端子3に印加された入力信号は、前記第1差
動増幅回路6で遮断され、後段に伝達されなくな
り、ミユーテイングオン状態となる。その場合、
第2差動増幅回路16のの第3トランジスタ13
のベースは、バイアス電源12に接続され所定の
バイアス電圧が印加されており、かつ第4トラン
ジスタ14のベースは出力端子11に接続され負
帰還が施こされているので、出力端子11の直流
電圧変動が少く、切換雑音の発生も少ない。
しかしながら、第1図の回路においては、ミユ
ーテイングオン時もしくはミユーテイングオフ時
に第1及び第2差動増幅回路6及び16の一方を
作動状態に、他方を不作動状態に切換える為に、
切換時に前記第1及び第2差動増幅回路6及び1
6のバイアスが不安定となり、未だ切換雑音が発
生するという欠点を有していた。
(ハ) 発明の目的
本発明は、上述の点に鑑み成されたもので、2
つの差動増幅回路を切換えること無く確実なミユ
ーテイングを行い得、かつ切換雑音の発生も確実
に防止出来るミユーテイング回路を提供せんとす
るものである。
(ニ) 発明の構成
本発明に係るミユーテイング回路は、入力信号
を増幅する第1差動増幅回路と、該第1差動増幅
回路の出力信号が印加される第2差動増幅回路
と、ミユーテイングを行う為、前記第1差動増幅
回路の動作電流を遮断するスイツチと、バイアス
電源と、該バイアス電源と前記第2差動増幅回路
を構成する差動トランジスタの一方のベースとの
間に挿入されるトランジスタを含み、ミユーテイ
ング時に前記第2差動増幅回路のベースバイアス
電圧を供給するバイアス回路とによつて構成され
る。
(ホ) 実施例
第2図は、本発明の一実施例を示す回路図で、
17はベースに入力コンデンサ18を介して入力
端子19が接続された第1トランジスタ20と、
該第1トランジスタ20とエミツタが共通接続さ
れたダイオード接続型の第2トランジスタ21
と、前記第1及び第2トランジスタ20及び21
の共通エミツタにコレクタが接続された電流源ト
ランジスタ22と、前記第1トランジスタ20の
コレクタ電流を反転して前記第2トランジスタ2
1のコレクタに供給するダイオード23及びトラ
ンジスタ24から成る第1電流反転回路25とに
よつて構成された第1差動増幅回路、26はベー
スが前記第2トランジスタ21のベースと共通接
続され、前記第1差動増幅回路17の出力信号が
印加される第3トランジスタ27と、該第3トラ
ンジスタ27とエミツタが共通接続された第4ト
ランジスタ28と、前記第3及び第4トランジス
タ27及び28の共通エミツタに接続された電流
源29と、前記第3トランジスタ27のコレクタ
電流を反転して前記第4トランジスタ28のコレ
クタに供給するダイオード30及びトランジスタ
31から成る第2電流反転回路32とによつて構
成された第2差動増幅回路、33はベースが前記
第4トランジスタ28のコレクタに接続された出
力トランジスタ、34は該出力トランジスタ33
のエミツタに接続されるとともに、負帰還を行う
為前記第4トランジスタ28のベースに接続され
た出力端子、35は固定端の一方が電流源トラン
ジスタ22のベースに接続され、第1バイアス電
源36の電圧を前記電流源トランジスタ22に印
加する為のミユーテイングスイツチ、37は該ミ
ユーテイングスイツチ35の他方の固定端にベー
スが接続された第5トランジスタ38と、該第5
トランジスタ38のコレクタ電流を反転するダイ
オード39及びトランジスタ40から成る第3電
流反転回路41と、該第3電流反転回路41の出
力電流がベースに印加され、エミツタが第3トラ
ンジスタ27のベースに接続された第6トランジ
スタ42とから成るバイアス回路、及び43は、
バイアス抵抗44を介して第1トランジスタ20
のベースにバイアス電圧を供給するとともに、前
記第6トランジスタ42を介して第3トランジス
タ27のベースにバイアス電圧を供給する為の第
2バイアス電源である。
次に動作を説明する。いま、ミユーテイングス
イツチ35が図示の実線の状態(ミユーテイング
オフ状態)にあるとすれば、電流源トランジスタ
22のベースが第1バイアス電源36により適正
にバイアスされ、かつ第1トランジスタ20のベ
ースが第2バイアス電源43により適正にバイア
スされているので、第1差動増幅回路17は正常
動作状態にある。また、電流源29が正常に動作
し、第3トランジスタ27のベースが第2トラン
ジスタ21により適正にバイアスされているの
で、第2差動増幅回路26も正常動作状態にあ
る。その為、入力端子19に印加される増幅され
るべき入力信号は、第1差動増幅回路17で差動
増幅された後、その第2トランジスタ21のコレ
クタ(ベース)から第2差動増幅回路26の第3
トランジスタ27のベースに印加され、更に前記
第2差動増幅回路26で差動増幅された後、出力
トランジスタ33を介して出力端子34に導出さ
れる。前記第1差動増幅回路17は、第2トラン
ジスタ21のコレクタ・ベースが短絡されてダイ
オード接続と成されている為に、利得「1」の増
幅回路として動作し、入力端子19に印加された
入力信号は、そのままの状態で前記第2トランジ
スタ21のコレクタ(ベース)から第2差動増幅
回路26に印加される。また先に述べた如く、前
記第2トランジスタ21はダイオード接続と成さ
れているので、第1トランジスタ20のベースに
第2バイアス電源43から+VBのバイアス電圧
が供給されると、それに追随して前記第2トラン
ジスタ21のベースバイアス電圧も+VBとなり、
その電圧+VBが第2差動増幅回路26の第3ト
ランジスタ27のベースバイアス電圧にもなる。
第2差動増幅回路26は、第3及び第4トランジ
スタ27及び28のエミツタが共通に電流源29
に接続されており差動増幅動作を行うが、前記第
4トランジスタ28のベースが出力端子34に接
続されて負帰還が施こされているので、負帰還増
幅回路として安定な増幅動作を行う。
次に、ミユーテイングスイツチ35を操作し
て、図示の破線の状態(ミユーテイングオン状
態)に切換えると、電流源トランジスタ22がオ
フとなつて第1差動増幅回路17の動作電流が供
給されなくなる。その為、第1及び第2トランジ
スタ20及び21もオフとなり、その結果入力端
子19に印加される入力信号は、第1差動増幅回
路17で遮造され、出力端子34に出力信号が発
生しなくなり、ミユーテイングが達成される。同
時に、バイアス回路37の第5トランジスタ38
のベースに第1バイアス電源36からのバイアス
電圧が供給され、前記第5トランジスタ38がオ
ンとなる。前記第5トランジスタ38がオンにな
ると、そのコレクタ電流が第3電流反転回路41
で反転され、第6トランジスタ42のベースに供
給される。その為、前記第6トランジスタ42が
オンとなり、第2バイアス電源43からのバイア
ス電圧+VBが前記第6トランジスタ42のコレ
クタ・エミツタを介して第3トランジスタ27の
ベースに供給される。従つて、前記第3トランジ
スタ27のベースは、ミユーテイングスイツチ3
5の切換の前後で等しいバイアス電圧+VBでバ
イアスされることになり、第2差動増幅回路26
のバイアス状態は変化せず、雑音の発生はない。
第3図は、本発明の別の実施例を示すもので、
ミユーテイングオン時に第2差動増幅回路26の
第3トランジスタ27のベースバイアス電圧を供
給するバイアス回路45を、ベースが第2バイア
ス電源43に接続され、コレクタが第1トランジ
スタ20のコレクタと共通接続された第7トラン
ジスタ46と、ベースが第3トランジスタ27の
ベースと共通接続され、コレクタが第2トランジ
スタ21のコレクタと共通接続されたダイオード
接続型の第8トランジスタ47と、コレクタが前
記第7及び第8トランジスタ46及び47の共通
エミツタに、エミツタがアースに、ベースがミユ
ーテイングスイツチ35の他方の固定端に接続さ
れた電流源となる第9トランジスタ48とによつ
て構成した点を特徴とする。尚、第3図におい
て、第2図と同一の回路素子には同一の図番を付
し、説明を省略する。
しかして第3図において、ミユーテイングスイ
ツチ35がミユーテイングオフ状態にあれば、第
2図の場合と同様、第1及び第2差動増幅回路1
7及び26が正常動作し、出力端子34に出力信
号が得られる。その時、第9トランジスタ48の
ベースには、バイアス電圧が供給されないので、
前記第9トランジスタ48はオフしており、第7
及び第8トランジスタ46及び47もオフして、
バイアス回路45は第1及び第2差動増幅回路1
7及び26に何ら影響を与えない。
ミユーテイングスイツチ35を図に破線で示さ
れる如く、ミユーテイングオン状態に切換える
と、電流源トランジスタ22がオフとなり、第1
差動増幅回路17が不動作状態になるとともに、
第9トランジスタ48がオンし、それに応じて第
7及び第8トランジスタ46及び47もオンす
る。その為、第2差動増幅回路26の第3トラン
ジスタ27のベースには、バイアス回路45を介
してバイアス電圧+VBが供給され、第2図の場
合と同様、バイアス電圧の変化が生ぜず、雑音も
発生しない。
(ヘ) 発明の効果
以上述べた如く、本発明に依れば、正確なミユ
ーテイング動作を行うことが出来切換雑音を完全
に防止出来るという利点を有する。また、本発明
に依れば、ミユーテイングスイツチを切換えても
第2差動増幅回路のバイアス電圧が変化しないの
で、新たな雑音が発生しないという利点を有す
る。更に本発明に依れば、ミユーテイングオフ時
の第1差動増幅回路の負荷インピーダンスを大と
して損失を小とすることが出来るとともに、ミユ
ーテイングオン時の第3トランジスタ27のベー
スからバイアス電源を見たインピーダンスを小と
することが出来るので、前記第3トランジスタ2
7のベース電圧の変動を極く少なく出来るという
利点を有する。尚、第3図においては、第1差動
増幅回路の回路構成とバイアス回路の回路構成と
を同一にしてあるので、第2差動増幅回路のベー
スバイアス電圧は、より等しくなる。 [Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to a muting circuit, and more particularly to a muting circuit for eliminating switching noise generated when switching a band switching switch of an FM radio receiver. . (b) Prior art In an FM radio receiver, FM broadcast reception and
When a band switching switch is operated to switch between AM broadcast reception and AM broadcast reception, switching noise is generated in response to the operation. Therefore, in order to prevent the switching noise,
A measure has been taken to perform muting when operating the changeover switch. however,
Merely blocking the signal by muting cannot eliminate the noise caused by the bias change, so some kind of countermeasure is required. FIG. 1 shows a muting circuit in which such a countermeasure has been taken. If the switch 1 is in the state shown by the solid line (mutating off state), the first current source transistor 2 is turned on. , the input signal applied to the input terminal 3 is amplified by a first differential amplifier circuit 6 consisting of a first and a second transistor 4 and 5 whose emitters are commonly connected to the collector of the first current source transistor 2. , a current inversion circuit 9 consisting of a diode 7 and a transistor 8, and an output transistor 10 to an output terminal 11. At that time, the first
The base of the transistor 4 is connected to the bias power supply 12, and the base of the second transistor 5 is connected to the output terminal 11 for negative feedback, so that the first differential amplifier circuit 6 has a stable bias voltage. in a state. Meanwhile, at that time, a third transistor 13 whose base is connected to the bias power supply 12
and a fourth transistor 14 having an emitter commonly connected to the emitter of the third transistor 13 and a base connected to the output terminal 11, and a collector connected to the common emitter of the third and fourth transistors 13 and 14. Since the switch 1 is in the muting off state, the second differential amplifier circuit 16 for mutating, which is composed of the second current source transistor 15 having a current source transistor 15, is in an inoperative state. Now, for example, if you operate the band changeover switch, the switch 1 will change to the state indicated by the dotted line (mutating on state), the first current source transistor 2 will be turned off, and the second current source transistor 2 will be turned off.
Current source transistor 15 is turned on. As a result, the first differential amplifier circuit 6 becomes inactive, and the second differential amplifier circuit 16 becomes active.
The input signal applied to the input terminal 3 is blocked by the first differential amplifier circuit 6 and is no longer transmitted to the subsequent stage, resulting in a muting-on state. In that case,
The third transistor 13 of the second differential amplifier circuit 16
The base of the fourth transistor 14 is connected to the bias power supply 12 and a predetermined bias voltage is applied thereto, and the base of the fourth transistor 14 is connected to the output terminal 11 for negative feedback, so that the DC voltage at the output terminal 11 There is little variation and less switching noise. However, in the circuit shown in FIG. 1, in order to switch one of the first and second differential amplifier circuits 6 and 16 into an active state and the other into an inactive state when mutating is on or when muting is off,
When switching, the first and second differential amplifier circuits 6 and 1
However, the bias of 6 becomes unstable, and switching noise still occurs. (c) Purpose of the invention The present invention has been made in view of the above-mentioned points.
It is an object of the present invention to provide a muting circuit that can perform reliable muting without switching between two differential amplifier circuits, and can also reliably prevent switching noise from occurring. (D) Configuration of the Invention The muting circuit according to the present invention includes a first differential amplifier circuit that amplifies an input signal, a second differential amplifier circuit to which an output signal of the first differential amplifier circuit is applied, and a muting circuit that amplifies an input signal. In order to do this, a switch is inserted between the bias power supply and the base of one of the differential transistors constituting the second differential amplifier circuit. and a bias circuit that supplies a base bias voltage of the second differential amplifier circuit during muting. (E) Embodiment FIG. 2 is a circuit diagram showing an embodiment of the present invention.
17 is a first transistor 20 whose base is connected to an input terminal 19 via an input capacitor 18;
a diode-connected second transistor 21 whose emitter is commonly connected to the first transistor 20;
and the first and second transistors 20 and 21
a current source transistor 22 whose collector is connected to a common emitter of
A first differential amplifier circuit 26 has a base commonly connected to the base of the second transistor 21, and a first current inverting circuit 25 consisting of a diode 23 and a transistor 24 that supply the collector of the second transistor 21. A third transistor 27 to which the output signal of the first differential amplifier circuit 17 is applied, a fourth transistor 28 whose emitter is commonly connected to the third transistor 27, and a common transistor between the third and fourth transistors 27 and 28. A second current inversion circuit 32 includes a current source 29 connected to the emitter, and a second current inversion circuit 32 that inverts the collector current of the third transistor 27 and supplies it to the collector of the fourth transistor 28 and a diode 30 and a transistor 31. 33 is an output transistor whose base is connected to the collector of the fourth transistor 28; 34 is the output transistor 33;
An output terminal 35 is connected to the emitter of the current source transistor 22 and connected to the base of the fourth transistor 28 for negative feedback. A muting switch 37 for applying a voltage to the current source transistor 22 includes a fifth transistor 38 whose base is connected to the other fixed end of the mutating switch 35;
A third current inverting circuit 41 consisting of a diode 39 and a transistor 40 that inverts the collector current of the transistor 38, the output current of the third current inverting circuit 41 is applied to the base, and the emitter is connected to the base of the third transistor 27. A bias circuit consisting of a sixth transistor 42 and a sixth transistor 43,
The first transistor 20 via the bias resistor 44
This is a second bias power supply for supplying a bias voltage to the base of the third transistor 27 and also supplying a bias voltage to the base of the third transistor 27 via the sixth transistor 42. Next, the operation will be explained. Now, if the muting switch 35 is in the state shown by the solid line (mutating off state), the base of the current source transistor 22 is appropriately biased by the first bias power supply 36, and the base of the first transistor 20 is biased properly. Since it is appropriately biased by the second bias power supply 43, the first differential amplifier circuit 17 is in a normal operating state. Further, since the current source 29 operates normally and the base of the third transistor 27 is appropriately biased by the second transistor 21, the second differential amplifier circuit 26 is also in a normal operating state. Therefore, the input signal to be amplified applied to the input terminal 19 is differentially amplified by the first differential amplifier circuit 17 , and then is transmitted from the collector (base) of the second transistor 21 to the second differential amplifier circuit. 3rd of 26
The signal is applied to the base of the transistor 27, and after being differentially amplified by the second differential amplifier circuit 26 , it is led out to the output terminal 34 via the output transistor 33. The first differential amplifier circuit 17 operates as an amplifier circuit with a gain of "1" because the collector and base of the second transistor 21 are short-circuited to form a diode connection. The input signal is applied as it is from the collector (base) of the second transistor 21 to the second differential amplifier circuit 26 . Furthermore, as mentioned above, since the second transistor 21 is diode-connected, when the bias voltage of +V B is supplied to the base of the first transistor 20 from the second bias power supply 43, the second transistor 21 follows it. The base bias voltage of the second transistor 21 also becomes +V B ,
The voltage +V B also becomes the base bias voltage of the third transistor 27 of the second differential amplifier circuit 26 .
In the second differential amplifier circuit 26 , the emitters of the third and fourth transistors 27 and 28 are connected to a current source 29.
However, since the base of the fourth transistor 28 is connected to the output terminal 34 and negative feedback is performed, it performs a stable amplification operation as a negative feedback amplifier circuit. Next, when the mutating switch 35 is operated to switch to the state indicated by the broken line (mutating on state), the current source transistor 22 is turned off and the operating current of the first differential amplifier circuit 17 is no longer supplied. . Therefore, the first and second transistors 20 and 21 are also turned off, and as a result, the input signal applied to the input terminal 19 is blocked by the first differential amplifier circuit 17 , and an output signal is generated at the output terminal 34. disappears, and miruteing is achieved. At the same time, the fifth transistor 38 of the bias circuit 37
A bias voltage from the first bias power supply 36 is supplied to the base of the fifth transistor 38, and the fifth transistor 38 is turned on. When the fifth transistor 38 is turned on, its collector current is transferred to the third current inversion circuit 41.
is inverted at and supplied to the base of the sixth transistor 42. Therefore, the sixth transistor 42 is turned on, and the bias voltage +V B from the second bias power supply 43 is supplied to the base of the third transistor 27 via the collector-emitter of the sixth transistor 42 . Therefore, the base of the third transistor 27 is connected to the muting switch 3.
The second differential amplifier circuit 26 is biased with the same bias voltage +V B before and after switching 5.
The bias state does not change and no noise is generated. FIG. 3 shows another embodiment of the present invention,
A bias circuit 45 that supplies the base bias voltage of the third transistor 27 of the second differential amplifier circuit 26 when muting is on is connected at its base to the second bias power supply 43 and whose collector is commonly connected to the collector of the first transistor 20. a diode-connected eighth transistor 47 whose base is commonly connected to the base of the third transistor 27 and whose collector is commonly connected to the collector of the second transistor 21; A ninth transistor 48 serving as a current source is connected to the common emitter of the eighth transistors 46 and 47, and the emitter is connected to the ground, and the base is connected to the other fixed end of the muting switch 35. . In FIG. 3, circuit elements that are the same as those in FIG. 2 are given the same figure numbers and their explanations will be omitted. In FIG. 3, if the muting switch 35 is in the muting off state, the first and second differential amplifier circuits 1
7 and 26 operate normally, and an output signal is obtained at the output terminal 34. At that time, since no bias voltage is supplied to the base of the ninth transistor 48,
The ninth transistor 48 is off, and the seventh
and the eighth transistors 46 and 47 are also turned off,
The bias circuit 45 includes the first and second differential amplifier circuits 1
7 and 26 . When the mutating switch 35 is switched to the muting on state as shown by the broken line in the figure, the current source transistor 22 is turned off and the first
As the differential amplifier circuit 17 becomes inoperative,
The ninth transistor 48 is turned on, and accordingly, the seventh and eighth transistors 46 and 47 are also turned on. Therefore, the bias voltage +V B is supplied to the base of the third transistor 27 of the second differential amplifier circuit 26 via the bias circuit 45 , and as in the case of FIG. 2, no change in the bias voltage occurs. No noise is generated. (F) Effects of the Invention As described above, the present invention has the advantage that accurate muting operations can be performed and switching noise can be completely prevented. Further, according to the present invention, since the bias voltage of the second differential amplifier circuit does not change even if the muting switch is changed, there is an advantage that no new noise is generated. Furthermore, according to the present invention, it is possible to increase the load impedance of the first differential amplifier circuit when muting is off to reduce loss, and to connect the bias power source from the base of the third transistor 27 when mutating is on. Since the observed impedance can be made small, the third transistor 2
This has the advantage that fluctuations in the base voltage of No. 7 can be minimized. In FIG. 3, since the circuit configuration of the first differential amplifier circuit and the circuit configuration of the bias circuit are the same, the base bias voltages of the second differential amplifier circuit are more equal.
第1図は、従来のミユーテイング回路を示す回
路図、第2図は本発明の一実施例を示す回路図、
及び第3図は本発明の別の実施例を示す回路図で
ある。
主な図番の説明、17……第1差動増幅回路、
20,21,27,28……第1乃至第4トラン
ジスタ、26……第2差動増幅回路、35……ミ
ユーテイングスイツチ、36,43……バイアス
電源、37,45……バイアス回路。
FIG. 1 is a circuit diagram showing a conventional muting circuit, FIG. 2 is a circuit diagram showing an embodiment of the present invention,
and FIG. 3 are circuit diagrams showing another embodiment of the present invention. Explanation of main figure numbers, 17 ...First differential amplifier circuit,
20, 21, 27, 28...first to fourth transistors, 26 ...second differential amplifier circuit, 35...mutating switch, 36, 43...bias power supply, 37 , 45 ...bias circuit.
Claims (1)
該第1差動増幅回路が動作しているとき前記第1
差動増幅回路からバイアス電圧を供給されるとと
もに、前記第1差動増幅回路の出力信号を増幅す
る様に接続された第2差動増幅回路と、前記第1
差動増幅回路の動作電流を停止させるためのスイ
ツチ手段と、前記第1差動増幅回路の不動作時に
前記第2差動増幅回路にバイアス電圧を供給する
為のバイアス回路とから成り、前記バイアス回路
は、前記第1差動増幅回路をバイアスする為のバ
イアス電源と前記第2差動増幅回路を構成する一
対のトランジスタの一方のベースとの間に挿入さ
れるトランジスタを含み、前記スイツチ手段を操
作して前記第1差動増幅回路を不動作にしてミユ
ーテイングを行うとともに、前記スイツチ手段の
操作により、前記バイアス回路を動作させて前記
第2差動増幅回路のバイアス電圧を供給する様に
したことを特徴とするミユーテイング回路。1 a first differential amplifier circuit to which an input signal is applied;
When the first differential amplifier circuit is operating, the first
a second differential amplifier circuit that is supplied with a bias voltage from the differential amplifier circuit and is connected to amplify the output signal of the first differential amplifier circuit;
It consists of a switch means for stopping the operating current of the differential amplifier circuit, and a bias circuit for supplying a bias voltage to the second differential amplifier circuit when the first differential amplifier circuit is not operating, The circuit includes a transistor inserted between a bias power supply for biasing the first differential amplifier circuit and a base of one of a pair of transistors constituting the second differential amplifier circuit, and The switch means is operated to disable the first differential amplifier circuit to perform muting, and the switch means is operated to operate the bias circuit to supply a bias voltage to the second differential amplifier circuit. A mutating circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58062638A JPS59188206A (en) | 1983-04-08 | 1983-04-08 | Muting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58062638A JPS59188206A (en) | 1983-04-08 | 1983-04-08 | Muting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188206A JPS59188206A (en) | 1984-10-25 |
| JPH021449B2 true JPH021449B2 (en) | 1990-01-11 |
Family
ID=13206062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58062638A Granted JPS59188206A (en) | 1983-04-08 | 1983-04-08 | Muting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188206A (en) |
-
1983
- 1983-04-08 JP JP58062638A patent/JPS59188206A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59188206A (en) | 1984-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4227256A (en) | AM Broadcast tuner with automatic gain control | |
| US4366442A (en) | Amplifier with muting circuit | |
| KR900019342A (en) | Wide band AB CRT cathode driver | |
| JP3382128B2 (en) | Differential amplifier | |
| US4367419A (en) | Analog switch | |
| KR900008757B1 (en) | BTL power amplifier circuit | |
| US4366441A (en) | Signal-muting circuit for bridge amplifier | |
| JPH021449B2 (en) | ||
| JPH0328843B2 (en) | ||
| JPS6115614B2 (en) | ||
| JP3115612B2 (en) | Amplifier circuit | |
| KR100371026B1 (en) | Gain control amplifier | |
| JPS5846564Y2 (en) | Width increase circuit | |
| EP0473165A1 (en) | Push-pull power amplifying circuit | |
| JP3365936B2 (en) | Amplifier circuit | |
| JP3143153B2 (en) | Amplifier circuit | |
| JPS63185211A (en) | Monolithic microwave amplifier | |
| JP3138124B2 (en) | amplifier | |
| JPH0219648B2 (en) | ||
| JPS62230105A (en) | power amplifier circuit | |
| JPH03124107A (en) | Muting circuit | |
| JPH04212508A (en) | Cmos amplifier circuit | |
| JPH04313903A (en) | Differential amplifier changeover circuit | |
| KR900015525A (en) | Image Intermediate Frequency Processing Circuit | |
| JPH0590846A (en) | High frequency amplifier circuit |