JPH0214779B2 - - Google Patents
Info
- Publication number
- JPH0214779B2 JPH0214779B2 JP57199203A JP19920382A JPH0214779B2 JP H0214779 B2 JPH0214779 B2 JP H0214779B2 JP 57199203 A JP57199203 A JP 57199203A JP 19920382 A JP19920382 A JP 19920382A JP H0214779 B2 JPH0214779 B2 JP H0214779B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- substrate
- protrusion
- protrusions
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子上の電極と外部リードとを
接合する場合の金属リードへの金属突起物形成方
法に関するものである。
接合する場合の金属リードへの金属突起物形成方
法に関するものである。
従来例の構成とその問題点
近年、IC、LSI等の半導体素子は各種の家庭電
化製品、、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は省資源化、省
電力化のためにあるいは利用範囲を拡大させるた
めに、小型化、薄型化のいわゆるポータブル化が
促進されている。
化製品、、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は省資源化、省
電力化のためにあるいは利用範囲を拡大させるた
めに、小型化、薄型化のいわゆるポータブル化が
促進されている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングにはDIL、チツプキヤリヤ、テープキヤリヤ
方式等が用いられている。この中で接続箇所の信
頼性が高く、小型化、薄型化のパツケージングを
提供できるものとして、テープキヤリヤ方式があ
る。テープキヤリヤ方式による半導体素子のパツ
ケージングは半導体素子上の電極端子上にバリヤ
メタルと呼ばれる多層金属膜を設け、さらに、こ
の多層金属膜上に電気メツキ法により金属突起を
設ける。そして、一定幅の長尺のポリイミドテー
プ上に金属リード端子を設け、半導体素子の電極
端子上の金属突起とリード端子とを、電極端子数
に無関係に同時に一括接続するものである。
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングにはDIL、チツプキヤリヤ、テープキヤリヤ
方式等が用いられている。この中で接続箇所の信
頼性が高く、小型化、薄型化のパツケージングを
提供できるものとして、テープキヤリヤ方式があ
る。テープキヤリヤ方式による半導体素子のパツ
ケージングは半導体素子上の電極端子上にバリヤ
メタルと呼ばれる多層金属膜を設け、さらに、こ
の多層金属膜上に電気メツキ法により金属突起を
設ける。そして、一定幅の長尺のポリイミドテー
プ上に金属リード端子を設け、半導体素子の電極
端子上の金属突起とリード端子とを、電極端子数
に無関係に同時に一括接続するものである。
しかしながら従来のテープキヤリヤ方式も種々
の問題を含んでいる。そこで本発明者らは特願昭
56−37499号においてテープキヤリヤ方式を基本
にした新規なる接合方法（以下転写バンプ方式と
呼称する）を提案した。
の問題を含んでいる。そこで本発明者らは特願昭
56−37499号においてテープキヤリヤ方式を基本
にした新規なる接合方法（以下転写バンプ方式と
呼称する）を提案した。
この発明の主な特徴は半導体素子上に金属突起
を形成する必要がないとともに、さらに金属突起
を転写方式により金属リード側に形成することに
ある。
を形成する必要がないとともに、さらに金属突起
を転写方式により金属リード側に形成することに
ある。
第１図をもとにして本発明者らが先に提案した
上記発明の一実施例の方法をのべる。
上記発明の一実施例の方法をのべる。
まず長尺のポリイミイド樹脂テープ２１上に電
極リード２２が形成される。電極リード２２は例
えば35μｍ厚さのGu箔に0.2〜1.0μｍ程度のSnメ
ツキを施こしたもので、通常のフイルムキヤリヤ
方式に用いる構成と同一のものである。次に基板
２３上に金属リード２２の間隔と同一寸法に金属
突起２４が電解メツキ法で形成される（第１図
ａ）。
極リード２２が形成される。電極リード２２は例
えば35μｍ厚さのGu箔に0.2〜1.0μｍ程度のSnメ
ツキを施こしたもので、通常のフイルムキヤリヤ
方式に用いる構成と同一のものである。次に基板
２３上に金属リード２２の間隔と同一寸法に金属
突起２４が電解メツキ法で形成される（第１図
ａ）。
金属突起２４と金属リード２２とを位置合せ
し、ツール２６で矢印２７のごとく加熱、加圧す
れば（第１図ｂ）、仮に金属突起２４がAuで構成
されておれば、金属リード２２に形成されてい
る。Snと共晶を起こし、完全な接合を得ること
ができる。加圧２７を取り去れば、金属突起２４
は基板２３側から剥離され、金属リード２２に接
合された状態となる（第１図ｃ）。第１図ｃの状
態は基板２３の金属突起２４を、金属リード２２
側に転写したことになる。
し、ツール２６で矢印２７のごとく加熱、加圧す
れば（第１図ｂ）、仮に金属突起２４がAuで構成
されておれば、金属リード２２に形成されてい
る。Snと共晶を起こし、完全な接合を得ること
ができる。加圧２７を取り去れば、金属突起２４
は基板２３側から剥離され、金属リード２２に接
合された状態となる（第１図ｃ）。第１図ｃの状
態は基板２３の金属突起２４を、金属リード２２
側に転写したことになる。
次に半導体素子２５上のアルミニウム電極２８
に金属突起２４を位置合せし、ツール２６′で２
７′のごとく加熱、加圧する（第１図ｄ）。この動
作により、金属突起２４のAuと半導体素子２５
上のアルミニウム電極２８とは合金化し、完全な
接合を得ることができる。この状態を第１図ｅに
示した。
に金属突起２４を位置合せし、ツール２６′で２
７′のごとく加熱、加圧する（第１図ｄ）。この動
作により、金属突起２４のAuと半導体素子２５
上のアルミニウム電極２８とは合金化し、完全な
接合を得ることができる。この状態を第１図ｅに
示した。
この第１図の方法において、金属リード２２の
間隔、基板２３上に形成した金属突起２４の間隔
さらに半導体素子２５上のアルミニウム電極２８
の間隔は同一値である。
間隔、基板２３上に形成した金属突起２４の間隔
さらに半導体素子２５上のアルミニウム電極２８
の間隔は同一値である。
以上のべた本発明者らが先に提案した方法は通
常用いられているフイルムキヤリヤのリードに、
別の基板上に形成した金属突起とを接合せしめ、
この段階でリードに金属突起を転写するものであ
る。そしてリードに形成された金属突起は半導体
素子上のアルミニウム電極と容易に接合される。
常用いられているフイルムキヤリヤのリードに、
別の基板上に形成した金属突起とを接合せしめ、
この段階でリードに金属突起を転写するものであ
る。そしてリードに形成された金属突起は半導体
素子上のアルミニウム電極と容易に接合される。
この方式は、基本的にはネイルヘツドのワイヤ
ボンデイングの金ボールを一括して多数個、同時
に接合せんとする思想である。本発明者らは、こ
の方式において半導体側と接する金属突起の形状
が平均であると、半導体側のアルミニウム電極上
の酸化物の除去が不充分となり、接合が不完全に
なり信頼性が問題となりやすいという欠点がある
ことを見い出した。又、前記金属リードと接する
側の金属突起の面は平担である方が加圧時に前記
金属リードと金属突起の滑りが少なく、確実な接
合が得られることを見い出した。
ボンデイングの金ボールを一括して多数個、同時
に接合せんとする思想である。本発明者らは、こ
の方式において半導体側と接する金属突起の形状
が平均であると、半導体側のアルミニウム電極上
の酸化物の除去が不充分となり、接合が不完全に
なり信頼性が問題となりやすいという欠点がある
ことを見い出した。又、前記金属リードと接する
側の金属突起の面は平担である方が加圧時に前記
金属リードと金属突起の滑りが少なく、確実な接
合が得られることを見い出した。
発明の目的
本発明はこのような従来の問題に鑑み、金属リ
ードへ転写される金属突起の形状を接合に適した
形状にして、金属突起と半導体素子上の電極との
接合をより確実に実施し、接合の信頼性をより高
めた金属リードへの金属突起物形成方法を提供す
ることを目的とする。
ードへ転写される金属突起の形状を接合に適した
形状にして、金属突起と半導体素子上の電極との
接合をより確実に実施し、接合の信頼性をより高
めた金属リードへの金属突起物形成方法を提供す
ることを目的とする。
発明の構成
金属リードへの金属突起物形成方法において、
金属突起を形成する基板に半球形状の凹部を設け
た構成であつて、前記凹部上に前記金属突起を形
成することを特徴とするものである。この方法に
より、金属突起の半導体素子上の電極と接すべき
面は平担とならず、その形状は凹部の形状に応じ
て半球形等にすることができるものである。
金属突起を形成する基板に半球形状の凹部を設け
た構成であつて、前記凹部上に前記金属突起を形
成することを特徴とするものである。この方法に
より、金属突起の半導体素子上の電極と接すべき
面は平担とならず、その形状は凹部の形状に応じ
て半球形等にすることができるものである。
実施例の説明
第２図ａ，ｂは本発明の実施例の金属リードへ
の金属突起物形成方法で用いる基板の形状を示し
ている。これらの図において基板３１，３１′上
の金属突起を形成する位置にそれぞれ凹部３２，
３２′形成する。第２図ａはＶ形の溝、ｂは半球
形の溝を有しており、凹部の溝は、光蝕刻法や、
機械加工法によつて形成し、溝の深さは、例え
ば、20〜40μｍ程度に設けるものである。
の金属突起物形成方法で用いる基板の形状を示し
ている。これらの図において基板３１，３１′上
の金属突起を形成する位置にそれぞれ凹部３２，
３２′形成する。第２図ａはＶ形の溝、ｂは半球
形の溝を有しており、凹部の溝は、光蝕刻法や、
機械加工法によつて形成し、溝の深さは、例え
ば、20〜40μｍ程度に設けるものである。
次に第２図ａの基板に関して説明すると、第３
図ａに示すように、全面にAu、Cu、Ni、Pd、
Pt等の金属膜３２を形成し、電解メツキ法、ス
クリーン印刷法等により金属突起３４を前記凹部
３２上に形成させる。
図ａに示すように、全面にAu、Cu、Ni、Pd、
Pt等の金属膜３２を形成し、電解メツキ法、ス
クリーン印刷法等により金属突起３４を前記凹部
３２上に形成させる。
この様にして形成された金属突起の形状は第２
図ａの如くのＶ溝をもつ基板を用いれば第４図ａ
の様に三角錐状部４０をもつ金属突起３４を得る
ことができる。また第２図ｂの如くの半球形の溝
を有する基板を用いれば、第４図ｂの様に半球状
４０′の金属突起３４′を得ることができる。一
方、基板と接していない金属突起の反対面は、平
らな形状４１，４１′に形成するものである。
図ａの如くのＶ溝をもつ基板を用いれば第４図ａ
の様に三角錐状部４０をもつ金属突起３４を得る
ことができる。また第２図ｂの如くの半球形の溝
を有する基板を用いれば、第４図ｂの様に半球状
４０′の金属突起３４′を得ることができる。一
方、基板と接していない金属突起の反対面は、平
らな形状４１，４１′に形成するものである。
なお、第３図ｂに示すように凹部３１を形成し
た基板３１と金属膜３３との間に樹脂層３５を設
けた構成が他の実施例として考えられ、この様な
構成にすると、前記金属突起３４を金属リードに
接合（転写）する際の熱が基板３１側に流出し、
接合温度を急激に減少せしめるのを防いだり、あ
るいは、前記樹脂層３５が緩衡剤となり加圧によ
つて基板が損傷するのを防ぐことができる。した
がつて、安定で、かつ確実なる金属突起の金属リ
ードへの接合（転写）を得ることができる。
た基板３１と金属膜３３との間に樹脂層３５を設
けた構成が他の実施例として考えられ、この様な
構成にすると、前記金属突起３４を金属リードに
接合（転写）する際の熱が基板３１側に流出し、
接合温度を急激に減少せしめるのを防いだり、あ
るいは、前記樹脂層３５が緩衡剤となり加圧によ
つて基板が損傷するのを防ぐことができる。した
がつて、安定で、かつ確実なる金属突起の金属リ
ードへの接合（転写）を得ることができる。
更に本発明の金属突起物形成方法で用いる基板
において、第２図ａ，ｂに示す凹部３２，３２′
が設けられた基板３１，３１′は、金属突起が電
解メツキ法で形成されるものならば導電性部材を
用い、直接、前記凹部３２，３２′上に金属突起
を形成しても良いし、スクリーン印刷法等で前記
金属突起を形成するものであるならば、絶縁部
材、導電部材のいずれも用いることができる。こ
の様に基板と接する側の金属突起は半球形状とな
り、反対面の金属突起は平らに形成される。
において、第２図ａ，ｂに示す凹部３２，３２′
が設けられた基板３１，３１′は、金属突起が電
解メツキ法で形成されるものならば導電性部材を
用い、直接、前記凹部３２，３２′上に金属突起
を形成しても良いし、スクリーン印刷法等で前記
金属突起を形成するものであるならば、絶縁部
材、導電部材のいずれも用いることができる。こ
の様に基板と接する側の金属突起は半球形状とな
り、反対面の金属突起は平らに形成される。
いずれにせよ前述した方法であれば、工数が短
縮されるので著じるしく安い基板を提供できるも
のである。
縮されるので著じるしく安い基板を提供できるも
のである。
発明の効果
以上の様に本発明の金属リードへの金属突起物
形成方法は、基板に凹部を設けることにより、半
導体素子の電極に接合するのに好適な半球状等の
金属突起を得ることができる。
形成方法は、基板に凹部を設けることにより、半
導体素子の電極に接合するのに好適な半球状等の
金属突起を得ることができる。
すなわち、転写バンプ方式により金属リードの
先端に接合した本発明で用いる基板により形成さ
れた金属突起は、半導体素子上の電極に接し、加
圧、加熱された際、半球等の金属突起の先端は突
がつた形状をしているために、前記電極上の表面
に形成されている薄い酸化物層を容易に除去でき
る。このために安定で、確実な、信頼性の高い一
括接合を得ることができる。
先端に接合した本発明で用いる基板により形成さ
れた金属突起は、半導体素子上の電極に接し、加
圧、加熱された際、半球等の金属突起の先端は突
がつた形状をしているために、前記電極上の表面
に形成されている薄い酸化物層を容易に除去でき
る。このために安定で、確実な、信頼性の高い一
括接合を得ることができる。
又、基板と接していない反対面の金属突起が平
担に形成されているから、前記平担な金属突起側
に金属リードを位置合せ加圧しても、金属リード
が、前記金属突起より滑り、位置づれを発生せし
めたり、これによる不充分な接合を発生させる事
がない、すなわち、加圧時に前記金属リードは金
属突起の平らな部分を充分に、確実に圧すること
ができる。したがつて、著じるしく信頼性の高い
接合を得ることができるものである。
担に形成されているから、前記平担な金属突起側
に金属リードを位置合せ加圧しても、金属リード
が、前記金属突起より滑り、位置づれを発生せし
めたり、これによる不充分な接合を発生させる事
がない、すなわち、加圧時に前記金属リードは金
属突起の平らな部分を充分に、確実に圧すること
ができる。したがつて、著じるしく信頼性の高い
接合を得ることができるものである。
このように本発明の方法における基板を用い
て、形成した金属突起は、一方が半円球状等の形
状をし、他方が平らな面を有しているから、丁
度、ワイヤボンデイングのネイルヘツドの金ボー
ルの熱圧着接合を一括して接合するに理想的な金
属突起の形状と加圧の状態を得ることが出来るも
のである。
て、形成した金属突起は、一方が半円球状等の形
状をし、他方が平らな面を有しているから、丁
度、ワイヤボンデイングのネイルヘツドの金ボー
ルの熱圧着接合を一括して接合するに理想的な金
属突起の形状と加圧の状態を得ることが出来るも
のである。
第１図ａ〜ｅは本発明者らがすでに提案した転
写バンプ方式を示す製造工程断面図、第２図ａ，
ｂは本発明の金属突起物形成方法で用いる基板の
実施例を示す断面図、第３図ａ，ｂはそれぞれ本
発明の実施例の方法により基板上に金属突起を形
成した状態を示す断面図、第４図ａ，ｂは本発明
の実施例の方法で用いる金属突起の断面図であ
る。 ３１，３１′……基板、３２，３２′……凹部、
３３……金属膜、３４，３４′……金属突起、３
５……樹脂層。
写バンプ方式を示す製造工程断面図、第２図ａ，
ｂは本発明の金属突起物形成方法で用いる基板の
実施例を示す断面図、第３図ａ，ｂはそれぞれ本
発明の実施例の方法により基板上に金属突起を形
成した状態を示す断面図、第４図ａ，ｂは本発明
の実施例の方法で用いる金属突起の断面図であ
る。 ３１，３１′……基板、３２，３２′……凹部、
３３……金属膜、３４，３４′……金属突起、３
５……樹脂層。
Claims (1)
- １ 基板上に形成された金属突起を金属リードに
接合し、前記基板より前記金属突起を分離した
後、前記金属リードに接合した金属突起と半導体
素子上の電極とを加圧、加熱して接合する方法に
おいて、前記基板の主面に複数の凹部が設けられ
前記凹部に前記金属突起が形成されるとともに前
記凹部の内面が半球形状の空間部を形成してなる
ことを特徴とする金属リードへの金属突起物形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57199203A JPS5988860A (ja) | 1982-11-12 | 1982-11-12 | 金属リ−ドへの金属突起物形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57199203A JPS5988860A (ja) | 1982-11-12 | 1982-11-12 | 金属リ−ドへの金属突起物形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5988860A JPS5988860A (ja) | 1984-05-22 |
| JPH0214779B2 true JPH0214779B2 (ja) | 1990-04-10 |
Family
ID=16403851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57199203A Granted JPS5988860A (ja) | 1982-11-12 | 1982-11-12 | 金属リ−ドへの金属突起物形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5988860A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| US5829128A (en) | 1993-11-16 | 1998-11-03 | Formfactor, Inc. | Method of mounting resilient contact structures to semiconductor devices |
| US6624648B2 (en) | 1993-11-16 | 2003-09-23 | Formfactor, Inc. | Probe card assembly |
| EP1439397A3 (en) * | 1994-11-15 | 2009-09-02 | FormFactor, Inc. | Method of performing a burn-in |
| KR100252457B1 (ko) * | 1995-05-26 | 2000-04-15 | 이고르 와이. 칸드로스 | 캔틸레버 요소및 희생기층을 사용하는 상호 접속요소의 제작방법 |
| US6441315B1 (en) | 1998-11-10 | 2002-08-27 | Formfactor, Inc. | Contact structures with blades having a wiping motion |
| US7084650B2 (en) | 2002-12-16 | 2006-08-01 | Formfactor, Inc. | Apparatus and method for limiting over travel in a probe card assembly |
| US7528618B2 (en) | 2006-05-02 | 2009-05-05 | Formfactor, Inc. | Extended probe tips |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147680A (en) * | 1980-04-16 | 1981-11-16 | Kurita Water Ind Ltd | Treatment of waste water |
-
1982
- 1982-11-12 JP JP57199203A patent/JPS5988860A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5988860A (ja) | 1984-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100507300B1 (ko) | 멀티칩 모듈 및 그 제조방법 | |
| EP0208494B1 (en) | Method of fabricating a semiconductor apparatus comprising two semiconductor devices | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| US6368896B2 (en) | Method of wafer level chip scale packaging | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| KR20050065318A (ko) | 반도체장치 및 그 제조 방법 | |
| US7198979B2 (en) | Method for manufacturing a stack arrangement of a memory module | |
| JPH0214779B2 (ja) | ||
| JPH0158864B2 (ja) | ||
| JP2000286293A (ja) | 半導体装置および半導体素子実装用回路基板 | |
| US6424049B1 (en) | Semiconductor device having chip-on-chip structure and semiconductor chip used therefor | |
| JPS6234143B2 (ja) | ||
| KR100422271B1 (ko) | 마이크로 비지에이 방식 반도체 패키지의 빔 리드 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JPH0158863B2 (ja) | ||
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPS6290939A (ja) | 半導体装置 | |
| JPS63160249A (ja) | 半導体装置 | |
| JPH1022329A (ja) | 半導体装置 | |
| JPH0129061B2 (ja) |