Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0215950B2 - - Google Patents
[go: Go Back, main page]

JPH0215950B2 - - Google Patents

Info

Publication number
JPH0215950B2
JPH0215950B2 JP58056473A JP5647383A JPH0215950B2 JP H0215950 B2 JPH0215950 B2 JP H0215950B2 JP 58056473 A JP58056473 A JP 58056473A JP 5647383 A JP5647383 A JP 5647383A JP H0215950 B2 JPH0215950 B2 JP H0215950B2
Authority
JP
Japan
Prior art keywords
memory cassette
memory
cassette
circuit
adapter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58056473A
Other languages
Japanese (ja)
Other versions
JPS59180869A (en
Inventor
Seiichi Hatsutori
Kunio Kanda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP58056473A priority Critical patent/JPS59180869A/en
Publication of JPS59180869A publication Critical patent/JPS59180869A/en
Publication of JPH0215950B2 publication Critical patent/JPH0215950B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、少なくとも2線構成の電源兼信号回
路が構成されることによつてメモリカセツトをア
ダプタ等の本体装置にセツトするコネクタの接続
状態を監視するメモリカセツトのセツト状態監視
装置に関し、特にメモリカセツトを動作させるう
えで必要な電源兼信号線を使用して、新たな検出
用の信号線の追加なしにメモリカセツト状態を監
視するようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention provides a method for controlling the connection state of a connector for setting a memory cassette into a main unit such as an adapter by configuring a power supply/signal circuit having at least two wires. Regarding the set state monitoring device of the memory cassette to be monitored, the state of the memory cassette can be monitored without adding a new signal line for detection by using the power supply and signal line necessary for operating the memory cassette. It is something.

〔発明の技術的背景と問題点〕[Technical background and problems of the invention]

最近、プログラム、データを記憶するための外
部記憶装置として、磁気テープカセツトと共にバ
ブルメモリや半導体メモリを内蔵したメモリカセ
ツトが実用化されている。このメモリカセツトは
記憶、読出しにデータの変復調を必要とせず、又
駆動機構を必要としない。従つて、メモリカセツ
トはデータの信頼性が高く、装置が小型化でき、
また故障が少ないというメモリがある。
Recently, memory cassettes containing bubble memories and semiconductor memories have been put into practical use as external storage devices for storing programs and data, as well as magnetic tape cassettes. This memory cassette does not require data modulation/demodulation for storage or reading, nor does it require a drive mechanism. Therefore, memory cassettes have high data reliability, can be made smaller, and
It also has memory that has fewer failures.

このようなメモリカセツトは、 第1図に示す様に、メモリカセツト3のコネク
タ3′とアダプタ2のコネクタ2″を接続し、更に
アダプタ2は接続線の先端に設けられたコネクタ
2′を数値制御装置(NC)等の主本体装置1に
接続し、副本体としてのアダプタ2の読出し制御
を受けてメモリカセツト3に記憶されたプログラ
ム、データ等をアダプタ2を介し本体装置1のメ
モリ等にロードするのに用いられる。本体装置1
はこのロードされたプログラム、データ等を用い
て所望の処理を実行する。従つて、本体装置1に
は予じめ必要なプログラム、データ等を記憶して
いなくても、稼動中に必要が生じた時点で、アダ
プタ2をコネクタ2′により接続し、更に必要な
プログラム、データ等の記憶されたメモリカセツ
ト3をコネクタ2″,3′を介してアダプタ2に接
続して、メモリカセツト3のプログラム、データ
等を自己のメモリにロードすれば所望の処理を実
行できる。ここで、メモリカセツト3には一般に
は駆動のための電源を持つていないので、電源は
本体装置1からアダプタ2を介し供給される。ま
た、アダプタ2とメモリカセツト3とはコネクタ
2″,3′のいずれかが雄型、雌型となつていて機
械的結合によつて電気的接続が行なわれ、人手に
よつてその着脱が行なわれる。そして、アダプタ
2の制御回路はメモリカセツトの接続を検知し
て、本体装置1の指示により、メモリカセツト3
の記憶内容を読出すものである。
In such a memory cassette, as shown in Fig. 1, the connector 3' of the memory cassette 3 and the connector 2'' of the adapter 2 are connected, and the adapter 2 is connected to the connector 2' provided at the end of the connecting wire by a numerical value. It is connected to the main body device 1 such as a control device (NC), and the program, data, etc. stored in the memory cassette 3 are transferred to the memory, etc. of the main body device 1 via the adapter 2 under the read control of the adapter 2 as a sub-main body. Used for loading.Main device 1
executes desired processing using the loaded program, data, etc. Therefore, even if the main unit 1 does not store necessary programs, data, etc. in advance, when the need arises during operation, the adapter 2 can be connected via the connector 2' and the necessary programs, data, etc. can be stored in the main unit 1. By connecting the memory cassette 3 storing data etc. to the adapter 2 via the connectors 2'', 3' and loading the programs, data, etc. in the memory cassette 3 into its own memory, desired processing can be executed. Since the memory cassette 3 generally does not have a power source for driving, power is supplied from the main unit 1 through the adapter 2.The adapter 2 and the memory cassette 3 are connected to connectors 2'' and 3'. One of them is a male type and a female type, and the electrical connection is made by mechanical coupling, and the attachment and detachment are performed manually. Then, the control circuit of the adapter 2 detects the connection of the memory cassette and connects the memory cassette 3 according to instructions from the main unit 1.
This is to read the memory contents of.

このような構成において、従来アダプタ2はカ
セツト3が接続されていない場合でも、アダプタ
2からカセツト3へ供給されるアダプタ側電源は
オン状態にあり、また、カセツト・アダプタ間の
インターフエイス信号はアクテイブの状態であつ
た。一方、前述のコネクタによる機械的結合にお
いては、コネクタのピンが多数あるため、メモリ
カセツト3とアダプタ2のコネクタ接続の際、コ
ネクタの多数のピンが同時に接触することは殆ん
どなく、多数のピンが順次接触して結合されるこ
とになる。このため、コネクタのピンの接触順序
によつては、まわりこみの電圧によつて内蔵する
半導体メモリ、バブルメモリ等が破壊する恐れが
ある。例えば、電源から+5Vが印加されたピン
が接触していて、接地ピンが接触していない一瞬
においては、他の接触ピンとの関係でまわりこみ
電圧が半導体メモリ等に付与される恐れがある。
従つてせつかく記憶された貴重なプログラム、デ
ータが破壊されたり、最悪の場合には半動体メモ
リ等そのものが破壊される恐れがある。同時に、
ピンの接触状態は、人手による挿入操作であれば
当然に、その挿入時に段階的に、かつ挿入動作毎
にそれをとりあつかう人間によつても変化する。
したがつてコネクタのピンの電位変化に基づいて
挿入状態を監視すると、挿入操作が行なわれる間
に電位が変化するから、いわゆるチヤタリングが
生じて不都合であつた。
In such a configuration, the adapter side power supply supplied from the adapter 2 to the cassette 3 is in the on state even when the cassette 3 is not connected to the conventional adapter 2, and the interface signal between the cassette and the adapter is in the active state. It was in a state of On the other hand, in the mechanical connection using the connector described above, since the connector has a large number of pins, when connecting the memory cassette 3 and the adapter 2, the many pins of the connector almost never come into contact at the same time. The pins will be brought into contact and coupled in sequence. Therefore, depending on the order in which the pins of the connector are contacted, there is a risk that the built-in semiconductor memory, bubble memory, etc. may be destroyed by the surrounding voltage. For example, if a pin to which +5V is applied from the power supply is in contact, but the ground pin is not in contact for a moment, there is a risk that a wrap-around voltage will be applied to the semiconductor memory etc. due to the relationship with other contact pins.
Therefore, valuable programs and data that have been painstakingly stored may be destroyed, or in the worst case, the semi-dynamic memory itself may be destroyed. at the same time,
The contact state of the pin naturally changes in the case of a manual insertion operation, but also changes step by step during the insertion and also depending on the person handling the insertion operation for each insertion operation.
Therefore, if the insertion state is monitored based on changes in the potential of the pins of the connector, the potential changes during the insertion operation, causing so-called chattering, which is inconvenient.

このような情況下にあつて、完全にメモリカセ
ツトが本体に接続されたことを検知することは不
可欠であり、従来以下のような方策が講じられて
いた。
Under such circumstances, it is essential to detect that the memory cassette is completely connected to the main body, and conventionally the following measures have been taken.

第2図は従来のメモリカセツトの挿入検出方式
回路図であり、メモリカセツト3はEEPROM
(電気的消去可能なプログラマブルROM)等の
半導体メモリ3a,3bが並列に複数接続されて
おり、電源供給ライン3f,3g、アースライン
3h、挿入検出ルーブ3cが設けられている。図
においては、メモリカセツト3とアダプタ2とが
コネクタ3′,2″で接続されている状態を示し、
アダプタ2とメモリカセツト3の接続位置の丸印
はコネクタ2″と3′のピンが結合されていること
を示している。一方、アダプタ2には、電源供給
ライン2f,2gと、接地された接地ライン2d
と、インバータ回路2b及びインバータ回路2b
の出力で電源供給ライン2gへの電源電圧の供給
を制御したり、メモリカセツトの完全なセツト状
態の確認をしたりする制御回路2aが設けられて
いる。アダプタ2には、その他にメモリカセツト
3や主本体装置1との信号のやりとりをする授受
回路やバツフアメモリ等が設けられているが、説
明を簡単にするために省略してある。
Figure 2 is a circuit diagram of a conventional memory cassette insertion detection system, and memory cassette 3 is an EEPROM
A plurality of semiconductor memories 3a and 3b such as (electrically erasable programmable ROM) are connected in parallel, and power supply lines 3f and 3g, a ground line 3h, and an insertion detection loop 3c are provided. The figure shows a state in which the memory cassette 3 and the adapter 2 are connected through connectors 3' and 2''.
The circle mark at the connection position of adapter 2 and memory cassette 3 indicates that the pins of connectors 2'' and 3' are connected.On the other hand, adapter 2 has power supply lines 2f, 2g and grounded ground line 2d
and inverter circuit 2b and inverter circuit 2b
A control circuit 2a is provided which controls the supply of power supply voltage to the power supply line 2g and confirms that the memory cassette is completely set using the output of the memory cassette. The adapter 2 is also provided with a transmitting/receiving circuit for exchanging signals with the memory cassette 3 and the main body device 1, a buffer memory, etc., but these are omitted for the sake of simplicity.

そこで、アダプタ2とメモリカセツト3が図の
如く結合されると、メモリカセツト3のアースラ
イン3hはアダプタ2の接地ライン2dに接続さ
れるので、検出ループ3cを介し、アダプタ回路
2のインバータ回路2bの入力は接地電位とな
り、インバータ回路2bから挿入検出信号が発生
され、制御回路2aに通知される。一方、メモリ
カセツト3にはアダプタ2の電源供給ライン2
f,2gから各々+電源、−電源が、その電源供
給ライン3f,3gに供給され、メモリカセツト
3のメモリ3a,3bや図示しないメモリ制御回
路で利用される。この場合にメモリカセツト3が
アダプタ2のコネクタ2″に挿入される瞬間には、
コネクタ2″のピンとコネクタ3′のピン全部が同
時に接触して結合するのではなく、一部のピンが
接触ししかもその接触状態は安定でない。このた
め、例えば、アースライン3hと接地ライン2d
とがピンにより接触する前に電源供給ライン2
f,3f,2g,3gが接触すると、コンデンサ
3dを介しメモリ3a,3bに−電源(−12V)
が付与されるばかりか、検出ループ3cを介して
−電源がアダプタ内部回路に付与され、メモリカ
セツト3のメモリ3a,3bが破壊されるばかり
でなく、アダプタ2の内部回路(インバータ回路
2b等)も破壊される恐れがある。このため、ア
ースライン3hと接地ライン2dとがピンにより
接触すると出力される挿入検出信号によつ電源の
供給を開始すれば、アースライン3hと接地ライ
ン2dの接触前の破壊を防止できるが、前述の如
く接触状態は安定でなく、インバータ回路2bの
入力信号は第4図の如く、チヤタリング状態とな
り、接触後一定期間接触状態が安定しないので、
同様の問題が生ずる。
Therefore, when the adapter 2 and the memory cassette 3 are connected as shown in the figure, the ground line 3h of the memory cassette 3 is connected to the ground line 2d of the adapter 2, so that the inverter circuit 2b of the adapter circuit 2 is connected to the inverter circuit 2b of the adapter circuit 2 via the detection loop 3c. The input of the inverter circuit 2b becomes the ground potential, and an insertion detection signal is generated from the inverter circuit 2b and is notified to the control circuit 2a. On the other hand, the power supply line 2 of the adapter 2 is connected to the memory cassette 3.
+power and -power are respectively supplied from f and 2g to the power supply lines 3f and 3g, and are utilized by the memories 3a and 3b of the memory cassette 3 and a memory control circuit (not shown). In this case, the moment the memory cassette 3 is inserted into the connector 2'' of the adapter 2,
The pins of the connector 2'' and the pins of the connector 3' do not all contact and connect at the same time, but some pins make contact and the contact state is not stable.For this reason, for example, the ground line 3h and the ground line 2d
Power supply line 2 before the pins make contact with the
When f, 3f, 2g, and 3g come into contact, the power supply (-12V) is applied to the memories 3a and 3b via the capacitor 3d.
Not only is power applied to the internal circuits of the adapter through the detection loop 3c, not only the memories 3a and 3b of the memory cassette 3 are destroyed, but also the internal circuits of the adapter 2 (inverter circuit 2b, etc.) are damaged. may also be destroyed. Therefore, if the power supply is started based on the insertion detection signal that is output when the ground line 3h and the ground line 2d come into contact with each other with a pin, it is possible to prevent the ground line 3h and the ground line 2d from being destroyed before they come into contact. As mentioned above, the contact state is not stable, and the input signal of the inverter circuit 2b is in a chattering state as shown in FIG. 4, and the contact state is not stable for a certain period of time after contact.
A similar problem arises.

そこで、更に係る検出ループによる電位のまわ
り込みを防止するため、検出ループは他と電圧的
に絶縁してメモリカセツト3に設け、かつ挿入検
出も接触状態が安定したことを検出して行なうよ
うにしていた。
Therefore, in order to further prevent the potential from sneaking around due to such a detection loop, the detection loop is provided in the memory cassette 3 insulated from others in terms of voltage, and insertion detection is also performed by detecting that the contact state has stabilized. was.

第3図はその検出方式のブロツク図で、第2図
に対応した状態を示してあり、第2図と同一のも
のは同一の記号で示してある。
FIG. 3 is a block diagram of the detection system, showing a state corresponding to FIG. 2, and the same parts as in FIG. 2 are indicated by the same symbols.

第3図に示す検出装置が、第2図の検出方式と
相違するのは、検出ルーブ3e及び監視回路2c
に関する点である。すなわち第一にメモリカセツ
ト3の検出ループ3eはメモリカセツト3内の他
の回路、ラインと接続されておらず、電気的に絶
縁されて設けられていることである。即ち、検出
ループ3eのコネクタピンも電気的に絶縁されて
いる。このため、メモリカセツト3のアダプタ2
への挿入初期において、他のラインからの電位の
回り込みが生じないので、検出ループ3eを介し
ての悪影響が防止できる。
The detection device shown in FIG. 3 differs from the detection method shown in FIG. 2 in that the detection lube 3e and the monitoring circuit 2c
This is a relevant point. That is, firstly, the detection loop 3e of the memory cassette 3 is not connected to other circuits or lines within the memory cassette 3, and is provided in an electrically insulated manner. That is, the connector pins of the detection loop 3e are also electrically insulated. Therefore, the adapter 2 of the memory cassette 3
At the initial stage of insertion into the line, potentials from other lines do not run around, so that adverse effects via the detection loop 3e can be prevented.

第二に、アダプタ2に監視回路2cが設けられ
ていることである。監視回路2cはインバータ回
路2bの入力に第4図の如くチヤタリングが含ま
れても、チヤタリングを除去し安定状態を検出す
るものである。
Second, the adapter 2 is provided with a monitoring circuit 2c. Even if the input of the inverter circuit 2b includes chattering as shown in FIG. 4, the monitoring circuit 2c removes the chattering and detects a stable state.

しかしながら、第3図のようなセツト状態監視
装置では、第2図のものに比較した場合、メモリ
カセツト3をアダプタ2等の本体装置にセツトす
るコネクタのピンの数が多くなる。したがつてコ
ネクタの接触状態を監視して、本体装置側からメ
モリカセツトのデータの読み出し書込みを制御す
るとき、カセツト3およびアダプタ2のピン数が
多いだけその接触不良が生じる確率は高くなり、
そのメンテナンスに問題があつた。また、従来の
メモリカセツトの挿入検出方式における検出装置
は、メモリカセツトの挿入操作時の接触状態に依
存するために誤動作を招来する恐れがあつた。
However, in the set state monitoring device as shown in FIG. 3, the number of pins of the connector for setting the memory cassette 3 to the main body device such as the adapter 2 is increased when compared to the device shown in FIG. Therefore, when monitoring the contact state of the connector and controlling reading and writing of data in the memory cassette from the main unit side, the probability that a contact failure will occur increases as the number of pins in the cassette 3 and adapter 2 increases.
There was a problem with its maintenance. Further, the detection device in the conventional memory cassette insertion detection method relies on the contact state during the insertion operation of the memory cassette, which may lead to malfunction.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記問題点を解決するために
メモリカセツトとアダプタを結合するコネクタの
ピン数を減らすことにより、コネクタ回路構成を
簡素化し、かつメモリカセツトの挿入操作時の接
触状態に依存することなく、コネクタの接続状態
を監視できるメモリカセツト状態監視装置を提供
することである。
An object of the present invention is to simplify the connector circuit configuration by reducing the number of pins of the connector that connects the memory cassette and the adapter in order to solve the above-mentioned problems, and to reduce the number of pins of the connector that connects the memory cassette and the adapter. To provide a memory cassette state monitoring device capable of monitoring the connection state of a connector without any trouble.

本発明の他の目的は、メモリカセツトのセツト
状態の検出回路を設けると共にメモリカセツト側
においてオペレータがそのセツト状態を視認でき
るようにしたメモリカセツトのセツト状態監視方
式を提供することである。
Another object of the present invention is to provide a system for monitoring the set state of a memory cassette which is provided with a circuit for detecting the set state of the memory cassette and which allows an operator to visually check the set state on the memory cassette side.

本発明の更に他の目的は、上記コネクタのピン
の数を減らすために電源兼信号回路にメモリカセ
ツトのセツト状態検出用の電気素子を設けるよう
にした新規なメモリカセツトのセツト状態監視方
式を提供することにある。
Still another object of the present invention is to provide a novel memory cassette set state monitoring system in which an electric element for detecting the set state of the memory cassette is provided in the power supply/signal circuit in order to reduce the number of pins of the connector. It's about doing.

〔発明の概要〕[Summary of the invention]

メモリカセツトのセツト状態を監視するに際
し、アダプタとメモリカセツト間を接続する電源
兼信号線を2線となし、メモリカセツト側の2線
間に接続された電気素子と、この電気素子に流れ
る微小電流を電源兼信号回路を介して本体装置側
で受け取つてメモリカセツトのセツト状態を検出
する検出回路とを設け、メモリカセツトを動作さ
せるうえで必要な電源兼信号線を使用して、新た
な検出用の信号線の追加なしに、本来の動作範囲
外の微小な電流が流れるような電気素子として、
例えば、抵抗、発光ダイオード等を上記2線間に
接続するようにして、アダプタとメモリカセツト
間のコネクタのピン数の減少を図り、当該回路を
簡素化すると共にメモリカセツトの完全なセツト
状態の監視を常時確実に行ない得る様にする。
When monitoring the setting status of the memory cassette, the power supply/signal line connecting between the adapter and the memory cassette is two wires, and an electric element connected between the two wires on the memory cassette side and a minute current flowing through this electric element are used. A detection circuit is provided to detect the set state of the memory cassette by receiving the information on the main unit side via the power supply and signal circuit, and to use the power supply and signal line necessary to operate the memory cassette, a new detection circuit is installed. As an electrical element that allows a minute current outside the original operating range to flow without the addition of signal lines,
For example, by connecting a resistor, light emitting diode, etc. between the two wires, the number of pins in the connector between the adapter and the memory cassette can be reduced, simplifying the circuit and monitoring the complete setting of the memory cassette. to ensure that this is carried out reliably at all times.

〔発明の構成〕[Structure of the invention]

本発明は、少なくとも2線構成の電源兼信号回
路が構成されることによつてメモリカセツトをア
ダプタ等の本体装置にセツトするコネクタの接続
状態を監視し、本体装置側からメモリカセツトの
データの読み出し書込みを制御するようにしたメ
モリカセツトのセツト状態監視装置において、前
記メモリカセツト側の2線間に接続された電気素
子と、この電気素子に流れる微小電流を前記電源
兼信号回路を介して前記本体装置側で受け取つて
前記メモリカセツト状態を検出する検出回路とを
具備することを特徴とするメモリカセツトのセツ
ト状態監視装置である。
The present invention includes a power supply/signal circuit having at least two wires to monitor the connection state of a connector for setting a memory cassette to a main unit such as an adapter, and to read data from the memory cassette from the main unit. In a memory cassette setting status monitoring device that controls writing, an electrical element connected between two wires on the memory cassette side and a minute current flowing through this electrical element are connected to the main body via the power supply and signal circuit. The present invention is a memory cassette set state monitoring device characterized by comprising a detection circuit that receives the state of the memory cassette on the device side and detects the state of the memory cassette.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図面に従つて詳細に説
明する。なお、従来装置と同一部分には同一符号
を付し、その説明は省略する。
Embodiments of the present invention will be described in detail below with reference to the drawings. Note that the same parts as those of the conventional device are given the same reference numerals, and the explanation thereof will be omitted.

第5図に示す回路図において、メモリカセツト
3側にはバブルメモリ駆動装置40が50Vの高圧
電源供給ライン30f,30g間に接続されてい
る。5Vの電源供給ライン3f,3g間はバブル
メモリ制御用の半導体装置3i,3j…が接続さ
れている。メモリカセツト3側の上記ライン30
f,30g間には、電気素子3zを接続する。こ
の電気素子3zはメモリカセツトのセツト状態を
検出する検出回路2hを動作させるに足る微小電
流を流す働きをする。そして検出回路2hは、こ
の微小電流を前記電源兼信号回路を介して前記本
体装置側で受け取つて前記メモリカセツトのセツ
ト状態を検出するのである。該電気素子3Zは抵
抗を用いることもできるし、発光ダイオードを接
続することもできる。要は、これらがメモリカセ
ツトのセツト状態の検出回路2hを動作させるに
足るメモリカセツトのセツト状態を検出するため
の電流を流す働きをするものであればどのような
ものでもよい。セツト状態の検出回路2hは一種
の電流検出器であり、A点を流れる電流がある一
定値を越えた場合に制御回路2aに信号を送る。
なお、メモリカセツト3とアダプタ2を接続する
コネクタには信号のやりとりのためのライン用の
ピンが設けられているが、説明を簡単にするた
め、省略してある。
In the circuit diagram shown in FIG. 5, on the memory cassette 3 side, a bubble memory drive device 40 is connected between 50V high voltage power supply lines 30f and 30g. Semiconductor devices 3i, 3j, . . . for bubble memory control are connected between the 5V power supply lines 3f, 3g. The above line 30 on the memory cassette 3 side
An electric element 3z is connected between f and 30g. This electric element 3z functions to flow a minute current sufficient to operate a detection circuit 2h for detecting the set state of the memory cassette. The detection circuit 2h receives this minute current on the main unit side via the power supply/signal circuit and detects the set state of the memory cassette. As the electric element 3Z, a resistor can be used, or a light emitting diode can be connected. In short, any type of circuit may be used as long as it functions to flow a current sufficient to detect the set state of the memory cassette to operate the memory cassette set state detection circuit 2h. The detection circuit 2h in the set state is a type of current detector, and sends a signal to the control circuit 2a when the current flowing through point A exceeds a certain value.
Note that the connector connecting the memory cassette 3 and the adapter 2 is provided with line pins for exchanging signals, but these are omitted to simplify the explanation.

ここで、電源に50Vが印加されているアダプタ
2にメモリカセツト3をコネクタの2本のピンを
介して機械的電気的に接続するとバブルメモリの
動作状態に関係なく電気素子3zには一定の電流
が流れる。該電流を少なくともメモリカセツトの
セツト状態の検出回路2hを動作させるに足りる
電流値として設定しておくことにより、該電流値
に基づいてアンプを介した設定電圧レベルを検出
し、メモリカセツトのセツト状態を検出すること
ができる。そして、当該検出回路2hからの出力
信号を受けて、つまりメモリカセツトの完全なセ
ツトを検出した上で制御回路2aを動作させる。
制御回路が動作すると、本体装置からの指示に基
づいてメモリカセツトの記憶内容の読出し、或い
はメモリカセツトへの書込みを実行することがで
きる。しかし、メモリカセツトが完全にコネクタ
にセツトされていないかぎりは、電源回路が閉じ
た状態にはならず、したがつて上記検出回路2h
には上記設定電流値を越える電流は流入せず、検
出回路2hが所定の電圧レベルを検出できないた
めに制御回路2aは動作しない。つまり、メモリ
カセツトのセツトが不完全であれば、コネクタの
ピンは接触状態は不良となつて、検出回路2hは
動作しない。この様に、アダプタ2とメモリカセ
ツト3間を接続する少なくとも2線構成の電源兼
信号回路が構成され、メモリカセツト側の2線間
に電気素子を接続し、かつ本体装置側でメモリカ
セツトのセツト状態を検出する検出回路を設ける
ことによつて、アダプタ2にメモリカセツト3が
完全にセツトされた状態でメモリカセツト3側の
該2線30f,30g間に本体装置側に設けた検
出回路2hを動作させるに足りる電流を強制的に
流し得るのである。
Here, when the memory cassette 3 is mechanically and electrically connected to the adapter 2 to which 50V is applied to the power supply through the two pins of the connector, a constant current flows through the electric element 3z regardless of the operating state of the bubble memory. flows. By setting the current as a current value sufficient to operate at least the memory cassette set state detection circuit 2h, the set voltage level via the amplifier is detected based on the current value, and the memory cassette set state is detected. can be detected. Then, upon receiving the output signal from the detection circuit 2h, that is, after detecting that the memory cassette is completely set, the control circuit 2a is operated.
When the control circuit operates, the contents stored in the memory cassette can be read out or written to the memory cassette based on instructions from the main unit. However, unless the memory cassette is completely set in the connector, the power supply circuit will not be closed, and therefore the above-mentioned detection circuit 2h
A current exceeding the set current value does not flow into the circuit, and since the detection circuit 2h cannot detect a predetermined voltage level, the control circuit 2a does not operate. In other words, if the memory cassette is incompletely set, the pins of the connector will be in poor contact and the detection circuit 2h will not operate. In this way, a power supply/signal circuit with at least two wires is constructed that connects the adapter 2 and the memory cassette 3, and an electrical element is connected between the two wires on the memory cassette side, and the memory cassette is set on the main unit side. By providing a detection circuit for detecting the state, the detection circuit 2h provided on the main unit side can be connected between the two wires 30f and 30g on the memory cassette 3 side when the memory cassette 3 is completely set in the adapter 2. It is possible to force a current sufficient to operate the device.

次に、本発明の他の実施例について説明する。
第6図及び第7図はそれぞれこれらの実施例を示
した回路図であり、上記実施例との相違点は、電
気素子として抵抗3z′と発光ダイオード3z″をそ
れぞれ用いている。また、図には示されていない
がメモリカセツト3に用いられているメモリは半
導体メモリであり、3a,3bはこれら半導体メ
モリを制御するための半導体装置である。なお、
電源には12Vを印加するようにしている。。第7
図に示す例は、電気素子として発光ダイオードを
用いるようにしたので、メモリカセツトのセツト
状態をオペレータが身近に視認できる。
Next, other embodiments of the present invention will be described.
6 and 7 are circuit diagrams showing these embodiments, respectively, and the difference from the above embodiment is that a resistor 3z' and a light emitting diode 3z'' are used as electric elements, respectively. Although not shown, the memory used in the memory cassette 3 is a semiconductor memory, and 3a and 3b are semiconductor devices for controlling these semiconductor memories.
12V is applied to the power supply. . 7th
In the example shown in the figure, a light emitting diode is used as the electric element, so that the operator can visually check the set state of the memory cassette.

尚、本発明はこれらの実施例に限られず、本発
明の主旨の範囲内で種々の変形が可能であり、本
発明の範囲からこれを排除するものではない。
Note that the present invention is not limited to these embodiments, and various modifications can be made within the scope of the gist of the present invention, and these are not excluded from the scope of the present invention.

〔発明の効果〕〔Effect of the invention〕

上述した様に、本発明は、本体装置とメモリカ
セツトを接続する電源回路を2線とし、メモリカ
セツト側の該2線間に本体装置にメモリカセツト
が完全にセツトされた状態で本体装置側に設けた
検出回路を動作させるに足る電流を強制的に流し
得る電気素子を設けるようにしたので、 (1) 当該メモリカセツトのセツト状態監視方式に
おけるコネクタのピン数を減少させることがで
き、ピン数の減少に伴なうメンテナンスを容易
にすることができる。
As described above, the present invention uses a two-wire power supply circuit that connects the main unit and the memory cassette, and connects the main unit with the memory cassette completely set in the main unit between the two wires on the memory cassette side. Since an electric element is provided that can force a current sufficient to operate the provided detection circuit, (1) the number of connector pins in the memory cassette set state monitoring system can be reduced; Maintenance can be facilitated due to the decrease in

(2) 当該メモリカセツトのセツト状態監視方式の
回路構成が簡素化され、コストを低減できる。
(2) The circuit configuration of the set state monitoring method for the memory cassette is simplified, and costs can be reduced.

(3) 当該メモリカセツトの挿入操作時の接触状態
にかかわりなく、メモリカセツトの完全なセツ
ト状態を常時確実に監視することができる。
(3) Regardless of the contact state during the insertion operation of the memory cassette, the complete setting state of the memory cassette can be reliably monitored at all times.

(4) 電気素子として発光ダイオードを用いる場合
は、メモリカセツトのセツト状態をオペレータ
が身近において目で確認でき、メモリカセツト
のセツト状態が不良になつた様な場合に迅速に
対処可能であり、メモリカセツトのプログラ
ム・データの破壊等を防止することができる。
(4) When a light emitting diode is used as an electric element, the operator can visually check the setting status of the memory cassette nearby, and can quickly take action if the memory cassette is set incorrectly. Destruction of programs and data in the cassette can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はメモリカセツトの利用状態を説明した
ブロツク図、第2図乃至第4図は従来例の回路
図、第5図乃至第7図は本発明の実施例構成を示
す回路図である。 図中、1……本体装置、2……アダプタ、3…
…メモリカセツト、2′,2″,3′……コネクタ、
2a……制御回路、2h……検出回路、3a,3
b……半導体装置、3i,3j……半導体装置、
3z……電気素子、3z′……抵抗、3z″……発光
ダイオード。
FIG. 1 is a block diagram illustrating how a memory cassette is used, FIGS. 2 through 4 are circuit diagrams of a conventional example, and FIGS. 5 through 7 are circuit diagrams showing an embodiment of the present invention. In the figure, 1... Main unit, 2... Adapter, 3...
...Memory cassette, 2', 2'', 3'...Connector,
2a...control circuit, 2h...detection circuit, 3a, 3
b...Semiconductor device, 3i, 3j...Semiconductor device,
3z...Electric element, 3z'...Resistor, 3z''...Light emitting diode.

Claims (1)

【特許請求の範囲】 1 少なくとも2線構成の電源兼信号回路が構成
されることによつてメモリカセツトをアダプタ等
の本体装置にセツトするコネクタの接続状態を監
視し、本体装置側からメモリカセツトのデータの
読み出し書込みを制御するようにしたメモリカセ
ツトのセツト状態監視装置において、前記メモリ
カセツト側の2線間に接続された電気素子と、こ
の電気素子に流れる微小電流を前記電源兼信号回
路を介して前記本体装置側で受け取つて前記メモ
リカセツトのセツト状態を検出する検出回路とを
具備することを特徴とするメモリカセツトのセツ
ト状態監視装置。 2 前記電気素子として抵抗を用いることを特徴
とする特許請求の範囲第1項に記載のメモリカセ
ツトのセツト状態監視装置。 3 前記電気素子として発光ダイオードを用いる
ことを特徴とする特許請求の範囲第1項に記載の
メモリカセツトのセツト状態監視装置。 4 前記メモリカセツトがバブルメモリからなる
ことを特徴とする特許請求の範囲第1項に記載の
メモリカセツトのセツト状態監視装置。 5 前記メモリカセツトが半導体メモリからなる
ことを特徴とする特許請求の範囲第1項に記載の
メモリカセツトのセツト状態監視装置。 6 前記メモリカセツトのセツト状態を検出する
検出回路は、その出力信号によつて本体装置から
の指示に基づいてメモリカセツトの記憶内容の読
出し、メモリカセツトへの書込みのための制御回
路を動作させることを特徴とする特許請求の範囲
第1項に記載のメモリカセツトのセツト状態監視
装置。
[Scope of Claims] 1. By configuring a power supply/signal circuit with at least two wires, it is possible to monitor the connection state of a connector used to set a memory cassette in the main unit, such as an adapter, and to connect the memory cassette from the main unit side. In a memory cassette setting status monitoring device that controls reading and writing of data, an electric element connected between two wires on the memory cassette side and a minute current flowing through this electric element are connected through the power supply and signal circuit. 1. A memory cassette set state monitoring device comprising: a detection circuit that receives the data on the main unit side and detects the set state of the memory cassette. 2. The memory cassette set state monitoring device according to claim 1, wherein a resistor is used as the electric element. 3. The device for monitoring the set state of a memory cassette according to claim 1, wherein a light emitting diode is used as the electric element. 4. The memory cassette set state monitoring device according to claim 1, wherein the memory cassette is made of a bubble memory. 5. The memory cassette set state monitoring device according to claim 1, wherein the memory cassette is made of a semiconductor memory. 6. The detection circuit for detecting the set state of the memory cassette operates a control circuit for reading and writing the memory contents of the memory cassette based on an instruction from the main unit using its output signal. A memory cassette setting status monitoring device according to claim 1, characterized in that:
JP58056473A 1983-03-31 1983-03-31 Monitoring system of set state of memory cassette Granted JPS59180869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58056473A JPS59180869A (en) 1983-03-31 1983-03-31 Monitoring system of set state of memory cassette

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58056473A JPS59180869A (en) 1983-03-31 1983-03-31 Monitoring system of set state of memory cassette

Publications (2)

Publication Number Publication Date
JPS59180869A JPS59180869A (en) 1984-10-15
JPH0215950B2 true JPH0215950B2 (en) 1990-04-13

Family

ID=13028069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58056473A Granted JPS59180869A (en) 1983-03-31 1983-03-31 Monitoring system of set state of memory cassette

Country Status (1)

Country Link
JP (1) JPS59180869A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216193A (en) * 1985-02-14 1986-09-25 Fujitsu Ltd Cassette type magnetic bubble memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013115Y2 (en) * 1977-05-13 1985-04-26 富士通株式会社 Cassette-type storage device using magnetic bubbles
JPS5856179B2 (en) * 1980-07-15 1983-12-13 ファナック株式会社 portable bubble memory device
JPS5942393B2 (en) * 1981-06-15 1984-10-15 富士通株式会社 electrical connections
JPS58190900U (en) * 1982-05-24 1983-12-19 富士通株式会社 bubble memory cassette device

Also Published As

Publication number Publication date
JPS59180869A (en) 1984-10-15

Similar Documents

Publication Publication Date Title
US6810481B1 (en) Electronic device, control method therefor, and storage medium providing power supply control function
JPS58118078A (en) Signal and power supply system of memory cassette
JPH0644671A (en) Disk drive package
JPH0215950B2 (en)
US5835706A (en) Method of controlling data writing into on-board microcomputer
US4485423A (en) Power source for control equipment
JPH1166246A (en) Detecting device for incomplete mounting of connector
JPH02135589A (en) Ic card system
JPH11119876A (en) Storage circuit having backup function and information processing apparatus
JPS61141059A (en) Terminal equipment
JPH044486A (en) Ic memory card processor
JPH02114827A (en) backup power supply
JPH0470579A (en) Testing device for electronic circuit unit
WO1981002362A1 (en) Multiplexed operation of write enable terminal of a memory circuit for control and backup power functions
JPS58118077A (en) Detecting system for loading of memory cassette
KR920007776Y1 (en) Circuit for checking wrong data signal
EP3451220B1 (en) Erasing device
JPS63285691A (en) Coupling inspection device for memory cartridge
JP3009236B2 (en) Hot maintenance of devices
JPS6322386B2 (en)
JPS6226111B2 (en)
CN118394582A (en) Power failure memory detection circuit and server
JP3158413B2 (en) Power supply for absolute encoder
JPH0755628Y2 (en) Backup power supply
JPS6374696A (en) Ic card