JPH0216219B2 - - Google Patents
Info
- Publication number
- JPH0216219B2 JPH0216219B2 JP56123587A JP12358781A JPH0216219B2 JP H0216219 B2 JPH0216219 B2 JP H0216219B2 JP 56123587 A JP56123587 A JP 56123587A JP 12358781 A JP12358781 A JP 12358781A JP H0216219 B2 JPH0216219 B2 JP H0216219B2
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- dots
- character
- search point
- coordinates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Image Processing (AREA)
- Fax Reproducing Arrangements (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】
この発明は、高精細で文字品質の良い印字が得
られるようにした重複ドツト印字方法に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an overlapping dot printing method that enables printing of high definition and good character quality.
従来、ドツトプリンタの印字品質を向上するた
めには印刷ヘツドのワイヤ数を多くし、かつワイ
ヤ径を小さくする必要があり、価格および寿命に
問題があつた。そこで、ワイヤ数の少ない簡易な
印刷ヘツドを用いて高品質な文字を得るための手
段として重複ドツト印字方式が検討されている。 Conventionally, in order to improve the print quality of a dot printer, it was necessary to increase the number of wires in the print head and reduce the diameter of the wires, which caused problems in cost and life. Therefore, an overlapping dot printing method is being considered as a means to obtain high quality characters using a simple printing head with a small number of wires.
第1図により重複ドツト印字の原理を簡単に説
明する。この図で〇印は、文字の原パターンを示
す。この原パターンを探索点として上下、左右お
よび斜め方向の隣接するドツトとの間に、〓印で
示すドツトを補間点として挿入する。このような
手順を、原パターンのすべてのドツトに対して施
すことにより、文字の高品質化が期待できる。し
かし、このような手法は、画数が大きく複雑な構
成の文字の場合、文字品質の劣化を招くことがあ
る。 The principle of overlapping dot printing will be briefly explained with reference to FIG. In this figure, the circle indicates the original pattern of the character. Using this original pattern as a search point, dots indicated by cross marks are inserted as interpolation points between adjacent dots in the vertical, horizontal, and diagonal directions. By applying such a procedure to all dots of the original pattern, it is expected that the quality of the characters will be improved. However, in the case of characters with a large number of strokes and a complicated structure, such a method may lead to deterioration of character quality.
第2図a〜dは重複した場合と、しない場合と
の比較を示したものである。aは重複しない場
合、bは重複した場合であり、c,dはそれぞれ
a,bによつてインクのにじみがある場合であ
る。dに示すように原パターンのドツト密度が高
い部分では、白色部がほとんどつぶれていること
がわかる。 FIGS. 2a to 2d show a comparison between a case where there is overlap and a case where there is no overlap. A is a case where there is no overlap, b is a case where there is overlap, and c and d are cases where there is ink bleeding due to a and b, respectively. As shown in d, it can be seen that in the part of the original pattern where the dot density is high, the white part is almost crushed.
この発明は、以上のような欠点を解決するた
め、原パターンのドツト密度集中が著しい文字に
ついては重複をしない機能を施したものである。
以下、この発明を詳細に説明する。 In order to solve the above-mentioned drawbacks, the present invention provides a function to prevent duplication of characters in which the dot density of the original pattern is significantly concentrated.
This invention will be explained in detail below.
第3図〜第5図は、文字の原パターンのドツト
集中による文字の“つぶれ”を生じる原因となる
キーパターンの例をを示したものである。第3図
においてCは、原パターン(斜線を施した〇印)
の補集合の任意の格子点を示す。第3図は格子点
Cを中心に、上下、左右のドツトの数n(斜線を
施したもの)が4となる場合である。このような
ドツト配列が存在すると、斜め方向のドツト間隔
を補間することによりCの部分がつぶれてしまう
可能性がある。 FIGS. 3 to 5 show examples of key patterns that cause characters to become "smeared" due to concentration of dots in the original character pattern. In Figure 3, C is the original pattern (hatched circle)
Denote any grid point of the complement of . FIG. 3 shows a case where the number n (shaded) of dots on the upper, lower, left and right sides of the grid point C is four. If such a dot arrangement exists, there is a possibility that the portion C will be crushed by interpolating the dot spacing in the diagonal direction.
第4図a,bはn=3の場合であつて、aでは
格子点Cに隣接するドツト数が最小となり、bで
は最大となる(斜め方向も含める)。 FIGS. 4a and 4b show the case where n=3, and the number of dots adjacent to the grid point C is the minimum in a, and the maximum in b (including diagonal directions).
第5図a,bはn=2の場合であり、a,bは
それぞれ隣接ドツト数が最小、最大の状態であ
る。ここで、第4図bおよび第5図bのパターン
は、ドツトの平行配列における中央の白色部分を
補間によりつぶしてしまう可能性がある。したが
つて、第3図、第4図bおよび第5図bを補間を
実行しないキーパターンとして、重複ドツト印字
方式に適用することにより文字品質の劣化を防ぐ
ことができる。 Figures a and b are for the case where n=2, and a and b are the states in which the number of adjacent dots is the minimum and maximum, respectively. Here, in the patterns shown in FIGS. 4b and 5b, there is a possibility that the central white portion of the parallel array of dots is destroyed by interpolation. Therefore, deterioration in character quality can be prevented by applying FIGS. 3, 4b, and 5b to the overlapping dot printing method as key patterns in which no interpolation is performed.
次に、前述した補間を実行しないパターンを判
定する補間選択回路の構成について述べる。 Next, the configuration of an interpolation selection circuit that determines a pattern in which the above-described interpolation is not performed will be described.
第6図は探索点の座標を示す。探索点C″は前
述したように、原パターンの補集合の格子点Cの
一つである。探索点C″に隣接する格子点座標を
第6図の1〜8のように、すなわち、K(+1、−
1)、K(0、−1)、K(−1、−1)、K(−1、
0)、K(−1、+1)、K(0、+1)、K(+1、
+
1)、およびK(+1、0)と規定する。なお、探
索点C″の点座標をK(0、0)とする。このと
き、第3図、第4図b、第5図bのキーパターン
いずれかを判定する状態信号Kcは次の論理で表
わされる。 FIG. 6 shows the coordinates of the search points. As mentioned above, the search point C'' is one of the grid points C of the complementary set of the original pattern.The coordinates of the grid points adjacent to the search point C'' are expressed as 1 to 8 in FIG. (+1, -
1), K(0, -1), K(-1, -1), K(-1,
0), K(-1, +1), K(0, +1), K(+1,
+
1), and K(+1, 0). Note that the point coordinates of the search point C'' are K (0, 0). At this time, the status signal K c for determining any of the key patterns in Fig. 3, Fig. 4 b, and Fig. 5 b is as follows. expressed in logic.
Kc=ABCD+A′B′C′D′(BCD+ACD+ABD+A
BC+CD
+AD+AB+BC)=ABCD+A′B′C′D
′(CD+AD
+AB+BC) ……(1)
ここで、
A=K(0、-1)、B=K(-1、0)
C=K(0、+1)、D=K(+1、0)
A′=K(+1、-1)、B′=K(-1、-1)
C′=K(-1、+1)、D′=K(+1、+1)
Kcが“1”であれば補間は行なわない。探索
点C″は、格子座標軸IおよびJ方向に走査する
ことにより移動する。第(1)式の論理表現を処理す
る回路の構成例を第7図に示す。処理回路は
TTLゲートにより簡単に構成されることがわか
る。 K c =ABCD+A′B′C′D′(BCD+ACD+ABD+A
BC+CD +AD+AB+BC)=ABCD+A′B′C′D
'(CD+AD +AB+BC)...(1) Here, A=K(0,-1), B=K(-1,0) C=K(0,+1), D=K(+1,0) ) A′=K(+1,-1), B′=K(-1,-1) C′=K(-1,+1), D′=K(+1,+1) Kc is “ 1”, no interpolation is performed. The search point C'' moves by scanning in the grid coordinate axes I and J directions. An example of the configuration of a circuit that processes the logical expression of equation (1) is shown in FIG. 7.The processing circuit is
It can be seen that it can be easily configured using a TTL gate.
第7図において、G1,G2,G8はアンドゲート、
G3,G4,G5、およびG6はインヒビツトゲート、
G7およびG9はオアゲートである。 In Figure 7, G 1 , G 2 , G 8 are AND gates,
G 3 , G 4 , G 5 , and G 6 are inhibit gates;
G 7 and G 9 are or gates.
次に動作を簡単に説明する。 Next, the operation will be briefly explained.
アンドゲートG1の入力にはA,B,C,Dが
入力されるので、第(1)式の第1項の演算、すなわ
ち、〔ABCD〕が実行され、結果が“1”であれ
ばオアゲートG9から“1”が出力されるので、
補間は行われない。また、アンドゲートG2には
A′,B′,C′,D′が入力されるので、第(1)式の第
2項の〔A′B′C′D′〕の演算が行われ、その結果
がアンドゲートG8の入力の一方に加わる。また、
インヒビツトゲートG3〜G6では、それぞれにお
いて、〔CD〕、〔AD〕、〔AB〕、および
〔BC〕の演算が行われ、そのうち1つでも
“1”があれば、これがオアゲートG7を通つてア
ンドゲートG8の入力の他方に加わる。その結果、
アンドゲートG8から“1”が出て、これがオア
ゲートG9から出力される。したがつて、補間は
行われない。 Since A, B, C, and D are input to the input of AND gate G 1 , the operation of the first term of equation (1), that is, [ABCD] is executed, and if the result is "1", then Since “1” is output from OR gate G 9 ,
No interpolation is performed. Also, and gate G 2 has
Since A′, B′, C′, and D′ are input, the second term [A′B′C′D′] of equation (1) is operated, and the result is sent to the AND gate G 8 joins one of the inputs. Also,
In inhibit gates G 3 to G 6 , operations of [CD], [AD], [AB], and [BC] are performed, and if any one of them is “1”, this is the OR gate G 7 and is applied to the other input of AND gate G8 . the result,
“1” is output from AND gate G8 , and this is output from OR gate G9 . Therefore, no interpolation is performed.
第8図はこの発明を実施するための装置の一例
の構成を示すブロツク図である。この図で、11
はフオントメモリで、原パターンが記憶されてい
る。12は補間回路であり、フオントメモリ11
の情報をもとに、重複させる場合のフオントを作
る。13はセレクタで、補間するかどうかを選択
する。14は行バツフアで、1行数分を記憶す
る。15はハンマ制御系で、行バツフア14に従
つてハンマ(図示せず)を駆動し、所要の印字を
行う。16はこの発明の要部である補間選択回路
で、第7図で説明した機能のものであり、フオン
トメモリ11の原パターンを検討し、文字ごとに
補間するかしないかを決定し、セレクタ13を駆
動して、補間回路12を作動させるか、作動させ
ないかして、補間させたり、補間を止めたりし
て、文字品質の良い印字を行わせる。 FIG. 8 is a block diagram showing the configuration of an example of an apparatus for carrying out the present invention. In this figure, 11
is a font memory in which the original pattern is stored. 12 is an interpolation circuit, and font memory 11
Create a font for duplication based on this information. 13 is a selector for selecting whether or not to perform interpolation. 14 is a row buffer that stores one row. A hammer control system 15 drives a hammer (not shown) according to the line buffer 14 to perform required printing. Reference numeral 16 denotes an interpolation selection circuit which is a main part of the present invention and has the function explained in FIG. is driven to activate or deactivate the interpolation circuit 12 to perform interpolation or stop interpolation, thereby printing characters with good quality.
以上詳細に説明したように、この発明は補間対
象となる探索点C″の座標をK(0、0)とし、こ
の探索点に隣接する上下、左右、斜めの格子点の
座標をK(+1、−1)、K(0、−1)、K(−1、
−
1)、K(−1、0)、K(−1、+1)、K(0、+
1)、K(+1、+1)、K(+1、0)としたとき、
状態信号Kcを
Kc=ABCD+A′B′C′D′(CD+AD+AB
+BC)
ただし、
A=K(0、−1)
B=K(−1、0)
C=K(0、+1)
D=K(+1、0)
A′=K(+1、−1)
B′=K(−1、−1)
C′=K(−1、+1)
D′=K(+1、+1)
から求め、Kcが“1”であれば補間を行わず、
Kcが“0”のとき補間を実行するようにしたの
で、簡単な補間選択回路により複雑な文字パター
ンの重複の可否を判定することができ、重複ドツ
ト印字にともなう文字品質の劣化を防ぐことがで
きる利点を有する。 As explained in detail above, in this invention, the coordinates of the search point C'' to be interpolated are K(0, 0), and the coordinates of the vertical, horizontal, and diagonal grid points adjacent to this search point are K(+1 , -1), K(0, -1), K(-1,
−
1), K(-1, 0), K(-1, +1), K(0, +
1), K (+1, +1), K (+1, 0),
State signal Kc is expressed as Kc=ABCD+A′B′C′D′(CD+AD+AB
+BC) However, A=K(0,-1) B=K(-1,0) C=K(0,+1) D=K(+1,0) A'=K(+1,-1) B' = K (-1, -1) C' = K (-1, +1) D' = K (+1, +1) Find from, and if Kc is "1", no interpolation is performed,
Since interpolation is executed when Kc is "0", it is possible to determine whether or not complex character patterns overlap using a simple interpolation selection circuit, thereby preventing deterioration of character quality due to overlapping dot printing. It has the advantage of being able to
第1図は重複ドツト印字方式の原理図、第2図
a,b,c,dは重複ドツト印字による文字品質
の変化を示す図、第3図、第4図a,b、第5図
a,bは補間の可否を判定するキーパターンを示
す図、第6図は探索点の説明図、第7図はこの発
明による補間選定回路の構成例を示す図、第8図
はこの発明を実施する装置の一例を示すブロツク
図である。
図中、Cは格子点、C′は探索点、1〜8は探索
点C′に隣接する格子点、11はフオントメモリ、
12は補間回路、13はセレクタ、14は行バツ
フア、15はハンマ制御系、16は補間選択回路
である。
Figure 1 is a principle diagram of the overlapping dot printing method. Figure 2 a, b, c, and d are diagrams showing changes in character quality due to overlapping dot printing. Figure 3, Figure 4 a, b, and Figure 5 a. , b are diagrams showing key patterns for determining whether or not interpolation is possible, FIG. 6 is an explanatory diagram of search points, FIG. 7 is a diagram showing a configuration example of an interpolation selection circuit according to the present invention, and FIG. 8 is a diagram showing the implementation of the present invention. 1 is a block diagram showing an example of a device for In the figure, C is a grid point, C' is a search point, 1 to 8 are grid points adjacent to search point C', 11 is a font memory,
12 is an interpolation circuit, 13 is a selector, 14 is a row buffer, 15 is a hammer control system, and 16 is an interpolation selection circuit.
Claims (1)
合により形成し、その文字のパターンのうち、格
子感覚の大きい隣接したドツト間隔をドツトによ
り補間する重複ドツト印字方法において、補間対
象となる探索点C″の座標をK(0、0)とし、こ
の探索点に隣接する上下、左右、斜めの格子点の
座標をK(+1、−1)、K(0、−1)、K(−1、
−
1)、K(−1、0)、K(−1、+1)、K(0、+
1)、K(+1、+1)、K(+1、0)としたとき、
状態信号Kcを Kc=ABCD+A′B′C′D′ (CD+AD+AB+BC) ただし、 A=K(0、−1) B=K(−1、0) C=K(0、+1) D=K(+1、0) A′=K(+1、−1) B′=K(−1、−1) C′=K(−1、+1) D′=K(+1、+1) から求め、Kcが“1”であれば補間を行わず、
Kcが“0”のとき補間を実行することを特徴と
する重複ドツト印字方法。[Scope of Claims] 1. In an overlapping dot printing method in which a character is formed by a set of dots at matrix lattice points, and in the pattern of the character, intervals between adjacent dots with a large lattice feel are interpolated by dots, The coordinates of the search point C'' are K (0, 0), and the coordinates of the vertical, horizontal, and diagonal grid points adjacent to this search point are K (+1, -1), K (0, -1), K ( -1,
−
1), K(-1, 0), K(-1, +1), K(0, +
1), K (+1, +1), K (+1, 0),
State signal Kc is Kc=ABCD+A′B′C′D′ (CD+AD+AB+BC) However, A=K(0,-1) B=K(-1,0) C=K(0,+1) D=K(+1 , 0) A' = K (+1, -1) B' = K (-1, -1) C' = K (-1, +1) D' = K (+1, +1) ”, no interpolation is performed,
An overlapping dot printing method characterized by performing interpolation when Kc is "0".
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123587A JPS5825968A (en) | 1981-08-08 | 1981-08-08 | Overlapping dot printer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123587A JPS5825968A (en) | 1981-08-08 | 1981-08-08 | Overlapping dot printer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5825968A JPS5825968A (en) | 1983-02-16 |
| JPH0216219B2 true JPH0216219B2 (en) | 1990-04-16 |
Family
ID=14864279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56123587A Granted JPS5825968A (en) | 1981-08-08 | 1981-08-08 | Overlapping dot printer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5825968A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027552A (en) * | 1983-07-26 | 1985-02-12 | Oki Electric Ind Co Ltd | Printing system for dot printer |
| JPS60225762A (en) * | 1984-04-20 | 1985-11-11 | レックスマーク・インターナショナル・インコーポレーテッド | Printing device |
| US4703323A (en) * | 1985-01-29 | 1987-10-27 | International Business Machines Corporation | Method and apparatus for displaying enhanced dot matrix characters |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1213307B (en) * | 1986-07-29 | 1989-12-20 | Sgs Microelettronica Spa | VOLTAGE REPEATER CIRCUIT FOR LOADS WITH RESISTIVE COMPONENT WITH HARMONIC DISTORTION COMPENSATION. |
-
1981
- 1981-08-08 JP JP56123587A patent/JPS5825968A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5825968A (en) | 1983-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2583878B2 (en) | How to fill the area inside the closed figure | |
| JPH0216219B2 (en) | ||
| GB1604501A (en) | Reconstitution or restoration of images | |
| JPS6227538B2 (en) | ||
| JPH0795392A (en) | Smooting and scaling method of facsimile image | |
| JP3306653B2 (en) | Dot line printer | |
| JPS61147669A (en) | Color signal control system of color printer | |
| JP2812401B2 (en) | Image processing device | |
| JPH01304486A (en) | Multivalued character font generation system | |
| JP2962613B2 (en) | Pattern filling method | |
| JP2588742B2 (en) | Image reduction apparatus and method | |
| JPH064344B2 (en) | Printer | |
| JPH0214167A (en) | Printing system | |
| JPS63212558A (en) | Small character printing system for printer | |
| JP2626769B2 (en) | Output control device and method | |
| JPH02178069A (en) | Print data processing device | |
| JPS62242548A (en) | Recording method of character pattern | |
| JPS6346473B2 (en) | ||
| JPS6137441A (en) | High-speed printing processing system of dot printer | |
| JPH049149B2 (en) | ||
| JPS6338312B2 (en) | ||
| JPH02289099A (en) | Pattern data transfer method | |
| JPH03120060A (en) | Scale-down printing method | |
| JPS6188291A (en) | Character font distortion correction system | |
| JPH0256679B2 (en) |