JPH0216591B2 - - Google Patents
Info
- Publication number
- JPH0216591B2 JPH0216591B2 JP58108126A JP10812683A JPH0216591B2 JP H0216591 B2 JPH0216591 B2 JP H0216591B2 JP 58108126 A JP58108126 A JP 58108126A JP 10812683 A JP10812683 A JP 10812683A JP H0216591 B2 JPH0216591 B2 JP H0216591B2
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- layer
- barrier layer
- barrier
- sbd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、シヨツトキーバリヤーダイオード
（以下SBDと略記する）に係り、特に比較的に高
耐圧を有するガードリング付きSBDに関する。
（以下SBDと略記する）に係り、特に比較的に高
耐圧を有するガードリング付きSBDに関する。
SBDは、順方向電圧降下が低く、本質的に多
数キヤリアを利用しているので逆回復時間が短い
等の利点を有していることから、スイツチング電
源等の高速整流素子として広く用いられている。
また、SBDは、半導体表面に金属層（またはシ
リサイド層）との接合が形成されるので、金属部
（またはシリサイド層）の端部に電界集中を生じ
る。そこで、SBDの高耐圧化を図るために、第
１図に示すようにシヨツトキーバリヤー金属層１
の周辺（つまり、障壁の周辺）に半導体基板とは
反対導電型のガードリング２を付け、金属層端部
での電界集中を防いでいる。なお、第１図におい
て、３はN+半導体基板、４はN-エピタキシヤル
層、５は絶縁物（たとえば二酸化シリコン
SiO2）、６は裏面電極である。
数キヤリアを利用しているので逆回復時間が短い
等の利点を有していることから、スイツチング電
源等の高速整流素子として広く用いられている。
また、SBDは、半導体表面に金属層（またはシ
リサイド層）との接合が形成されるので、金属部
（またはシリサイド層）の端部に電界集中を生じ
る。そこで、SBDの高耐圧化を図るために、第
１図に示すようにシヨツトキーバリヤー金属層１
の周辺（つまり、障壁の周辺）に半導体基板とは
反対導電型のガードリング２を付け、金属層端部
での電界集中を防いでいる。なお、第１図におい
て、３はN+半導体基板、４はN-エピタキシヤル
層、５は絶縁物（たとえば二酸化シリコン
SiO2）、６は裏面電極である。
ところで、上述したような構造を有する従来の
ガードリング付きSBDは、逆耐圧が40〜50V程度
であり、信号周波数が約500KHz以下の用途（た
とえば電源整流用）においては特性的に問題はな
い。
ガードリング付きSBDは、逆耐圧が40〜50V程度
であり、信号周波数が約500KHz以下の用途（た
とえば電源整流用）においては特性的に問題はな
い。
一方、近年、100〜200Vの逆耐圧のSBDが要求
されることがある。しかし、そのようなSBDと
して第１図のガードリング構造をそのまま採用す
ると逆回復時間が著しく長くなり、SBDとして
の特質が失なわれてしまうことが判明した。即
ち、耐圧を上げるためにN-層４の比抵抗を高く
すると、N-層４での順方向電圧降下が上昇し、
P+ガードリング２とN-層４との接合が順バイア
スされてしまい、P+ガードリング４より多量に
少数キヤリアが注入され、この注入された少数キ
ヤリアのために逆回復時間が著しく長くなる。因
みに、第１図の構造を有する逆耐圧が40V程度の
SBDは逆回復時間が約50nsであるが、N-層４の
比抵抗を上昇させて逆耐圧が200V程度のSBDを
作ると、その逆回復時間が300nsになつた。
されることがある。しかし、そのようなSBDと
して第１図のガードリング構造をそのまま採用す
ると逆回復時間が著しく長くなり、SBDとして
の特質が失なわれてしまうことが判明した。即
ち、耐圧を上げるためにN-層４の比抵抗を高く
すると、N-層４での順方向電圧降下が上昇し、
P+ガードリング２とN-層４との接合が順バイア
スされてしまい、P+ガードリング４より多量に
少数キヤリアが注入され、この注入された少数キ
ヤリアのために逆回復時間が著しく長くなる。因
みに、第１図の構造を有する逆耐圧が40V程度の
SBDは逆回復時間が約50nsであるが、N-層４の
比抵抗を上昇させて逆耐圧が200V程度のSBDを
作ると、その逆回復時間が300nsになつた。
なお、P+ガードリング２を設けないようにす
れば、逆回復時間は短くなるが、前述したように
電界集中が発生し、高耐圧素子を安定的に得るこ
とが困難である。
れば、逆回復時間は短くなるが、前述したように
電界集中が発生し、高耐圧素子を安定的に得るこ
とが困難である。
本発明は上記の事情に鑑みてなされたもので、
逆回復時間が短かく、かつ高耐圧を有するガード
リング付きシヨツトキーバリヤーダイオードを提
供するものである。
逆回復時間が短かく、かつ高耐圧を有するガード
リング付きシヨツトキーバリヤーダイオードを提
供するものである。
即ち、本発明は、ガードリング付きシヨツトキ
ーバリヤーダイオードにおいて、バリヤー層をガ
ードリングから離して設け、これらの間の基板領
域上に絶縁膜を設け、さらにガードリング上の絶
縁膜の一部に窓穴を設けて抵抗層を形成し、この
抵抗層を介してガードリングとバリヤー層とを電
気的に接続し、前記基板領域の寸法をガードリン
グのブレークダウン時のガードリング側の空乏層
の幅とバリヤー層端部側の空乏層の幅との和より
小さく設定してなることを特徴とするものであ
る。
ーバリヤーダイオードにおいて、バリヤー層をガ
ードリングから離して設け、これらの間の基板領
域上に絶縁膜を設け、さらにガードリング上の絶
縁膜の一部に窓穴を設けて抵抗層を形成し、この
抵抗層を介してガードリングとバリヤー層とを電
気的に接続し、前記基板領域の寸法をガードリン
グのブレークダウン時のガードリング側の空乏層
の幅とバリヤー層端部側の空乏層の幅との和より
小さく設定してなることを特徴とするものであ
る。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第２図は、本発明の一実施例に係るSBDを得
るための製造工程を示している。即ち、先ず第２
図ａに示すようにN+基板（シリコン）２１上に
比抵抗が約５ΩのN-層２２を約20μｍエピタキシ
ヤル成長させたウエハー２０を用意する。次に、
第２図ｂに示すように上記ウエハー２０を酸化し
てその表面全面にSiO2膜２３を形成する。次に、
第２図ｃに示すように上記SiO2膜２３の所定位
置にホトエツチングプロセスにより窓穴２４を設
ける。次に、上記窓穴２４を通してN-層２２に
ボロンを拡散し、こののち第２図ｄに示すように
ウエハー２０を再び酸化してその全面にSiO2膜
２３を形成する。これによつて、ボロンが拡散さ
れた部分にP+ガードリング２５がたとえば約5μ
ｍの深さで形成される。次に、第２図ｅに示すよ
うに上記P+ガードリング２５上のSiO2膜２６の
一部に窓穴を設け、この領域にポリシリコン２６
をCVD（気相成長）法により成長させたのち900
〜1000℃でアニールを行なう。このとき、アニー
ル後におけるポリシリコン２６の抵抗値が適当な
値になるように不純物濃度を調整する。次に、第
２図ｆに示すようにガードリング２５の内側の
SiO2膜を除去し、ここにバリヤー金属を接着
（たとえばプラチナPtを蒸着）し、500℃前後で
シンターを行なうことによりPtシリサイド層か
らなるバリヤー層２７を形成する。この場合、バ
リヤー層２７の端部とガードリング２５との間に
SiO2膜２３で覆われた領域を残すように、即ち
バリヤー層２７とガードリング２５とを離して設
けるように前記SiO2膜除去を行なう。この領域
の寸法Ｌは、製造技術上の容易さ、歩留りを考慮
して５〜8μｍが良い。次に、第２図ｇに示すよ
うにバリヤー層２７、SiO2膜２３、ポリシリコ
ン２６の上面およびウエハー２０の下面に金属電
極２８を形成し、図示一点鎖線の部分で切断して
個々のSBDのペレツトを得る。
るための製造工程を示している。即ち、先ず第２
図ａに示すようにN+基板（シリコン）２１上に
比抵抗が約５ΩのN-層２２を約20μｍエピタキシ
ヤル成長させたウエハー２０を用意する。次に、
第２図ｂに示すように上記ウエハー２０を酸化し
てその表面全面にSiO2膜２３を形成する。次に、
第２図ｃに示すように上記SiO2膜２３の所定位
置にホトエツチングプロセスにより窓穴２４を設
ける。次に、上記窓穴２４を通してN-層２２に
ボロンを拡散し、こののち第２図ｄに示すように
ウエハー２０を再び酸化してその全面にSiO2膜
２３を形成する。これによつて、ボロンが拡散さ
れた部分にP+ガードリング２５がたとえば約5μ
ｍの深さで形成される。次に、第２図ｅに示すよ
うに上記P+ガードリング２５上のSiO2膜２６の
一部に窓穴を設け、この領域にポリシリコン２６
をCVD（気相成長）法により成長させたのち900
〜1000℃でアニールを行なう。このとき、アニー
ル後におけるポリシリコン２６の抵抗値が適当な
値になるように不純物濃度を調整する。次に、第
２図ｆに示すようにガードリング２５の内側の
SiO2膜を除去し、ここにバリヤー金属を接着
（たとえばプラチナPtを蒸着）し、500℃前後で
シンターを行なうことによりPtシリサイド層か
らなるバリヤー層２７を形成する。この場合、バ
リヤー層２７の端部とガードリング２５との間に
SiO2膜２３で覆われた領域を残すように、即ち
バリヤー層２７とガードリング２５とを離して設
けるように前記SiO2膜除去を行なう。この領域
の寸法Ｌは、製造技術上の容易さ、歩留りを考慮
して５〜8μｍが良い。次に、第２図ｇに示すよ
うにバリヤー層２７、SiO2膜２３、ポリシリコ
ン２６の上面およびウエハー２０の下面に金属電
極２８を形成し、図示一点鎖線の部分で切断して
個々のSBDのペレツトを得る。
上述したようにして得られたSBDにおいては、
ガードリング２５とバリヤー層２７の端部との間
の基板上面にSiO2膜２３が形成され、ガードリ
ング２５上にポリシリコン２６からなる高抵抗層
が形成され、この高抵抗層を介してガードリング
２５とバリヤー層２７とが電気的に接続されてい
る。そして、上記SBDの定格使用時のバリヤー
面における順方向電圧降下VFは約0.75V（バリヤ
ー金属としてたとえばプラチナを用いることによ
つて、VFが高く、逆電流が少ないものとなつて
いる）である。そこで、前記ポリシリコン２６で
の電圧降下が0.5V以上になるように高抵抗値に
設定しておけば、ガードリング２５の順バイアス
値を低く抑えることができるので、逆耐圧を上げ
るためにN-層２２の比抵抗を高くしておいても、
少数キヤリヤが上記ポリシリコン２６に注入され
ることは殆んどなく、逆回復時間は短いものとな
る。
ガードリング２５とバリヤー層２７の端部との間
の基板上面にSiO2膜２３が形成され、ガードリ
ング２５上にポリシリコン２６からなる高抵抗層
が形成され、この高抵抗層を介してガードリング
２５とバリヤー層２７とが電気的に接続されてい
る。そして、上記SBDの定格使用時のバリヤー
面における順方向電圧降下VFは約0.75V（バリヤ
ー金属としてたとえばプラチナを用いることによ
つて、VFが高く、逆電流が少ないものとなつて
いる）である。そこで、前記ポリシリコン２６で
の電圧降下が0.5V以上になるように高抵抗値に
設定しておけば、ガードリング２５の順バイアス
値を低く抑えることができるので、逆耐圧を上げ
るためにN-層２２の比抵抗を高くしておいても、
少数キヤリヤが上記ポリシリコン２６に注入され
ることは殆んどなく、逆回復時間は短いものとな
る。
また、上記SBDにおいて、逆電圧を印加して
その値を順次増加していつたとき、ガードリング
２５とバリヤー層端部との間の基板領域における
空乏層が次第に延びていく様子を第３図ａ乃至第
３図ｃに示している。即ち、逆電圧が小さいうち
は、第３図ａの如くバリヤー層２７の端部におけ
る空乏層３１とガードリング２５による空乏層３
２とはかなり離れているので、バリヤー層端部に
は電界集中が生じる。しかし、印加電圧そのもの
が低いので、ここでブレークダウンが生じること
はない。印加電圧を上げてゆくと、両方の空乏層
３１，３２が第３図ｂの如く接するようになり、
さらに印加電圧を上げると両方の空乏層３１，３
２が第３図ｃの如く結合して従来のガードリング
付きSBDにおけると同様の空乏層３０となり、
バリヤー層端部にはある程度以上の電界がかから
ず、SBDのブレークダウンはガードリング２５
のそれで決まることになる。この場合、上記
SBDにおいて、ガードリング２５とバリヤー層
端部との間の基板領域の寸法Ｌは、理論的にはガ
ードリング２５のブレークダウン時におけるガー
ドリング２５による空乏層３２の幅W2とバリヤ
ー層端部による空乏層３１の幅W1との和より小
さく（Ｌ＜W1＋W2）、余裕を見てＬ≦W2（Ｌ≒
5μｍ、W2≒15μｍ）とされている。
その値を順次増加していつたとき、ガードリング
２５とバリヤー層端部との間の基板領域における
空乏層が次第に延びていく様子を第３図ａ乃至第
３図ｃに示している。即ち、逆電圧が小さいうち
は、第３図ａの如くバリヤー層２７の端部におけ
る空乏層３１とガードリング２５による空乏層３
２とはかなり離れているので、バリヤー層端部に
は電界集中が生じる。しかし、印加電圧そのもの
が低いので、ここでブレークダウンが生じること
はない。印加電圧を上げてゆくと、両方の空乏層
３１，３２が第３図ｂの如く接するようになり、
さらに印加電圧を上げると両方の空乏層３１，３
２が第３図ｃの如く結合して従来のガードリング
付きSBDにおけると同様の空乏層３０となり、
バリヤー層端部にはある程度以上の電界がかから
ず、SBDのブレークダウンはガードリング２５
のそれで決まることになる。この場合、上記
SBDにおいて、ガードリング２５とバリヤー層
端部との間の基板領域の寸法Ｌは、理論的にはガ
ードリング２５のブレークダウン時におけるガー
ドリング２５による空乏層３２の幅W2とバリヤ
ー層端部による空乏層３１の幅W1との和より小
さく（Ｌ＜W1＋W2）、余裕を見てＬ≦W2（Ｌ≒
5μｍ、W2≒15μｍ）とされている。
かくして、上記実施例のSBDの特性として、
耐圧が200V程度と大きく、逆回復時間が50ns以
下の短いものが得られた。
耐圧が200V程度と大きく、逆回復時間が50ns以
下の短いものが得られた。
なお、上記SBDにおいて、バリヤー層２７と
SiO2膜２３とポリシリコン２６とが金属電極２
８により被覆されており、SiO2膜２３はフイー
ルドプレート構造となつているので、SiO2膜２
３中の＋イオンの影響は受けにくい構造となつて
いる。
SiO2膜２３とポリシリコン２６とが金属電極２
８により被覆されており、SiO2膜２３はフイー
ルドプレート構造となつているので、SiO2膜２
３中の＋イオンの影響は受けにくい構造となつて
いる。
なお、上記実施例のポリシリコン２６に代え
て、要はガードリング２５の順バイアス値を低く
抑えるのに必要な所要抵抗値を有する抵抗層を設
ければよい。
て、要はガードリング２５の順バイアス値を低く
抑えるのに必要な所要抵抗値を有する抵抗層を設
ければよい。
上述したように本発明のガードリング付きシヨ
ツトキーバリヤーダイオードによれば、逆回復時
間が短かく、かつ高耐圧を有するので、その用途
が拡大する利点がある。
ツトキーバリヤーダイオードによれば、逆回復時
間が短かく、かつ高耐圧を有するので、その用途
が拡大する利点がある。
第１図は従来のガードリング付きシヨツトキー
バリヤーダイオードを示す構成説明図、第２図ａ
乃至第２図ｇは本発明のガードリング付きシヨツ
トキーバリヤーダイオードの一実施例に係る製造
工程を示す構成説明図、第３図ａ乃至第３図ｃは
本発明の一実施例に係るダイオードにおいて逆電
圧を大きくしていつたときの空乏層の変化を示す
構成説明図である。 ２１……N+層、２２……N-層、２３……SiO2
膜、２５……ガードリング、２６……ポリシリコ
ン、２７……バリヤー層、２８……金属電極、３
１……バリヤー層端部側の空乏層、３２……ガー
ドリング側の空乏層。
バリヤーダイオードを示す構成説明図、第２図ａ
乃至第２図ｇは本発明のガードリング付きシヨツ
トキーバリヤーダイオードの一実施例に係る製造
工程を示す構成説明図、第３図ａ乃至第３図ｃは
本発明の一実施例に係るダイオードにおいて逆電
圧を大きくしていつたときの空乏層の変化を示す
構成説明図である。 ２１……N+層、２２……N-層、２３……SiO2
膜、２５……ガードリング、２６……ポリシリコ
ン、２７……バリヤー層、２８……金属電極、３
１……バリヤー層端部側の空乏層、３２……ガー
ドリング側の空乏層。
Claims (1)
- １ 半導体基板上にバリヤー層とガードリングと
が離れて設けられ、このバリヤー層の端部とガー
ドリングとの間の基板領域上およびガードリング
上に絶縁膜が設けられ、このガードリング上の絶
縁膜の一部に開けられた窓穴に抵抗層が設けら
れ、この抵抗層を介してガードリングとバリヤー
層とが電気的に接続され、前記バリヤー層端部と
ガードリングとの間の基板領域の寸法はガードリ
ングのブレークダウン時のガードリング側の空乏
層の幅とバリヤー層端部側の空乏層の幅との和よ
り小さく設定されてなることを特徴とするガード
リング付きシヨツトキーバリヤーダイオード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108126A JPS59232467A (ja) | 1983-06-16 | 1983-06-16 | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
| EP84303749A EP0129362B1 (en) | 1983-06-16 | 1984-06-04 | Schottky barrier diode with guard ring |
| US06/618,952 US4607270A (en) | 1983-06-16 | 1984-06-08 | Schottky barrier diode with guard ring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108126A JPS59232467A (ja) | 1983-06-16 | 1983-06-16 | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59232467A JPS59232467A (ja) | 1984-12-27 |
| JPH0216591B2 true JPH0216591B2 (ja) | 1990-04-17 |
Family
ID=14476592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108126A Granted JPS59232467A (ja) | 1983-06-16 | 1983-06-16 | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4607270A (ja) |
| EP (1) | EP0129362B1 (ja) |
| JP (1) | JPS59232467A (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2594596B1 (fr) * | 1986-02-18 | 1988-08-26 | Thomson Csf | Structure semiconductrice associant un ou plusieurs transistors de puissance et leur logique de commande et de protection |
| JPH0618276B2 (ja) * | 1988-11-11 | 1994-03-09 | サンケン電気株式会社 | 半導体装置 |
| US5418185A (en) * | 1993-01-21 | 1995-05-23 | Texas Instruments Incorporated | Method of making schottky diode with guard ring |
| DE19616605C2 (de) * | 1996-04-25 | 1998-03-26 | Siemens Ag | Schottkydiodenanordnung und Verfahren zur Herstellung |
| US5859465A (en) * | 1996-10-15 | 1999-01-12 | International Rectifier Corporation | High voltage power schottky with aluminum barrier metal spaced from first diffused ring |
| DE19939484A1 (de) * | 1998-09-01 | 2000-03-09 | Int Rectifier Corp | Schottky-Diode |
| US6066884A (en) * | 1999-03-19 | 2000-05-23 | Lucent Technologies Inc. | Schottky diode guard ring structures |
| DE10015884A1 (de) * | 2000-03-30 | 2001-10-11 | Philips Corp Intellectual Pty | Schottky-Diode |
| US6399413B1 (en) * | 2000-04-18 | 2002-06-04 | Agere Systems Guardian Corp. | Self aligned gated Schottky diode guard ring structures |
| US6690037B1 (en) | 2000-08-31 | 2004-02-10 | Agere Systems Inc. | Field plated Schottky diode |
| US6573128B1 (en) | 2000-11-28 | 2003-06-03 | Cree, Inc. | Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same |
| US6498108B2 (en) | 2001-02-12 | 2002-12-24 | Fairchild Semiconductor Corporation | Method for removing surface contamination on semiconductor substrates |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| JP2004134589A (ja) * | 2002-10-10 | 2004-04-30 | Sanyo Electric Co Ltd | 半導体装置 |
| US7026650B2 (en) | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
| US9515135B2 (en) * | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| WO2005119793A2 (en) * | 2004-05-28 | 2005-12-15 | Caracal, Inc. | Silicon carbide schottky diodes and fabrication method |
| US20060092592A1 (en) * | 2004-10-14 | 2006-05-04 | Taiwan Semiconductor Manufacturing Co. | ESD protection circuit with adjusted trigger voltage |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| US20080036048A1 (en) * | 2006-08-10 | 2008-02-14 | Vishay General Semiconductor Llc | Semiconductor junction device having reduced leakage current and method of forming same |
| CN101542736A (zh) * | 2007-03-26 | 2009-09-23 | 住友电气工业株式会社 | 肖特基势垒二极管及其产生方法 |
| US7672101B2 (en) * | 2007-09-10 | 2010-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit and method |
| TW201015718A (en) * | 2008-10-03 | 2010-04-16 | Sanyo Electric Co | Semiconductor device and method for manufacturing the same |
| US8519478B2 (en) | 2011-02-02 | 2013-08-27 | International Business Machines Corporation | Schottky barrier diode, a method of forming the diode and a design structure for the diode |
| US8937319B2 (en) * | 2011-03-07 | 2015-01-20 | Shindengen Electric Manufacturing Co., Ltd. | Schottky barrier diode |
| CN103094358A (zh) * | 2011-11-01 | 2013-05-08 | 比亚迪股份有限公司 | 一种肖特基二极管及其制造方法 |
| WO2021144851A1 (ja) * | 2020-01-14 | 2021-07-22 | 三菱電機株式会社 | ショットキーバリアダイオード |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1960455A1 (de) * | 1969-12-02 | 1971-06-09 | Korfmann Gmbh Maschf | Antriebsaggregat |
| DE1960465A1 (de) * | 1969-12-02 | 1971-06-09 | Licentia Gmbh | Halbleiteranordnung |
| US3694719A (en) * | 1970-11-27 | 1972-09-26 | Rca Corp | Schottky barrier diode |
| US4157563A (en) * | 1971-07-02 | 1979-06-05 | U.S. Philips Corporation | Semiconductor device |
| US3890698A (en) * | 1971-11-01 | 1975-06-24 | Motorola Inc | Field shaping layer for high voltage semiconductors |
| RO60829A2 (ja) * | 1973-12-05 | 1976-08-15 | ||
| JPS55103763A (en) * | 1979-01-31 | 1980-08-08 | Nec Home Electronics Ltd | Semiconductor device |
| FR2460040A1 (fr) * | 1979-06-22 | 1981-01-16 | Thomson Csf | Procede pour realiser une diode schottky a tenue en tension amelioree |
| JPS5949713B2 (ja) * | 1979-12-25 | 1984-12-04 | 日本電信電話株式会社 | シヨツトキバリヤダイオ−ド |
| DE3219598A1 (de) * | 1982-05-25 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Schottky-leistungsdiode |
-
1983
- 1983-06-16 JP JP58108126A patent/JPS59232467A/ja active Granted
-
1984
- 1984-06-04 EP EP84303749A patent/EP0129362B1/en not_active Expired
- 1984-06-08 US US06/618,952 patent/US4607270A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0129362A3 (en) | 1985-07-03 |
| US4607270A (en) | 1986-08-19 |
| EP0129362B1 (en) | 1987-09-09 |
| EP0129362A2 (en) | 1984-12-27 |
| JPS59232467A (ja) | 1984-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0216591B2 (ja) | ||
| JP3732857B2 (ja) | 耐電圧降伏性単結晶炭化ケイ素半導体デバイス及びその製造方法 | |
| US7781786B2 (en) | Semiconductor device having a heterojunction diode and manufacturing method thereof | |
| TWI362737B (en) | High energy esd structure | |
| US20020066926A1 (en) | Trench schottky rectifier | |
| JPH02264475A (ja) | 炭化珪素ショットキーダイオード及びその製造方法 | |
| US6674152B2 (en) | Bipolar diode | |
| US7777257B2 (en) | Bipolar Schottky diode and method | |
| US6727128B2 (en) | Method of preparing polysilicon FET built on silicon carbide diode substrate | |
| US4127860A (en) | Integrated circuit mesa bipolar device on insulating substrate incorporating Schottky barrier contact | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| US5612547A (en) | Silicon carbide static induction transistor | |
| US10971580B2 (en) | Silicon carbide schottky diodes with tapered negative charge density | |
| US4193836A (en) | Method for making semiconductor structure | |
| JP2000049363A (ja) | ショットキーダイオード及びその製造方法 | |
| JPS63124580A (ja) | 高耐圧ｐｎ接合構造及びその形成方法 | |
| JPH11121744A (ja) | 半導体装置及びその製造方法 | |
| EP1008187B1 (en) | Semiconductor device having a rectifying junction and method of manufacturing same | |
| JPH0846221A (ja) | 半導体装置及びその製造方法 | |
| WO1983003032A1 (fr) | Dispositif a semiconducteurs et son procede de fabrication | |
| JP2000058867A (ja) | 半導体装置及びその製造方法 | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| EP0890183B1 (en) | A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
| JPH07115211A (ja) | ショットキ半導体装置 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 |