JPH0216668B2 - - Google Patents
Info
- Publication number
- JPH0216668B2 JPH0216668B2 JP57183334A JP18333482A JPH0216668B2 JP H0216668 B2 JPH0216668 B2 JP H0216668B2 JP 57183334 A JP57183334 A JP 57183334A JP 18333482 A JP18333482 A JP 18333482A JP H0216668 B2 JPH0216668 B2 JP H0216668B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- current command
- dead zone
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000016507 interphase Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
- H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は、モータの制御装置に関し、特にイン
バータ回路の短絡防止のために設けられたパルス
幅変調回路の不感帯による悪影響を防止しうるモ
ータの制御装置に関する。
バータ回路の短絡防止のために設けられたパルス
幅変調回路の不感帯による悪影響を防止しうるモ
ータの制御装置に関する。
交流、直流モータの制御回路には、一般に交流
又は直流電流指令をパルス幅変調してインバータ
回路（トランジスタ増巾回路）を駆動してパルス
幅変調された正弦波又は直流をモータに与える構
成、即ちパルス幅変調駆動回路が用いられてい
る。このような構成では最終段のインバータ回路
のみ必要とする高電圧に耐えうる構成とすれば良
く、回路構成も簡単で比較的制御も容易である。
このインバータ回路は直流の場合は４つのトラン
ジスタ、３相交流駆動の場合には各相２つづつの
計６つのトランジスタを持ち、各相のトランジス
タ同志はそのオン・オフ動作が逆になるよう様制
御されるが、この動作切替時各相の２つのトラン
ジスタが同時にオンとならない様、即ち直流電源
の短絡が生じない様に、トランジスタの駆動信号
（パルス幅変調された信号）にデツドタイムが設
けられている。このデツドタイムは、パルス幅変
調回路に不感帯を設けることによつて設定してい
るが、このようにパルス幅変調信号にデツドタイ
ムが設けられるため、変調信号のパルス幅が減少
し、パルス幅変調された正弦波電流又は直流電流
に歪みが生じ、励磁音が大きくなつたり、トルク
むらが生じたり、本来要求されるトルクが得られ
ないという欠点があつた。特に、底速度の場合に
は、正弦波電流指令が低周波となり、又直流電流
指令が低電圧でパルス幅が小さいことから不感帯
による影響は無視できない程であつた。
又は直流電流指令をパルス幅変調してインバータ
回路（トランジスタ増巾回路）を駆動してパルス
幅変調された正弦波又は直流をモータに与える構
成、即ちパルス幅変調駆動回路が用いられてい
る。このような構成では最終段のインバータ回路
のみ必要とする高電圧に耐えうる構成とすれば良
く、回路構成も簡単で比較的制御も容易である。
このインバータ回路は直流の場合は４つのトラン
ジスタ、３相交流駆動の場合には各相２つづつの
計６つのトランジスタを持ち、各相のトランジス
タ同志はそのオン・オフ動作が逆になるよう様制
御されるが、この動作切替時各相の２つのトラン
ジスタが同時にオンとならない様、即ち直流電源
の短絡が生じない様に、トランジスタの駆動信号
（パルス幅変調された信号）にデツドタイムが設
けられている。このデツドタイムは、パルス幅変
調回路に不感帯を設けることによつて設定してい
るが、このようにパルス幅変調信号にデツドタイ
ムが設けられるため、変調信号のパルス幅が減少
し、パルス幅変調された正弦波電流又は直流電流
に歪みが生じ、励磁音が大きくなつたり、トルク
むらが生じたり、本来要求されるトルクが得られ
ないという欠点があつた。特に、底速度の場合に
は、正弦波電流指令が低周波となり、又直流電流
指令が低電圧でパルス幅が小さいことから不感帯
による影響は無視できない程であつた。
この不感帯によるトルクの減少を補償するもの
として、インバータ回路の出力電圧をパルス幅変
調回路の前段に帰還し、このフイードバツクルー
プによつてゲインを高めるものが提案されている
が、モータの制御回路としてマイクロプロセツサ
等の演算回路を用いる構成では、これらのフイー
ドバツクループのため別にアナログ回路を設ける
必要があり、これらアナログ回路を演算回路の処
理で代行することが出来ず、構成が複雑且つ高価
となる欠点があつた。
として、インバータ回路の出力電圧をパルス幅変
調回路の前段に帰還し、このフイードバツクルー
プによつてゲインを高めるものが提案されている
が、モータの制御回路としてマイクロプロセツサ
等の演算回路を用いる構成では、これらのフイー
ドバツクループのため別にアナログ回路を設ける
必要があり、これらアナログ回路を演算回路の処
理で代行することが出来ず、構成が複雑且つ高価
となる欠点があつた。
本発明は、上記問題を解決するためになされた
もので、マイクロプロセツサの内部でデイジタル
的に不感帯によるトルクの減少を補償することに
より、簡単かつ安価に不感帯の影響を除却するこ
とができるモータの制御装置を提供することを目
的にしている。以下、本発明を実施例により詳細
に説明する。第１図は本発明の一実施例ブロツク
図であり、図中、１１０は直流モータであり、１
１１はタコジエネレータであり、モータ１１０の
回転速度に比例した実速度電圧TSAを出力する
もの、１１２は検流器であり、モータ１１０の電
機子電流ICを検出する。１１３は演算回路であ
り、マイクロプロセツサで構成され、演算処理を
行うプロセツサ１１３ａ、プロセツサ１１３ａの
実行するモータ制御プログラムを格納するプログ
ラムメモリ１１３ｂ、演算結果等のデータを記憶
するデータメモリ１１３ｃ、外部の主制御部との
データのやりとりを行なう入出力ポート１１３ｄ
と、パルス幅変調回路（以下PWM回路と称す）
に電流指令iCを出力する入力ポート１１３ｅと、
検流器１１２からの電機子電流ICを受ける入出力
ポート１１３ｆと、タコジエネレータ１１１の実
速度電圧TSAを受ける入出力ポート１１３ｇと、
これらを接続するアドレス・データバス線１１３
ｈとを有している。１１４はパルス幅変調回路で
あり、１１５はトランジスタ幅巾器、１１６は３
相交流電源、１１７は整流回路であり、３相交流
を直流に整流するものであり、ダイオード群１１
７ａ及びコンデンサ１１７ｂを有するものであ
る。パルス幅変調回路１１４は第２図のそのブロ
ツク図に示す様に、電流指令iCから鋸歯状の三角
波信号STSを差引く差分回路１１４ａと、電流
指令iCと三角波信号STSを加え合わせる加算回路
１１４ｂと、４つの比較回路１１４ｃ〜１１４ｆ
とを有し、比較回路１１４ｃ，１１４ｆは各々入
力信号が＋Δ以上なら“１”、以下なら“０”の
出力を発し、比較回路１１４ｄ，１１４ｅは各々
入力信号が−Δ以下なら“１”、−Δ以上なら
“０”の出力を発するものである。従つて、
PWM回路１１４の動作は、第３図の波形図に示
す様に、電流指令iCと三角波信号STSが図の関係
にある場合には、比較回路１１４ｃ，１１４ｄ，
１１４ｅ，１１４ｆの出力であるパルス幅変調信
号（以下PWM信号と称す）SQ1，SQ2，SQ3，
SQ4は第３図の如く発生する。そして各比較回路
１１４ｃ〜１１４ｆの前述の不感帯Δによつて、
各PWM波形SQ1，SQ2，SQ3，SQ4のレベル
“１”の幅が斜線分だけ減少させられている。一
方、トランジスタ増巾器１１５は一対のトランジ
スタQ1，Q2が直列に、又一対のトランジスタQ3，
Q4が直列に接続され、更に各トランジスタQ1〜
Q4に対応してダイオードD1〜D4が設けられてお
り、トランジスタQ1，Q4がオンとなると矢印Ａ
方向に電流が流れ、モータ１１０が正（又は逆）
回転し、トランジスタQ2，Q3がオンとなると矢
印Ｂ方向に電流が流れ、モータ１１０が逆（又は
正）回転するものである。PWM信号SQ1，SQ2，
SQ3，SQ4は各々トランジスタQ1，Q2，Q3.Q4の
ベースに印加されるから、トランジスタQ1とQ2
が又トランジスタQ3とQ4が同時にオンし短絡し
ない様にPWM信号SQ1〜SQ4の斜線部に対応す
るデツドタイムを形成するようにしている。従つ
て、PWM回路１１４の入出力信号特性は第４図
に示す如くΔ〜−Δの不感帯を持つことになる。
第１図に戻つて、１１８はホールド回路であり、
電流指令iCをホールドするものであり、出力段に
デジタル・アナログ変換器を含む、１１９，１２
０は各々アナログデジタル変換器（Ａ−Ｄコンバ
ータ）であり、各々電機子電流IC、実速度電圧
TSAのアナログ値をデジタル値に変換するもの
である。
もので、マイクロプロセツサの内部でデイジタル
的に不感帯によるトルクの減少を補償することに
より、簡単かつ安価に不感帯の影響を除却するこ
とができるモータの制御装置を提供することを目
的にしている。以下、本発明を実施例により詳細
に説明する。第１図は本発明の一実施例ブロツク
図であり、図中、１１０は直流モータであり、１
１１はタコジエネレータであり、モータ１１０の
回転速度に比例した実速度電圧TSAを出力する
もの、１１２は検流器であり、モータ１１０の電
機子電流ICを検出する。１１３は演算回路であ
り、マイクロプロセツサで構成され、演算処理を
行うプロセツサ１１３ａ、プロセツサ１１３ａの
実行するモータ制御プログラムを格納するプログ
ラムメモリ１１３ｂ、演算結果等のデータを記憶
するデータメモリ１１３ｃ、外部の主制御部との
データのやりとりを行なう入出力ポート１１３ｄ
と、パルス幅変調回路（以下PWM回路と称す）
に電流指令iCを出力する入力ポート１１３ｅと、
検流器１１２からの電機子電流ICを受ける入出力
ポート１１３ｆと、タコジエネレータ１１１の実
速度電圧TSAを受ける入出力ポート１１３ｇと、
これらを接続するアドレス・データバス線１１３
ｈとを有している。１１４はパルス幅変調回路で
あり、１１５はトランジスタ幅巾器、１１６は３
相交流電源、１１７は整流回路であり、３相交流
を直流に整流するものであり、ダイオード群１１
７ａ及びコンデンサ１１７ｂを有するものであ
る。パルス幅変調回路１１４は第２図のそのブロ
ツク図に示す様に、電流指令iCから鋸歯状の三角
波信号STSを差引く差分回路１１４ａと、電流
指令iCと三角波信号STSを加え合わせる加算回路
１１４ｂと、４つの比較回路１１４ｃ〜１１４ｆ
とを有し、比較回路１１４ｃ，１１４ｆは各々入
力信号が＋Δ以上なら“１”、以下なら“０”の
出力を発し、比較回路１１４ｄ，１１４ｅは各々
入力信号が−Δ以下なら“１”、−Δ以上なら
“０”の出力を発するものである。従つて、
PWM回路１１４の動作は、第３図の波形図に示
す様に、電流指令iCと三角波信号STSが図の関係
にある場合には、比較回路１１４ｃ，１１４ｄ，
１１４ｅ，１１４ｆの出力であるパルス幅変調信
号（以下PWM信号と称す）SQ1，SQ2，SQ3，
SQ4は第３図の如く発生する。そして各比較回路
１１４ｃ〜１１４ｆの前述の不感帯Δによつて、
各PWM波形SQ1，SQ2，SQ3，SQ4のレベル
“１”の幅が斜線分だけ減少させられている。一
方、トランジスタ増巾器１１５は一対のトランジ
スタQ1，Q2が直列に、又一対のトランジスタQ3，
Q4が直列に接続され、更に各トランジスタQ1〜
Q4に対応してダイオードD1〜D4が設けられてお
り、トランジスタQ1，Q4がオンとなると矢印Ａ
方向に電流が流れ、モータ１１０が正（又は逆）
回転し、トランジスタQ2，Q3がオンとなると矢
印Ｂ方向に電流が流れ、モータ１１０が逆（又は
正）回転するものである。PWM信号SQ1，SQ2，
SQ3，SQ4は各々トランジスタQ1，Q2，Q3.Q4の
ベースに印加されるから、トランジスタQ1とQ2
が又トランジスタQ3とQ4が同時にオンし短絡し
ない様にPWM信号SQ1〜SQ4の斜線部に対応す
るデツドタイムを形成するようにしている。従つ
て、PWM回路１１４の入出力信号特性は第４図
に示す如くΔ〜−Δの不感帯を持つことになる。
第１図に戻つて、１１８はホールド回路であり、
電流指令iCをホールドするものであり、出力段に
デジタル・アナログ変換器を含む、１１９，１２
０は各々アナログデジタル変換器（Ａ−Ｄコンバ
ータ）であり、各々電機子電流IC、実速度電圧
TSAのアナログ値をデジタル値に変換するもの
である。
次に、第１図実施例の動作について説明する
と、モータ１１０がある速度で回転しているとき
に速度指令VCMDが上昇したものとすると、速
度指令VCMDが入出力ポート１１３ｄに到来す
る。プロセツサ１１３ａはバス１１３ｈを介して
出力ポート１１３ｄからこの速度指令VCMDを
読取る。一方、プロセツサ１１３ａは所定の周期
でタコジエネレータ１１１の実速度TSAを入出
力ポート１１３ｇを介して及び電機子電流ICを入
出力ポート１１３ｆを介し読み取り、プログラム
メモリ１１３ｂのモータ制御プログラムに従つて
所定の演算を行い電流指令iCを出力している。即
ち、プロセツサ１１３ａは速度指令VCMDと実
速度TSAとの差を演算し速度誤差ERを演算し
（誤差演算ステツプ）、次に速度誤差ERを用いて
次式の比例積分を行つて、電機子電流の振巾ISを
演算する（比例積分ステツプ）。
と、モータ１１０がある速度で回転しているとき
に速度指令VCMDが上昇したものとすると、速
度指令VCMDが入出力ポート１１３ｄに到来す
る。プロセツサ１１３ａはバス１１３ｈを介して
出力ポート１１３ｄからこの速度指令VCMDを
読取る。一方、プロセツサ１１３ａは所定の周期
でタコジエネレータ１１１の実速度TSAを入出
力ポート１１３ｇを介して及び電機子電流ICを入
出力ポート１１３ｆを介し読み取り、プログラム
メモリ１１３ｂのモータ制御プログラムに従つて
所定の演算を行い電流指令iCを出力している。即
ち、プロセツサ１１３ａは速度指令VCMDと実
速度TSAとの差を演算し速度誤差ERを演算し
（誤差演算ステツプ）、次に速度誤差ERを用いて
次式の比例積分を行つて、電機子電流の振巾ISを
演算する（比例積分ステツプ）。
IS＝K1（VC−Va）
＋K2Σ（Vc−Va）
Σ（VC−Va）＝Σ
（VC−Va）＋（VC−Va） (1)
従つて、負荷が変動し、あるいは速度指令が変
化すると速度誤差ER（＝VC−Va）が大きくな
り、これに応じて電機子電流振幅ISも大きくな
る。ISが大きくなればより大きなトルクが発生
し、このトルクにより電動機の実速度が指令速度
にもたらされる。
化すると速度誤差ER（＝VC−Va）が大きくな
り、これに応じて電機子電流振幅ISも大きくな
る。ISが大きくなればより大きなトルクが発生
し、このトルクにより電動機の実速度が指令速度
にもたらされる。
次に、プロセツサ１１３ａは振幅ISから読み取
つた電機子電流Icを差引いて、電流指令isを演算
し、（電流指令演算ステツプ）、バス線１１３ｈを
介し入出力ポート１１３ｅへ送り込む。入出力ポ
ート１１３ｅから電流指令icはホールド回路１１
８へ送られ、次の電流指令icが演算されるまでホ
ールドされる。
つた電機子電流Icを差引いて、電流指令isを演算
し、（電流指令演算ステツプ）、バス線１１３ｈを
介し入出力ポート１１３ｅへ送り込む。入出力ポ
ート１１３ｅから電流指令icはホールド回路１１
８へ送られ、次の電流指令icが演算されるまでホ
ールドされる。
プロセツサ１１３ａは所定の周期で前述の演算
を実行し、各周期毎に電流指令icを出力する。こ
の電流指令icは前述の如く不感帯をもつPWM回
路１１４へ送られ、各PWM信号SQ1〜SQ4に変
換され、トランジスタ増巾器１１５の各パワート
ランジスタQ1〜Q4をオン／オフ制御し、モータ
１１０に電流を供給する。プロセツサ１１３ａは
所定の周期で同様の演算を行い、電流指令icを出
力するので、最終的にモータ１１０は指令速度で
回転することになる。
を実行し、各周期毎に電流指令icを出力する。こ
の電流指令icは前述の如く不感帯をもつPWM回
路１１４へ送られ、各PWM信号SQ1〜SQ4に変
換され、トランジスタ増巾器１１５の各パワート
ランジスタQ1〜Q4をオン／オフ制御し、モータ
１１０に電流を供給する。プロセツサ１１３ａは
所定の周期で同様の演算を行い、電流指令icを出
力するので、最終的にモータ１１０は指令速度で
回転することになる。
さて、PWM回路１１４に前述の如く不感帯が
あるので、実際のPWM信号SQ1〜SQ4のレベル
“１”のパルス幅が減少しているから、モータ１
１０へ与えられる電流はそれだけ少なく、要求さ
れるトルクを得られない。このため、第５図に示
す電圧フイードバツクによる補償法が既に提案さ
れている。この既提案の構成は、第１図の構成に
おいて、更に電機子電圧Vcから印加電圧を発生
する電圧変換回路１２３と、ホールド回路１１８
と電圧変換回路１２３の電圧との差をとる差分回
路１２２と、差分回路１２２の差分出力を積分す
る積分回路１２１とを設け、電圧フイードバツク
ループを形成し、系のゲインを高め、PWM回路
１１４の不感帯を補償するものである。尚、１２
４は電圧電流変換器である。しかし、係る構成で
は、これら各回路１２１〜１２３を必要とし、し
かもこれら回路がアナログ回路であることから、
マイクロプロセツサを用いて回路をデイジタル化
したにもかかわらず、構成が複雑化し、高価にな
るという欠点があつた。従つて、本発明では、係
る不感帯の補償を演算回路１１３内の演算処理で
行う様にして係る構成の回路を不要とするもので
ある。即ち、第６図の本発明の原理図に示す様
に、演算回路１１３内において、電流指令演算ス
テツプで演算された電流指令icに補償信号ｄを加
えてホールド回路１１８へ出力する。この補償信
号ｄは次の様に定められる。
あるので、実際のPWM信号SQ1〜SQ4のレベル
“１”のパルス幅が減少しているから、モータ１
１０へ与えられる電流はそれだけ少なく、要求さ
れるトルクを得られない。このため、第５図に示
す電圧フイードバツクによる補償法が既に提案さ
れている。この既提案の構成は、第１図の構成に
おいて、更に電機子電圧Vcから印加電圧を発生
する電圧変換回路１２３と、ホールド回路１１８
と電圧変換回路１２３の電圧との差をとる差分回
路１２２と、差分回路１２２の差分出力を積分す
る積分回路１２１とを設け、電圧フイードバツク
ループを形成し、系のゲインを高め、PWM回路
１１４の不感帯を補償するものである。尚、１２
４は電圧電流変換器である。しかし、係る構成で
は、これら各回路１２１〜１２３を必要とし、し
かもこれら回路がアナログ回路であることから、
マイクロプロセツサを用いて回路をデイジタル化
したにもかかわらず、構成が複雑化し、高価にな
るという欠点があつた。従つて、本発明では、係
る不感帯の補償を演算回路１１３内の演算処理で
行う様にして係る構成の回路を不要とするもので
ある。即ち、第６図の本発明の原理図に示す様
に、演算回路１１３内において、電流指令演算ス
テツプで演算された電流指令icに補償信号ｄを加
えてホールド回路１１８へ出力する。この補償信
号ｄは次の様に定められる。
ic≧Ｏのときｄ＝Δ
ic＜Ｏのときｄ＝−Δ (2)
すなわち、PWM回路１１４によりデツドタイ
ムを形成する場合には、トランジスタ増幅器１１
５を構成するトランジスタに固有の不感帯を設定
すれば良く、この設定された不感帯に対応する補
償信号を記憶しておき、前記演算回路１１３内で
あらかじめ電流指令icに、それが正の場合には正
の補償信号を、負の場合には負の補償信号ｄを加
えれば、不感帯Δによるパルス幅変調信号のパル
ス幅の減少を補償することができる。
ムを形成する場合には、トランジスタ増幅器１１
５を構成するトランジスタに固有の不感帯を設定
すれば良く、この設定された不感帯に対応する補
償信号を記憶しておき、前記演算回路１１３内で
あらかじめ電流指令icに、それが正の場合には正
の補償信号を、負の場合には負の補償信号ｄを加
えれば、不感帯Δによるパルス幅変調信号のパル
ス幅の減少を補償することができる。
こうして、モータへの電機子電流Icに対する
PWM制御の全体としては、係る補償信号ｄの加
算処理を加えると、第７図の如く不感帯のないリ
ニアな特性を持つ様にできる。
PWM制御の全体としては、係る補償信号ｄの加
算処理を加えると、第７図の如く不感帯のないリ
ニアな特性を持つ様にできる。
第１図の実施例において、不感帯Δによるパル
ス幅変調信号のパルス幅の減少を補償するには、
演算回路１１３内に、前記設定された不感帯に対
応する補償信号を記憶する記憶手段と、前記電流
指令の正負を判別する判別手段と、前記電流指令
にそれが正の場合には正の補償信号を、負の場合
には負の補償信号を加える加算手段とを設けるこ
とが必要である。すなわち、データメモリ１１３
ｃにはこのｄの値がΔ、−Δとして記憶されてい
る。そしてプロセツサ１１３ａはプログラムメモ
リ１１３ｂのモータ制御プログラムに従い、前述
の電流指令ステツプ実行後、得られた電流指令ic
の符号を判別し、ic≧ＯならΔを、ic＜Ｏなら−
Δをデータメモリ１１３ｃから読出し、更に電流
指令icにこの読出した補償信号ｄを加算する （不感帯補償ステツプ） そしてこの補償された電流指令を入出力ポート
１１３ｅを介しホールド回路１１８に送り込み、
モータ１１０を制御せしめる。
ス幅変調信号のパルス幅の減少を補償するには、
演算回路１１３内に、前記設定された不感帯に対
応する補償信号を記憶する記憶手段と、前記電流
指令の正負を判別する判別手段と、前記電流指令
にそれが正の場合には正の補償信号を、負の場合
には負の補償信号を加える加算手段とを設けるこ
とが必要である。すなわち、データメモリ１１３
ｃにはこのｄの値がΔ、−Δとして記憶されてい
る。そしてプロセツサ１１３ａはプログラムメモ
リ１１３ｂのモータ制御プログラムに従い、前述
の電流指令ステツプ実行後、得られた電流指令ic
の符号を判別し、ic≧ＯならΔを、ic＜Ｏなら−
Δをデータメモリ１１３ｃから読出し、更に電流
指令icにこの読出した補償信号ｄを加算する （不感帯補償ステツプ） そしてこの補償された電流指令を入出力ポート
１１３ｅを介しホールド回路１１８に送り込み、
モータ１１０を制御せしめる。
以上の説明はモータを直流モータとし、直流駆
動の場合について説明したが、交流モータの駆動
の場合も適用出来る。
動の場合について説明したが、交流モータの駆動
の場合も適用出来る。
第８図は本発明の他の実施例としての３相交流
モータに適用した場合のブロツク図である。図
中、１１０′は３相交流モータであり、１１５′は
インバータ（トランジスタ増巾器）であり、各相
に対し一対の直列接続されたパワートランジスタ
Q1，Q2，Q3，Q4，Q5，Q6が設けられ、各パワー
トランジスタQ1〜Q6に対応してダイオードD1〜
D6が設けられて構成される。１１７は整流回路
であり、第１図のものと同一構成のものである。
１１４′はPWM回路であり、第９図に示す様に、
演算回路１１３から出力される各相の電流指令
iu，iv，iwから三角波信号STSを差し引く差分回
路１１４ａ，１１４ｂ，１１４ｃと、入力信号が
＋Δ以上ならレベル“１”、それ以下ならレベル
“０”を出力する比較回路１１４ｃ，１１４ｅ，
１１４ｇと、逆に入力信号が−Δ以上ならレベル
“０”、それ以下ならレベル“０”を出力する比較
回路１１４ｄ，１１４ｆ，１１４ｈとを有し、各
比較回路１１４ｃ〜１１４ｈからパワートランジ
スタQ1〜Q6のためのPWM信号SQ1〜SQ6を出力
するものである。PWM信号SQ1とSQ2、SQ3と
SQ4、SQ5とSQ6は第３図のSQ1，SQ2と同様に
各々逆相の関係であり、しかも第３図と同様比較
回路の不感帯によりパルス幅が減少している。
尚、ホールド回路１１８は各相の電流指令iu，
iv，iwをホールドする様に、３つのレジスタ１
１８ａ，１１８ｂ，１１８ｃで構成される。
モータに適用した場合のブロツク図である。図
中、１１０′は３相交流モータであり、１１５′は
インバータ（トランジスタ増巾器）であり、各相
に対し一対の直列接続されたパワートランジスタ
Q1，Q2，Q3，Q4，Q5，Q6が設けられ、各パワー
トランジスタQ1〜Q6に対応してダイオードD1〜
D6が設けられて構成される。１１７は整流回路
であり、第１図のものと同一構成のものである。
１１４′はPWM回路であり、第９図に示す様に、
演算回路１１３から出力される各相の電流指令
iu，iv，iwから三角波信号STSを差し引く差分回
路１１４ａ，１１４ｂ，１１４ｃと、入力信号が
＋Δ以上ならレベル“１”、それ以下ならレベル
“０”を出力する比較回路１１４ｃ，１１４ｅ，
１１４ｇと、逆に入力信号が−Δ以上ならレベル
“０”、それ以下ならレベル“０”を出力する比較
回路１１４ｄ，１１４ｆ，１１４ｈとを有し、各
比較回路１１４ｃ〜１１４ｈからパワートランジ
スタQ1〜Q6のためのPWM信号SQ1〜SQ6を出力
するものである。PWM信号SQ1とSQ2、SQ3と
SQ4、SQ5とSQ6は第３図のSQ1，SQ2と同様に
各々逆相の関係であり、しかも第３図と同様比較
回路の不感帯によりパルス幅が減少している。
尚、ホールド回路１１８は各相の電流指令iu，
iv，iwをホールドする様に、３つのレジスタ１
１８ａ，１１８ｂ，１１８ｃで構成される。
第８図の実施例の動作を説明する前に、本発明
による不感帯の補償原理を説明すると、第８図の
交流モータのスター結果をΔ結線に変換して考え
ると、第１０図の如くなり、各相間にPWM回路
の不感帯１１４Ａ，１１４Ｂ，１１４Ｃが挿入さ
れたことになり、相間電圧を生じるための電流指
令の零点近傍に不感帯が生じることになる。ここ
でＲ−Ｓ相間電圧をRS、Ｓ−Ｔ間相間電圧をST、
Ｔ−Ｒ相間電圧をTRとし、各相の電圧をRV，SV，
TVとすると、次式が成立する。
による不感帯の補償原理を説明すると、第８図の
交流モータのスター結果をΔ結線に変換して考え
ると、第１０図の如くなり、各相間にPWM回路
の不感帯１１４Ａ，１１４Ｂ，１１４Ｃが挿入さ
れたことになり、相間電圧を生じるための電流指
令の零点近傍に不感帯が生じることになる。ここ
でＲ−Ｓ相間電圧をRS、Ｓ−Ｔ間相間電圧をST、
Ｔ−Ｒ相間電圧をTRとし、各相の電圧をRV，SV，
TVとすると、次式が成立する。
RS＝RV−SV
ST＝SV−TV
TR＝TV−RV (3)
そこで、本発明を適用すれば、第１１図に示す
様に各相間において補償信号dRS，dST，dTRを加え
ればよいことになる。そして各補償信号は となる。
様に各相間において補償信号dRS，dST，dTRを加え
ればよいことになる。そして各補償信号は となる。
実際には演算回路１１３は各相の電機子巻線端
子電圧を指令することになるので、第１２図に示
す様にＵ（Ｒ）相、Ｖ（Ｓ）相、Ｗ（Ｔ）相の電流
指令iu，iv，iwに対し次の補償信号dR，dS，dTを
加えればよい。
子電圧を指令することになるので、第１２図に示
す様にＵ（Ｒ）相、Ｖ（Ｓ）相、Ｗ（Ｔ）相の電流
指令iu，iv，iwに対し次の補償信号dR，dS，dTを
加えればよい。
dR＝dRS−dTR
dS＝dST−dRS
dT＝dTR−dST (5)
次に第８図の実施例構成の動作を説明すると、
プロセツサ１１３ａは速度指令VCMDとタコジ
エネレータ１１１の実速度TSAと差を演算し、
第１図の説明と同様速度誤差ERを演算し、次に
前述の比例積分ステツプを実行し、振幅ISを演算
し、次にプロセツサ１１３ａはデータメモリ１１
３ｃに記憶したサイン波、コサイン波のパターン
を読出し、振幅ISと乗算し、２相の交流信号I1a，
I1bをデジタル的に発生し、更に次の演算を行い
３相の電流指令Iu，Iv，Iwを発生する。
プロセツサ１１３ａは速度指令VCMDとタコジ
エネレータ１１１の実速度TSAと差を演算し、
第１図の説明と同様速度誤差ERを演算し、次に
前述の比例積分ステツプを実行し、振幅ISを演算
し、次にプロセツサ１１３ａはデータメモリ１１
３ｃに記憶したサイン波、コサイン波のパターン
を読出し、振幅ISと乗算し、２相の交流信号I1a，
I1bをデジタル的に発生し、更に次の演算を行い
３相の電流指令Iu，Iv，Iwを発生する。
更に、プロセツサ１１３ａは前述の電流指令演
算ステツプと同様、得られた３相電流指令Iu，
Iv，Iwから検流器１１２Ｕ，１１２Ｖ，１１２
Ｗから読取つた相電流I〓au，av，I'awを差し引
き、電流指令iu，iv，iwを発生する。
算ステツプと同様、得られた３相電流指令Iu，
Iv，Iwから検流器１１２Ｕ，１１２Ｖ，１１２
Ｗから読取つた相電流I〓au，av，I'awを差し引
き、電流指令iu，iv，iwを発生する。
その後、プロセツサ１１３ａは電流指令iu，
iv，iwから相間電圧RS，ST，TRの正負を判別し、
これに応じてデータメモリ１１３ｃに記憶された
dRS，dST，dTRを読出し、(5)式の演算を実行して、
補償信号dR，dS，dTを発生し、電流指令iu，iv，
iwにこれを加算する。そしてこの補償された電
流指令iu，iv，iwをバス１１３ｈ、入出力ポート
１１３ｅを介しホールド回路１１８ａ，１１８
ｂ，１１８ｃへ送り込む。これによりPWM回路
１１４′よりPWM信号SQ1〜SQ6が発生し、イン
バータ１１５′の各パワートランジスタQ1〜Q6を
オン／オフし、交流モータ１１０′を指令速度で
回転せしめる。
iv，iwから相間電圧RS，ST，TRの正負を判別し、
これに応じてデータメモリ１１３ｃに記憶された
dRS，dST，dTRを読出し、(5)式の演算を実行して、
補償信号dR，dS，dTを発生し、電流指令iu，iv，
iwにこれを加算する。そしてこの補償された電
流指令iu，iv，iwをバス１１３ｈ、入出力ポート
１１３ｅを介しホールド回路１１８ａ，１１８
ｂ，１１８ｃへ送り込む。これによりPWM回路
１１４′よりPWM信号SQ1〜SQ6が発生し、イン
バータ１１５′の各パワートランジスタQ1〜Q6を
オン／オフし、交流モータ１１０′を指令速度で
回転せしめる。
以上説明した様に、本発明によれば、不感帯を
有するPWM回路とトランジスタ増巾器を有する
構成に対し、電流指令を発生する演算回路が
PWM回路の不感帯を相殺する様な補償信号を電
流指令に加えて保持回路へ出力する様構成してい
るので、PWM回路の不感帯の影響によるモータ
のトルク損矢を防止しうるという効果を奏する他
に、この不感帯による損矢除去のために特別のア
ナログ回路を必要とせず、演算回路の加算処理で
行なうことが出来るので、マイクロプロセツサを
用いて回路をデイジタル化した場合に、構成を簡
単にしかも安価にすることができるという効果も
奏する。
有するPWM回路とトランジスタ増巾器を有する
構成に対し、電流指令を発生する演算回路が
PWM回路の不感帯を相殺する様な補償信号を電
流指令に加えて保持回路へ出力する様構成してい
るので、PWM回路の不感帯の影響によるモータ
のトルク損矢を防止しうるという効果を奏する他
に、この不感帯による損矢除去のために特別のア
ナログ回路を必要とせず、演算回路の加算処理で
行なうことが出来るので、マイクロプロセツサを
用いて回路をデイジタル化した場合に、構成を簡
単にしかも安価にすることができるという効果も
奏する。
尚、本発明を一実施例により説明したが、本発
明は上述の実施例に限定されることなく本発明の
主旨に従い種々の変形が可能であり、これらを本
発明の範囲から排除するものではない。
明は上述の実施例に限定されることなく本発明の
主旨に従い種々の変形が可能であり、これらを本
発明の範囲から排除するものではない。
第１図は、本発明の一実施例ブロツク図、第２
図は第１図構成の要部ブロツク図、第３図は第２
図構成における各部波形図、第４図はPWM回路
の入出力特性図、第５図は既提案の不感帯除去の
説明図、第６図は本発明による不感帯除去の原理
説明図、第７図は本発明の適用によるPWM回路
の入出力特性図、第８図は本発明の他の実施例ブ
ロツク図、第９図は第８図構成の要部ブロツク
図、第１０図、第１１図及び第１２図は本発明の
原理説明図である。 図中、１１０，１１０′……モータ、１１１…
…タコジエネレータ、１１３……演算回路、１１
４，１１４′……PWM回路、１１５，１１５′…
…トランジスタ増巾器、１１８……保持回路。
図は第１図構成の要部ブロツク図、第３図は第２
図構成における各部波形図、第４図はPWM回路
の入出力特性図、第５図は既提案の不感帯除去の
説明図、第６図は本発明による不感帯除去の原理
説明図、第７図は本発明の適用によるPWM回路
の入出力特性図、第８図は本発明の他の実施例ブ
ロツク図、第９図は第８図構成の要部ブロツク
図、第１０図、第１１図及び第１２図は本発明の
原理説明図である。 図中、１１０，１１０′……モータ、１１１…
…タコジエネレータ、１１３……演算回路、１１
４，１１４′……PWM回路、１１５，１１５′…
…トランジスタ増巾器、１１８……保持回路。
Claims (1)
- １ 電流指令を演算する演算回路と、該電流指令
を保持する保持回路と、該保持回路の出力信号を
パルス幅変調するとともに該出力信号に対して不
感帯を設定したパルス幅変調信号を形成するパル
ス幅変調回路と、該パルス幅変調信号によりモー
タを制御するトランジスタ増幅器とを有してなる
モータの制御装置において、前記演算回路内に、
前記設定された不感帯に対応する補償信号を記憶
する記憶手段と、前記電流指令の正負を判別する
判別手段と、前記電流指令にそれが正の場合には
正の補償信号を、負の場合には負の補償信号を加
える加算手段とを設けて、前記不感帯によるパル
ス幅変調信号のパルス幅の減少を補償するように
したことを特徴とするモータの制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183334A JPS5972991A (ja) | 1982-10-19 | 1982-10-19 | モ−タの制御装置 |
| US07/011,353 US4719400A (en) | 1982-10-19 | 1983-10-19 | Motor control apparatus |
| EP83903397A EP0121575B1 (en) | 1982-10-19 | 1983-10-19 | Controller for motor |
| DE8383903397T DE3371841D1 (en) | 1982-10-19 | 1983-10-19 | Controller for motor |
| PCT/JP1983/000364 WO1984001677A1 (fr) | 1982-10-19 | 1983-10-19 | Controleur de moteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183334A JPS5972991A (ja) | 1982-10-19 | 1982-10-19 | モ−タの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972991A JPS5972991A (ja) | 1984-04-25 |
| JPH0216668B2 true JPH0216668B2 (ja) | 1990-04-17 |
Family
ID=16133897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57183334A Granted JPS5972991A (ja) | 1982-10-19 | 1982-10-19 | モ−タの制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4719400A (ja) |
| EP (1) | EP0121575B1 (ja) |
| JP (1) | JPS5972991A (ja) |
| DE (1) | DE3371841D1 (ja) |
| WO (1) | WO1984001677A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149691A (ja) * | 1984-08-15 | 1986-03-11 | Fanuc Ltd | 誘導電動機のｐｗｍ制御方式 |
| DE3541227A1 (de) * | 1985-11-21 | 1987-05-27 | Siemens Ag | Verfahren und vorrichtung zum betrieb eines pulsumrichters mit kompensation von durch traeger-speicher-effekte hervorgerufenen fehlspannungszeitflaechen |
| GB2188173B (en) * | 1986-02-27 | 1990-03-07 | Derritron Group | Electric power source |
| FI77547C (fi) * | 1986-03-19 | 1989-03-10 | Kone Oy | Foerfarande och anordning foer reglering av styrspaenningen vid en trefasig inventer som matar en vaexelstroemmotor. |
| US4799126A (en) * | 1987-04-16 | 1989-01-17 | Navistar International Transportation Corp. | Overload protection for D.C. circuits |
| JPS6434180A (en) * | 1987-07-27 | 1989-02-03 | Toshiba Corp | Controlling device of power converter |
| JP2644853B2 (ja) * | 1988-10-19 | 1997-08-25 | 株式会社日立製作所 | 電圧形インバータの制御方法 |
| JPH078146B2 (ja) * | 1989-05-23 | 1995-01-30 | 春日電機株式会社 | インバータの制御装置 |
| US5126647A (en) * | 1990-04-17 | 1992-06-30 | Sundstrand Corporation | Pulse by pulse current limit and phase current monitor for a pulse width modulated inverter |
| JP3134104B2 (ja) * | 1991-09-03 | 2001-02-13 | 株式会社日立製作所 | アナログ−デジタル変換装置とインバータシステム及びマイクロコンピュータ |
| US5206802A (en) * | 1991-09-17 | 1993-04-27 | Otis Elevator Company | Blanking interval voltage deviation compensator for inverters and converters |
| SE469959B (sv) * | 1992-03-06 | 1993-10-11 | Electrolux Ab | Anordning för överföring av styrkommandon i en med växelström driven apparat eller maskin |
| FR2692735B1 (fr) * | 1992-06-22 | 1995-04-07 | Moulinex Sa | Dispositif d'asservissement de la vitesse d'un moteur électrique et son procédé de fonctionnement. |
| US5550450A (en) * | 1993-04-28 | 1996-08-27 | Otis Elevator Company | Dead-time effect compensation for pulse-width modulated inverters and converters |
| JPH08340691A (ja) * | 1995-06-08 | 1996-12-24 | Nippondenso Co Ltd | インバータ制御装置 |
| KR100553293B1 (ko) * | 1999-02-02 | 2006-02-22 | 로크웰삼성오토메이션 주식회사 | 전류검출신호의 가변 오프셋 성분 제거장치 및 그 방법 |
| US6603562B1 (en) * | 1999-10-29 | 2003-08-05 | Yokogawa Electric Corporation | Two-dimensional positioning apparatus and method for measuring laser light from the apparatus |
| CN1211908C (zh) * | 2001-02-14 | 2005-07-20 | 丰田自动车株式会社 | 动力输出装置及装有该装置的车辆、动力输出装置的控制方法和存储媒体及程序、驱动装置及装有该装置的车辆、驱动装置的控制方法和存储媒体及程序 |
| US6434020B1 (en) | 2001-04-09 | 2002-08-13 | Hydro-Quebec | Apparatus and method of operating two switches connecting respectively a load to power source terminals in response to a switch control signal |
| JP3692993B2 (ja) * | 2001-10-04 | 2005-09-07 | トヨタ自動車株式会社 | 駆動装置および動力出力装置 |
| TW584836B (en) * | 2002-06-26 | 2004-04-21 | Mediatek Inc | Control apparatus and method of optical-disc rotation speed |
| US7348739B2 (en) * | 2004-02-06 | 2008-03-25 | Mitsubishi Denki Kabushiki Kaisha | Motor driving apparatus |
| US7106021B2 (en) * | 2004-05-04 | 2006-09-12 | International Business Machines Corporation | Method, system, and program product for feedback control of a target system utilizing imposition of a periodic modulating signal onto a command signal |
| JP4581574B2 (ja) * | 2004-09-08 | 2010-11-17 | 株式会社ジェイテクト | モータ制御装置及び電動パワーステアリング装置 |
| JP5947646B2 (ja) * | 2012-07-19 | 2016-07-06 | 山洋電気株式会社 | モータ制御装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3944907A (en) * | 1974-09-09 | 1976-03-16 | Control Systems Research, Inc. | Zero deadband four-quadrant full-wave converter |
| US4051418A (en) * | 1975-11-03 | 1977-09-27 | Berto Gerald N O | Three phase a.c. motor drive system |
| JPS56117577A (en) * | 1980-02-19 | 1981-09-16 | Toshiba Corp | Controller for inverter |
| JPS57142184A (en) * | 1981-02-27 | 1982-09-02 | Toyo Electric Mfg Co Ltd | Controlling method for inverter |
| US4481457A (en) * | 1981-03-06 | 1984-11-06 | General Electric Company | Method for providing adaptive control of variable speed AC motor drives |
| JPS57153567A (en) * | 1981-03-17 | 1982-09-22 | Toshiba Corp | Inverter controller |
| DE3272250D1 (en) * | 1981-03-31 | 1986-09-04 | Fanuc Ltd | Method of controlling an ac motor and device thereof |
| JPS57199489A (en) * | 1981-05-29 | 1982-12-07 | Hitachi Ltd | Controller for induction motor |
| JPS58123394A (ja) * | 1982-01-18 | 1983-07-22 | Hitachi Ltd | 交流電動機の制御装置 |
| JPS58130792A (ja) * | 1982-01-28 | 1983-08-04 | Fanuc Ltd | 同期電動機の駆動装置 |
| JPS58157384A (ja) * | 1982-03-12 | 1983-09-19 | Fanuc Ltd | 交流モ−タの駆動方式 |
| JPH0724472B2 (ja) * | 1982-09-24 | 1995-03-15 | ファナック株式会社 | サ−ボモ−タの制御装置 |
-
1982
- 1982-10-19 JP JP57183334A patent/JPS5972991A/ja active Granted
-
1983
- 1983-10-19 DE DE8383903397T patent/DE3371841D1/de not_active Expired
- 1983-10-19 WO PCT/JP1983/000364 patent/WO1984001677A1/ja not_active Ceased
- 1983-10-19 EP EP83903397A patent/EP0121575B1/en not_active Expired
- 1983-10-19 US US07/011,353 patent/US4719400A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4719400A (en) | 1988-01-12 |
| JPS5972991A (ja) | 1984-04-25 |
| EP0121575B1 (en) | 1987-05-27 |
| WO1984001677A1 (fr) | 1984-04-26 |
| DE3371841D1 (en) | 1987-07-02 |
| EP0121575A4 (en) | 1985-07-30 |
| EP0121575A1 (en) | 1984-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0216668B2 (ja) | ||
| EP0085541B1 (en) | Synchronous motor drive apparatus | |
| US4680526A (en) | Method of controlling inverter-driven induction motor | |
| JPH0556117B2 (ja) | ||
| EP0171415B1 (en) | Current sense demodulator | |
| EP0089208B1 (en) | A.c. motor drive apparatus | |
| JPH1023756A (ja) | 電圧形インバータ装置及びその制御方法 | |
| US6433504B1 (en) | Method and apparatus of improving the efficiency of an induction motor | |
| EP0868017B1 (en) | Method and apparatus to maximise the top speed of brushless DC motors | |
| JP3245727B2 (ja) | モータの相電流検出装置 | |
| JPS5956881A (ja) | サ−ボモ−タの制御方式 | |
| EP0126779B1 (en) | Ac motor control system | |
| US4573002A (en) | Servomotor control system | |
| US4620138A (en) | Drive arrangement with collectorless D.C. motor | |
| JPS62123979A (ja) | ブラシレス直流モ−タ | |
| JPS5928147B2 (ja) | 誘導電動機の運転制御装置 | |
| JPH0687678B2 (ja) | 電圧形インバ−タの制御方法 | |
| JP2777605B2 (ja) | コンバータの制御装置 | |
| US5006775A (en) | Method and apparatus for preventing a current collapse in a phase not participating in the commutation of a three-phase, block-current supplied synchronous machine | |
| JP2867397B2 (ja) | モータ駆動用インバータ装置 | |
| JP2000278985A (ja) | 直流ブラシレスモータの駆動装置 | |
| CA1218695A (en) | Pulse-width modulated ac motor drive | |
| JPS6142287A (ja) | モ−タ制御装置 | |
| KR950005518B1 (ko) | 모터의 간접 자속 검출회로 | |
| JPH06261587A (ja) | ３相ブラシレス直流モータのトルクリップル除去回路 |