JPH0218769B2

JPH0218769B2 -

Info

Publication number: JPH0218769B2
Application number: JP58156100A
Authority: JP
Inventors: Hidehito Aoyanagi; Botaro Hirosaki
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-08-26
Filing date: 1983-08-26
Publication date: 1990-04-26
Also published as: JPS6047513A; CA1224540A; GB2145594B; GB8421266D0; US4604583A; GB2145594A

Description

【発明の詳細な説明】本発明は周波数ずれ吸収回路、とくに受信搬送
波帯信号より所望の基底帯域信号に復調する復調
装置において、受信帯域信号が例えばドツプラー
等により動的な周波数ずれを起した場合に、この
周波数ずれを吸収して正しい基底帯域信号を与え
るための周波数ずれ吸収回路に関する。

近年のデイジタル技術の発展によりこのような
復調装置の中のあるものについてはこれをデイジ
タル信号処理を用いて実現する方が遥かに有利な
場合がある。

このような方式の一つとして直交多重信号のデ
イジタル処理復調装置がある。

この復調装置は、例えば第１図に示すようなｎ
個の異なる周波数のチヤンネルをもつ受信搬送波
帯の受信信号を復調して各チヤンネルをその基底
帯域の信号に変換するような処理を行なうが、こ
の処理の段階において、送信側から送られたパイ
ロツト信号（第１図の第１チヤンネル（CH₁）の
信号）を基準にしてこれに対するフエーズロツク
ループを構成し、これによりこのパイロツト信号
が予め定められた正しい周波数で復調部に供給さ
れるようにスペクトラム全体の周波数位相制御を
行なう。

これを行なうために従来装置においては、後に
詳述するように、復調部をその内部に含むような
完全２次型デイジタルフエローズロツクループに
なるように構成している。ところが、復調部内に
は各チヤンネルを分離するためのフイルタが介在
するため、非然的に大きな遅延が発生し、従つ
て、これを含むフエーズロツクループのループゲ
インを小さく設定せざるを得ず、このためドツプ
ラーシフト等による受信搬送波帯信号の急激な周
波数変化に対して系が追随できないという欠点を
有している。

本発明の目的は、上述の欠点を除去して受信搬
送波帯信号の急激な周波数変化に対して系が安定
かつ速やかに追随するように改善した周波数ずれ
吸収回路を提供するにある。

本発明の周波数ずれ吸収回路は、動的な周波数
変化を生ずる伝送路を介して受信された受信搬送
波帯信号を基底帯域に周波数シフトした信号を
Ａ／Ｄ変換器に入力し、このＡ／Ｄ変換器が出力
したデータ列の信号を位相分割器により複素デー
タ列の信号に変換し、前記位相分割器が出力した
信号を復調部に入力して所望のチヤンネルの基底
帯域信号を復調する復調装置において、制御電圧
に比例した周波数で発振する第１のデイジタル電
圧制御発振器、この第１のデイジタル電圧制御発
振器の出力に応じて復調された特定のチヤンネル
の基底帯域信号の位相を制御する第１の位相回転
器、この第１の位相回転器の出力である複素デー
タ列のうち直交成分のデータ列の信号を入力とす
る第１のデイジタル積分器、および、この第１の
デイジタル積分器の入力と出力とを入力とし前記
制御電圧を出力する加算器を有し、復調する前の
信号の位相ずれおよび周波数ずれを検出してこれ
らを局所的に吸収する完全２次型デイジタルフエ
ーズロツクループと、前記吸収した位相ずれおよ
び周波数ずれ情報を含む前記第１のデイジタル電
圧制御発振器の出力に応じて復調された他のチヤ
ンネルの基底帯域信号の位相を制御する第２の位
相回転器を有し、前記復調された他のチヤンネル
の基底帯域信号に現われる位相ずれおよび周波数
ずれを補償する手段と、前記第１のデイジタル積
分器の出力を入力とする第２のデイジタル積分器
と、この第２のデイジタル積分器の出力に比例し
た周波数で発色する第２のデイジタル電圧制御発
振器と、この第２のデイジタル電圧制御発振器の
出力に応じて前記復調する前の信号の位相を制御
する第３の位相回転器とを含んでいる。

次に図面を参照して本発明を詳細に説明する。

最初にデイジタル信号処理によるフエーズロツ
ク系に関して従来例に基ずいて説明する。

第２図は、デイジタル信号処理によるフエーズ
ロツク系を説明するためのブロツク図である。

このフエーズロツク系を含む復調装置は、第１
図に示したようなｎ個のチヤンネルをもつ受信搬
送波帯の受信信号を復調して各チヤンネルをその
基底帯域の信号に変換するような処理を行なうも
のとする。

このｎ個のチヤンネルCH１，CH２，…CHn
各各は、それぞれのチヤンネルの定められたキヤ
リアをもち、このキヤリアの同相成分および直交
成分をそれぞれ独立に変調して情報を伝送する。

第１図に示すように、ｎ個のチヤンネルの中の
第２チヤンネルCH２から第ｎチヤンネルCHnま
では実際にデータで変調された直交多重信号を伝
送し、また第１チヤンネルCH１はパイロツト信
号として、第１チヤンネルのキヤリアの同相成分
だけを無変調で送出するものとする。

さて、送信側変調部においては、各チヤンネル
のキヤリアの相対的周波数関係は予め一定に定め
られており、従つて受信側復調装置においては、
前述のパイロツト信号が、予め定めた基底帯域ス
ペクトラムの第１チヤンネルの周波数と位相とで
正しく復調部に入力するように、受信した信号の
スペクトラム全体を制御すればよい。これによ
り、復調部においては、各チヤンネルを別別に、
変調部と同じ相対周波数関係をもつ局部的に発生
したデイジタル発振器出力により復調し（同期検
波し）、これにより送信側変調部入力における各
チヤンネルの同相成分および直交成分の原信号を
再現することができる。

さて、これを行なうために、受信装置において
は、受信信号をまず、適当な周波数をもつ局部発
振器を用いて受信搬送波帯域から周波数シフト
し、前記パイロツト信号の周波数が予め定めた基
底帯域スペクトラムの第１チヤンネルの周波数に
合致するようにする。こうして、受信スペクトラ
ム全体を基底帯域スペクトラムに周波数シフトし
てから、デイジタル処理復調装置に入力する。

デイジタル処理復調装置においては、第２図に
示すように、まず、Ａ／Ｄ変換器１により、上述
の入力信号を所定のサンプリング周波数sを用い
てサンプルし、これをＡ／Ｄ変換してデイジタル
信号データ列に変換し、以後の処理をデイジタル
信号処理として行なう。

さて、Ａ／Ｄ変換器１の出力は、位相分割器２
に供給され、ここで入力データ列にもとずいて、
実数部データおよび虚数部データが生成され、こ
うして複素数のデータ列としてライン２０００を
介して位相回転器３に供給される。

なお、位相分割器２は第３図に示すようなオー
ルバスネツトワークで構成され、パラメータα₁〜
α_nおよびβ₁〜β_n′を適当に選ぶことにより、上述
の基底帯域のスペクトラムが専有する周波数範囲
内において、実数部出力側と虚数部出力側とが相
互に近似的に90゜の位相差を有するようにした二
系列の遅延回路により構成される。

この回路の入力側にＡ／Ｄ変換器１の出力を供
給することにより、その二つの出力側において
は、実数部出力側に対し虚数部出力側は上述の周
波数範囲内において近似的90゜だけ位相が進んだ
信号を出力する。以後この二つの出力を一つの複
素数信号の実数部および虚数部として取扱うこと
により、後述するように、入力信号の位相（従つ
て周波数）に関係する取扱いが非常に容易とな
る。

さて、位相分割器２の出力の復素数列の信号２
０００は位相回転器３に供給されるが、位相回転
器３には、これとともにデイジタル電圧制御発振
器４からの出力データ４０００が供給される。

この発振器４は、供給された入力データに比例
する周波数で位相角が回転する複素数データ列を
生成する発振器で、第４図に示すように、入力デ
ータｘを次次に加算保持するデイジタル積分器
と、この積分器の出力ｙによりcosky（ｋは比例
定数）およびsinkyの値を予め求められているテ
ーブルから読み出して出力するROM部とにより
構成されている。なお、こうして構成された発振
器は、供給されたデータｘに応じて正の周波数ば
かりでなく０周波数を横切つて負の周波数で発振
するデータ列（出力複素数の位相角が反時計方向
に回転するデータ列）を生成することも自由で、
通常のアナログの電圧制御発振器（VCO）に比
して融通性および正確さにおいて優れている。

さて、位相回転器３は供給された二つの複素数
の複素乗算を行なう乗算器である。但し位相分割
器２側からライン２０００を介して供給される複
素数をS〓＝S_r＋jS_iとし発振器４側からライン４０
００を介して供給される複素数をL〓＝L_r＋jL_iとす
ると、位相回転器３は、S〓と、L〓の複素共役L〓との
複素乗算すなわち、 S〓L〓＝（S_r＋jS_i）（L_r−jL_i）＝S_rL_r＋S_iL_i＋ｊ（−S_rL_i＋S_iL_r）なる演算を行ない、得られた結果の複素数データ
の実数部および虚数部をライン３０００を介して
複調部５に供給する。

この複素乗算の結果、入力データ信号２０００
の位相角は発振器４からの出力信号４０００の瞬
時位相角だけ反時計方向に回転されてから復調器
５に入力される。このため入力データ信号２００
０は発振器４の発振周波数だけ低い方に周波数シ
フトされて復調部５に入力されることになる（前
述のように発振器４は入力制御信号により０を含
み正負いずれの周波数でも発振可能のため、位相
回転器３により、入力データ信号２０００を０を
含み負正いずれの方向への周波数シフトを行なう
ことも可能となる）。

なお、位相回転器３は第５図に示すように乗算
器および加算器を用いて容易に構成することがで
きる。

さて、復調部５においては、この入力データを
用いて、各チヤンネルごとに設けた、予め定めた
キヤリア周波数で発振するデイジタル発振器と、
上に述べたと同様な位相回転器とを用いて各チヤ
ンネルが０周波数となるまで上述の入力データを
周波数シフトして各チヤンネルを復調し、それぞ
れのチヤンネルの基底帯域信号とし、さらに低減
フイルタを用いて他チヤンネルからの干渉を除去
して各チヤンネルごとにそれぞれ同相成分データ
（実数部データ）および直交成分データ（虚数部
データ）を再現する。

こうして、復調部５においては前記パイロツト
信号を伝送する第１チヤンネルも、他のチヤンネ
ルと同様な処理を受けてその出力信５０００に同
相成分出力と直交成分出力とを生ずる。しかし、
前述のように、送信側変調部においては第１チヤ
ンネルはその同相成分側入力だけを１とし、直交
成分側入力は常に０として送出しているので、も
し受信側復調装置の位相同期制御が正しく行なわ
れている場合には、この第１チヤンネルの直交成
分出力は０となるべきものである。従つてデイジ
タル処理復調装置においては前述の位相回転器３
を含むサーボループを構成し、この直交成分出力
が０に近ずくように系の位相制御を行なうことに
なる。

さて、これを行なうために従来例においては以
下のように構成されている。

すなわち、第２図に示すように第１チヤンネル
の複素出力５０００を位相回転器６に供給し、一
方、この位相回転器６のもう一方の入力には前記
発振器４と同様な構成のデイジタル電圧制御発発
振器７からの発振器出力７０００を供給し、回転
器６において前述の回転器３と同様な複素乗算を
行なう。

後述するように、発振器７の瞬時位相角θ₀が第
１チヤンネルの出力５０００の瞬時位相角θ_eを追
随するようにフエーズロツクループが構成される
が、このため動作状態においては両者の位相差
Δθ−θ_e−θ₀は一般に１に比較して小さく、回転
器６の虚数部分の出力sinΔθは殆んどΔθに等しい
と見做すことができる。

そこで、この両者の瞬時位相角誤差Δθに対応
する出力を生ずる回転器６の虚数部出力6000だけ
を取りフエーズロツクループの以後の制御信号と
して用いる。

すなわち、この出力６０００は単位遅延素子８
を介して１サンプリング同期だけ遅延され、第１
のループゲインを設定する増幅器９によりα′倍さ
れて前述のデイジタル電圧制御発振器７の周波数
制御データとして供給され、これで第１のフエー
ズロツクループが構成される。

この結果、第１チヤンネルの出力５０００に定
常的の位相誤差θ_eが発生する場合には、発振器７
の位相角はこれに追随してθ_eだけ回転し発振器内
部の積分器にこの値を保持し、この定常位相誤差
を吸収し、回転器６の出力側においてはこの定常
位相誤差が打消されて０となるように制御され
る。

しかし、第１チヤンネルの出力の位相角θ_eが一
定の周波数_eで回転するような場合、つまり、復
調部５に入るデータのスペクトラムが_eだけ正し
い周波数からシフトしている場合には、上述のル
ープだけでは回転数６の出力側における位相誤差
を吸収して０とすることはできない。

これを行なうために更に以下のループが追加さ
れる。

すなわち、単位遅延素子８の出力８０００は、
さらに第２のループゲインを設定する増幅器１０
によりβ′倍されて、加算器１１と単位遅延素子１
２よりなるデイジタル積分器IG′の入力に供給さ
れる。

この積分器IG′は第２図より明らかなように、
サンプリング周期Ｔごとに供給されるつきつぎの
データを加算保持して出力する回路で、例えば入
力側が０になつても、現在の値をそのまま保持し
て、これをつぎつぎのサンプリング周期Ｔごとに
出力する。

さて、積分器IG′の出力１１００は前記デイジ
タル電圧制御発振器４の周波数制御データとして
供給され、これによつて第２のサーボループが構
成される。

以上に述べた二つのサーボループにより、この
位相制御系全体は完全２次型デイジタルフエーズ
ロツクループとなるように構成されている。

このため例えば、位相回転器３に供給される信
号の中の第１チヤンネルのパイロツト信号の周波
数が基底スペクトラム帯域における第１チヤンネ
ルの正しい周波数から例えば定常的に一定周波数
_eだけ高い方にずれている場合には、前述の第２
のサーボループにより最終的には積分回路IG′の
中に_eに相当するデータが蓄積保持され、発振器
４は周波数_eで発振する出力データを回転器３に
供給し、この結果復調部５に供給される信号のス
ペクトラムは_eだけ低い方向に周波数シフトされ
て正しい周波数として復調部５に供給される。

こうして、定常的な周波数ずれに対しても位相
回転器６の出力側における位相誤差０として、こ
の周波数ずれを積分器IG′に保持されるデータに
よつて吸収することができる。

しかしながら、以上に述べた構成においては、
第２のループはその内部に復調部５を含み、この
復調部５の中には前述のように第１チヤンネルだ
けのデータを他のチヤンネルから分離して取り出
すための比較的狭帯域の低域フイルタを含むため
に、これによる大きな遅延が発生し、ループゲイ
ンを決定する増幅器１０の定数β′を小さく設定せ
ざるを得ず、このためにドツプラ等による受信搬
送波帯信号の急激な周波数変化に対して制御系が
追随できず不安定になるという欠点がある。

以下に述べる本発明の回路は、このような欠点
を除去して受信搬送波帯信号の急激な周波数変化
に対しても系が安定かつ速やかに追随するように
改善した周波数ずれ吸収回路を提供する。

次に本発明をその一実施例について図面を参照
して詳細に説明する。

第６図は本発明の一実施例を示すブロツク図で
ある。

本実施例は、Ａ／Ｄ変換器Ａ、位相分割器２、
位相回転器３、デイジタル電圧制御発振器４、復
調部５、デイジタルフエーズロツクループ２０、
位相補償回路２１、第３のループゲインを設定す
る増幅器２２、加算器２３および単位遅延素子２
４で構成される第２のデイジタル積分回路IG２
を含む。

さて、本実施例におけるＡ／Ｄ変換器１、位相
分割器２、位相回転器３、デイジタル電圧制御発
振器４および復調器５は、以上に説明し第２図に
示した従来例の対応する諸要素と全く同じもので
ある。

従つて、前述したと全く同様にして、第１チヤ
ンネルの復調された複素出力は、復調部５からラ
イン５０００を介してデイジタルフエーズロツク
ループ２０（以後DPLL２０）の入力として供給
される。

さて、このDPLL２０は第７図に示すように前
述と同様な完全２次型デイジタルフエーズロツク
ループを構成している。

すなわち、位相回転器２０６、単位遅延素子２
０８、第１のループゲインを設定する増幅器２０
９、加算器２１３、およびデイジタル電圧制御発
振器２０７で構成される第１のループは、第２図
で説明した位相回転器６、単位遅延素子８、増幅
器９、および発振器７による第１のフエーズロツ
クグループと全く同様に動作する。

さらに、これに追加された、第２のフエーズロ
ツクループ、すなわち、上述の第１のフエーズロ
ツクループにおける増幅器２０９のかわりに、第
２のループゲインを設定する増幅器２１０と、加
算器２１１および単位遅延素子２１２で構成され
る第１のデイジタル積分器IG₁とにより閉じたル
ープを構成する第２のフエーズロツクループを含
み、このループは第２図における積分器IG′を含
む第２のフエーズロツクループと同様にして
DPLL２０の入力側に現われる周波数誤差を追随
する。

例えば、復調部５に入力する信号の周波数が正
しい周波数より_eだけ高い周波数にずれている場
合には、復調部５の第１チヤンネルの出力５００
０、つまりDPLL２０の入力には、位相角がこの
ずれ周波数_eで反時計方向に回転する複素数デー
タ列が誤差信号として現われるが、位相回転器２
０６の出力側（回転器２０６の虚数部出力側）に
生ずる位相誤差が積分器IG₁内に次次に加算さ
れ、積分器IG₁内に保持されるデータの値は遂に
このずれ周波数_eに達し、これによりデイジタル
電圧制御発振器２０７はDPLL２０の入力に現わ
れている誤差信号と周波数および位相が一致して
フエーズロツクされる。

こうしてDPLL２０に入力された誤差信号をに
より表示される復調部５の入力信号の周波数ずれ
および位相ずれは、デイジタル制御発振器２０７
により局部的に吸収されて、回転器２０６の出力
には誤差の打ち消された信号を与える。

従つて、このデイジタル電圧制御発振器２０７
の出力をライン２０７０を介して位相補償回路２
１に供給し、各チヤンネルのデータ出力に現われ
る同様な位相誤差を打ち消すことができる。

位相補償回路２１は、第８図に示すように、復
調部５の各データチヤンネル出力に、位相回転器
２０６と同じ位相回転器２１−２〜２１−ｎを設
け、この各位相回転器２１−２〜２１−ｎに
DPLL２０の中のデイジタル電圧制御発振器２０
７の出力２０７０を供給し、各データチヤンネル
に現われる位相誤差をパイロツトチヤンネルに現
われた位相誤差によつて打ち消すものである。

なお、この完全２次型デイジタルフエーブロツ
クループを構成しているDPLL２０は、その両方
のループとも、ループ内に許される最小の遅延を
含むのみであるため、増幅器２０９による第１の
ループゲインαおよび増幅器２１０による第２の
ループゲインβともに充分高く設定することが可
能である。とくに第２のループゲインβは第２図
における第２のループゲインβ′に比して遥かに高
く設定することができる。このため、入力信号の
周波数に急激な周波数変動があつてもも、DPLL
２０は高速でこの周波数変動に追随し局部的にこ
れを吸収する。こうして吸収された周波数誤差は
第１のデイジタル積分器IG１の出力２１１０に
保持されている。

さて、本実施例においては、以下に述べた
DPLL２０による局部的なループのほかに、更に
復調部５を含む第３のループを有している。

すなわち、完全２次型デイジタルフエーズロツ
クループを構成するDPLL２０の中に含まれる第
１のデイジタル積分器IG１の出力２１１０は、
第６図に示すように、さらに第３のループゲイン
を設定する増幅器２２に導かれ、ここでγ倍され
て、次に加算器２３および単位遅延素子２４で構
成される第２のデイジタル積分器IG２に供給さ
れる。

この積分器IG２の出力は、前記デイジタル電
圧制御発振器４の周波数制御入力として供給さ
れ、かくして復調部５を含む第３のフエーズロツ
クループが構成される。

この第３のフエーズロツクループは、その内部
に復調部５を含み、この復調部５の中には、前述
のように、第１チヤンネルを他のチヤンネルから
分離するための比較的狭帯域のフイルタを含むた
め、これによる大きな遅延が発生し、このループ
のループゲインを決定する増幅器２２の定数γは
これを大きく設定することはできない。従つて、
受信信号に急速な周波数ずれ等の変化が起る場合
には、発振器４の周波数はこの変化に追随でき
ず、このため、この周波数変化はそのままDPLL
２０の入力側誤差信号として現われる。

前述のように、DPLL２０は急激な位相変化お
よび周波数変化に対して追随可能であり、これら
の速い変化を局所的に（DPLL２０の内部で）吸
収するため系が同期はずれ等を起して不安定に陥
いるといつた状態は起らない。しかも、DPLL２
０の中で吸収された第１チヤンネルの周波数誤差
位相誤差は位相保償回路２１において、そのまま
各データチヤネルに同様に発生するこれらの誤差
を取除くのに用いられる。この結果、速い変化に
対してはDPLL２０の作用により系の安定性を確
保し、また、各データチヤンネルに現われる位相
誤差を補償する。

一方、例えば受信入力信号に最初に急激な周波
数ずれが起り、以後このずれた周波数数がそのま
ま持続する場合には第３のループの作用により以
下のように動作する。

すなわち、受信入力信号が急激な周波数ずれを
起した当初においては、この周波数ずれはDPLL
２０の内部にある第１のデイジタル積分器IG₁に
蓄積保持されるデータによつて急激に吸収され
る。すなわちDPLL２０内にあるデイジタル電圧
制御発振器２０７の発振周波数がこのずれ周波数
に追いついて位相同期されるため、位相回転器２
０６の出力（虚数側出力）は殆んど０になり、こ
の状態で、発振器２０７の発振周波数は積分器
IG１に保持されるデータによつて決定された値
になり、これはまた吸収したずれ周波数に等しく
なつている。

以後この周波数ずれがこのまま持続すると、積
分器IG１に蓄積されたこのデータは、第３のル
ープのループゲインを決定する比較的小さいルー
プゲイン定数γによつて定まる割合で徐徐にライ
ン２１１０を介して第２のデイジタル積分器IG
２に移され、最終的の定常状態においては、第１
のデイジタル積分器IG１の内部に保持されるデ
ータはすべて第２のデイジタル積分器IG２側に
移され、第１のデイジタル積分器IG１側のデー
タは０となる。すなわち、定常状態における周波
数ずれはすべて復調部５の前にあるデイジタル電
圧制御発振器４により吸収され、従つて、復調部
５に入力される信号は各チヤンネルがそれぞれの
正しい周波数として供給される。これにより、復
調部５内において、内部の各チヤンネルのフイル
タに対してて入力信号の周波がずれているために
発生する悪影響を除くことができる。

このように第３のループは受信入力信号に定常
的な大きな周波数ずれが生ずる場合、あるいは比
較的緩慢に変化する大きな周波数ずれが生ずる場
合にとくに有効に機能する。

以上のように、本実施例によると、受信入力信
号の急速な位相変化周波数変化に対してはDPLL
２０の内部にある発振器２０７がこれを急激に追
随してその誤差を吸収し系の安定性を確保し、さ
らにこれらの変化によつて各データチヤンネルに
発生する誤差を取り除く。一方、定常的なあるい
は緩慢な周波数ずれに対しては、発振器４により
この周波ずれを復調部５の前で取除き、入力信号
にたとえ大きな周波数ずれを生じても復調動作に
何等支障を生じないようにすることができる。

なお、以上は本発明の一実施例を示したもので
本発明はこれに限定されるものではない。

例えば、受信信号のスペクトラム構成も第１図
に示したもの以外に種種の形式が存在し、また、
そのパイロツト信号の伝送も最低チヤンネルの同
相成分側に限定される必要はなく、他のいずれの
チヤンネルのいずれの側を用いてもよい。勿論こ
の場合には復調装置側の構成もこれに合せること
が必要である。

また、例えば、最低チヤンネルおよび最高チヤ
ンネルの二つのチヤンネルによりパイロツト信号
を伝送し、受信側では復調後の両チヤンネルに各
各のパイロツト信号に追随する二つの独立した
DPLLを設け、各DPLLの内部に設けられたデイ
ジタル積分器の出力の平均値を第３のループゲイ
ンを決定する増幅器によりγ倍して共通の第２の
デイジタル積分器に入力し、この出力を復調部に
入る信号の周波数を制御するデイジタル電圧制御
発振器の周波数制御信号として供給することによ
り本実施例と同様な動作を行なわせるようにする
こともできる。

また、この場合における各データチヤンネルに
発生する誤差出力の除去に関しては、本実施例で
説明した動作を基として種種の変形をとることも
可能である。

以上のように、本発明によると、受信入力信号
の急速な位相変化・周波数変化に対しては、復調
部の後に設けられた局所的に動作する完全２次型
デイジタルフエーズロツクループにより、これら
の変化を高速に追随してそのずれを吸収し、高速
動作に対する系の安定性を確保し、また、これら
の変化によつて各データチヤンネルに同様に現わ
れる誤差出力を吸収し、各データチヤネルに与え
るこれらの影響を除去することができる。

さらに、前記完全２次型デイジタルフエーズロ
ツクループ中において、吸収した周波ずれ情報を
保持するデイジタル積分器出力を、第２のデイジ
タル積分器を介してデイジタル電圧制御発振器の
周波数制御電圧として供給し、この発振器により
前記復調部に入力する前の信号の周波数を制御す
るようにした復調部を含む第３の制御ループを設
けることにより、受信入力信号の定常的な周波数
ずれあるいは緩慢に変化する周波数ずれに対して
は、この第３の制御ループにより復調部に入力す
る前の信号においてこれらの周波ずれを取除き、
これにより周波数ずれに基ずく復調部のフイルタ
動作に現われる悪影響を除去することができる。

本発明によると以上の動作をデイジタル信号処
理を用いて行なう周波数ずれ吸収回路を提供でき
る。

【図面の簡単な説明】

第１図は受信信号のスペクトラム構成を説明す
るための図、第２図はデイジタル信号処理による
フエーズロツク系を説明するためのブロツク図、
第３図は位相分割器を説明するための図、第４図
はデイジタル電圧制御発振器を説明するための
図、第５図は位相回転器を説明するための図、第
６図は本発明の一実施例を示すブロツク図、第７
図は本実施例で用いるデイジタルフエーズロツク
ループDPLLを示すブロツク図および第８図は本
実施例で用いる位相補償回路を示すブロツク図で
ある。図において、１……Ａ／Ｄ変換器、２……位相分割器、３，
６，２１−２〜２１−ｎ，２０６……位相回転
器、４，７，２０７……デイジタル電圧制御発振
器、５……復調部、８，１２，２４，２０８，２
１２……単位遅延素子、９，１０，２２，２０
９，２１０……増幅器、１１，２３，２１１，２
１３……加算器、IG′，IG１，IG２……デイジタ
ル積分器。

Claims

【特許請求の範囲】１動的な周波数変化を生ずる伝送路を介して受
信された受信搬送波帯信号を基底帯域に周波数シ
フトした信号をＡ／Ｄ変換器に入力し、このＡ／
Ｄ変換器が出力したデータ列の信号を位相分割器
により複素データ列の信号に変換し、前記位相分
割器が出力した信号を復調部に入力して所望のチ
ヤンネルの基底帯域信号を復調する復調装置にお
いて、制御電圧に比例した周波数で発振する第１のデ
イジタル電圧制御発振器、この第１のデイジタル
電圧制御発振器の出力に応じて復調された特定の
チヤンネルの基底帯域信号の位相を制御する第１
の位相回転器、この第１の位相回転器の出力であ
る複素データ列のうち直交成分のデータ列の信号
を入力とする第１のデイジタル積分器、および、
この第１のデイジタル積分器の入力と出力とを入
力とし前記制御電圧を出力する加算器を有し、復
調する前の信号の位相ずれおよび周波数ずれを検
出してこれらを局所的に吸収する完全２次型デイ
ジタルフエーズロツクループと、前記吸収した位相ずれおよび周波数ずれ情報を
含む前記第１のデイジタル電圧制御発振器の出力
に応じて復調された他のチヤンネルの基底帯域信
号の位相を制御する第２の位相回転器を有し、前
記復調された他のチヤンネルの基底帯域信号に現
われる位相ずれおよび周波数ずれを補償する手段
と、前記第１のデイジタル積分器の出力を入力とす
る第２のデイジタル積分器と、この第２のデイジ
タル積分器の出力に比例した周波数で発振する第
２のデイジタル電圧制御発振器と、この第２のデイジタル電圧制御発振器の出力に
応じて前記復調する前の信号の位相を制御する第
３の位相回転器と、を含むことを特徴とする周波数ずれ吸収回路。