JPH0218779B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は同期信号受信回路に内蔵される同期信
号受信保護回路の試験方式の改良に関す。

(b) 技術の背景 第１図はデイジタル交換機等において使用され
る同期信号受信回路の一例を示す図であり、第２
図は第１図における各種信号波形の一例を示す図
である。第１図および第２図において、同期信号
受信回路１は受信するフレーム同期信号fsの正常
性を監視し、フレーム同期信号fsが正常に受信さ
れなくなると異常信号ａ１を出力する。なお同期
信号受信回路１は同期信号受信保護回路を内蔵し
ており、フレーム同期信号fsに許容される程度の
パルスの欠落が生じた場合には異常信号ａ１を送
出せず（後方保護機能）、停止状態にあつたフレ
ーム同期信号fsが受信開始されても、所定数のパ
ルスを連続して受信した後に初めて正常に受信開
始したと判定し、異常信号ａ１の出力を停止する
（前方保護機能）。前記同期信号受信保護回路が１
段の後方保護機能を具備していると、第２図に示
す如く時点ｔ１にフレーム同期信号fsが１パルス
欠落しても、同期信号受信回路１は異常信号ａ１
を出力せず、時点ｔ２およびｔ３に２パルス連続
して欠落した場合に初めて異常信号ａ１を出力す
る。また前記同期信号受信保護回路が３段の前方
保護機能を具備していると、時点ｔ５迄停止して
いたフレーム同期信号fsが時点ｔ６から受信開始
されても異常信号ａ１は直ちに出力停止せず、時
点ｔ９迄に４パルス連続して受信した場合に初め
て異常信号ａ１の出力を停止する。

(c) 従来技術と問題点 従来、この種同期信号受信回路の内蔵する同期
信号受信保護回路の後方および前方保護機能を試
験する為には、試験対象同期信号受信回路１に入
力しているフレーム同期信号fsを基準時点に停止
させ、異常信号ａ１が出力される迄の経過時間を
計測することにより後方保護機能を試験し、また
停止中のフレーム同期信号fsを基準時点に入力開
始し、試験対象同期信号受信回路１から出力中の
異常信号ａ１が停止する迄の経過時間を計測する
ことにより前方保護機能を試験していた。かかる
過渡現象時間の計測は必ずしも容易ではなく多く
の労力を要し、誤差も生じ易く、確実な試験が出
来ぬ欠点が有つた。

(d) 発明の目的 本発明の目的は、前述の如き従来ある同期信号
受信保護回路の試験方式の欠点を除去し、前記同
期信号受信保護回路を容易に且つ確実に試験可能
な手段を実現することに在る。

(e) 発明の構成 この目的は、所定の同期信号に同期して循環的
に歩進するシフトレジスタと、該シフトレジスタ
に任意の初期データを設定する手段と、該シフト
レジスタの最上桁から出力されるビツトの論理値
により導通状態を制御されるゲートとを設け、該
ゲートを通過する連続的な前記同期信号の各パル
スを任意に送出または送出停止して試験対象同期
信号受信回路に入力することにより、該同期信号
受信回路の内蔵する同期信号受信保護回路を試験
することにより達成される。

(f) 発明の実施例 以下、本発明の一実施例を図により説明する。
第３図は本発明の一実施例による同期信号受信保
護回路の試験方式を示す図であり、第４図は第３
図におけるフレーム同期信号の出力方式を示す図
であり、第５図は第４図における各種信号波形の
一例を示す図であり、第６図は第３図における後
方保護機能の試験手順の一例を示す図であり、第
７図は第３図における前方保護機能の試験手順の
一例を示す図である。なお、全図を通じて同一符
号は同一対象物を示す。第３図において、試験装
置２は試験対象同期信号受信回路１に対する試験
手順全般を制御する制御回路３と、同期信号受信
回路１に試験用の各種フレーム同期信号fsを供給
する制御レジスタ４、同期信号制御回路５および
同期信号発生回路６と、同期信号受信回路１から
出力される異常信号ａ１を受信するインタフエー
ス回路７とから構成される。制御レジスタ４、同
期信号制御回路５および同期信号発生回路６にお
けるフレーム同期信号fsの出力方式は第４図に示
す如く、シフトレジスタ８とゲート９とから構成
される。シフトレジスタ８は、24ビツトから成
り、外部から設定される初期データidを連続同期
信号csに同期して１ビツト宛上位方向に歩進さ
せ、最上位ビツトMSBから出力される出力ビツ
トobは再び最下位ビツトLSBに循環的に入力さ
れると共に、ゲート９の否定入力端子に伝達され
る。その結果ゲート９は、論理値０の出力ビツト
obが伝達された場合は導通状態となり、論理値
１の出力ビツトobが伝達された場合には阻止状
態となる。ゲート９の他方の入力端子には連続同
期信号csが入力されている。シフトレジスタ８に
設定される初期データidが24ビツト共論理値０
（以後000000と16進表示する）である場合には、
常に論理値０の出力ビツトobがシフトレジスタ
８から出力されてゲート９は常時導通状態とな
り、連続同期信号csがその侭フレーム同期信号fs
として出力される。次に初期データid＝000001が
設定された場合には、シフトレジスタ８は23回連
続して論理値０の出力ビツトobを出力した後１
回論理値１の出力ビツトobを出力する状態を繰
返す〔第５図ob（000001）〕。従つてゲート９は論
理値１の出力ビツトobを伝達された場合のみ阻
止状態となり、連続同期信号csの１パルスを送出
停止する。その結果ゲート９からは23パルス連続
送出、１パルス送出停止を繰返すフレーム同期信
号fs（000001）が出力される。同様に初期データ
id＝000003を設定すれば、出力ビツトob（000003）
は22回連続して論理値０と２回連続して論理値１
とを交互に繰返し、フレーム同期信号fs（000003）
は22パルス連続送出と２パルス連続送出停止とを
交互に繰返す。また初期データid＝AAAAAAを
設定すれば、出力ビツトob（AAAAAA）は論理
値０と論理値１とを交互に繰返し、フレーム同期
信号fs（AAAAAA）は１パルス毎に送出および
送出停止を繰返す。更に初期データid＝924924を
設定すれば、出力ビツトob（924924）は１回論理
値１と２回連続して論理値０とを交互に繰返し、
フレーム同期信号fs（924924）は２パルス連続送
出と１パルス送出停止とを交互に繰返すこととな
る。いま試験装置２に接続された試験対象同期信
号受信回路１が１段後方保護機能および１段前方
保護機能を有する同期信号受信保護回路を内蔵し
ていると、第６図において、制御回路３は制御レ
ジスタ４を介して同期信号制御回路５内のシフト
レジスタ８に初期データid＝000001を設定した後
２ミリ秒間同期信号受信回路１を動作させ（ステ
ツプS1およびS2）、正常に動作すれば試験を開始
する（ステツプS3およびS4）。同期信号発生回路
６から同期信号受信回路１にフレーム同期信号fs
（000001）が２ミリ秒間供給される間に同期信号
受信回路１からインタフエース回路７に異常信号
ａ１が返送されぬと（ステツプS5乃至S7）、制御
回路３は試験を一旦停止し（ステツプS8）、初期
データid＝000003を設定して（ステツプS9および
S10）再びステツプS2以後の手順を繰返す。同期
信号発生回路６から同期信号受信回路１にフレー
ム同期信号fs（000003）が２ミリ秒間供給される
間に同期信号受信回路１から異常信号ａ１が返送
されれば（ステツプS5、S6およびS11）、試験対
象同期信号受信回路１の内蔵する同期信号受信保
護回路の１段後方保護機能は正常と判定し、試験
完了する（ステツプS8およびS9）。若し初期デー
タidが000001の場合に同期信号受信回路１から異
常信号ａ１が返送された場合（ステツプS5、S6
およびS11）、または初期データidが000003の場合
に同期信号受信回路１から異常信号ａ１が返送さ
れぬ場合には（ステツプS5乃至S7）、試験対象同
期信号受信回路１の内蔵する同期信号受信保護回
路の１段後方保護機能は異常と判定し、然るべき
表示を出力する。次に第７図において、制御回路
３は制御レジスタ４を介して同期信号制御回路５
内のシフトレジスタ８に初期データid＝
AAAAAAを設定した後２ミリ秒間同期信号受信
回路１を動作させ（ステツプS21およびS22）、異
常信号ａ１がインタフエース回路７に返送される
と試験を開始する（ステツプS23およびS24）。同
期信号発生回路６から同期信号受信回路１にフレ
ーム同期信号fs（AAAAAA）が２ミリ秒間供給
される間に同期信号受信回路１からの異常信号ａ
１が停止しないと（ステツプS25乃至S27）、制御
回路３は試験を一旦停止し（ステツプS28）、初
期データid＝924924を設定して（ステツプ29およ
びS30）再びステツプS22以後の手順を繰返す。
同期信号発生回路６から同期信号受信回路１にフ
レーム同期信号fs（924924）が２ミリ秒間供給さ
れる間に同期信号受信回路１からの異常信号ａ１
が停止すれば（ステツプS25、S26およびS31）試
験対象同期信号受信回路１の内蔵する同期信号受
信保護回路の１段前方保護機能は正常と判定し、
試験完了する（ステツプS28およびS29）。若し初
期データidがAAAAAAの場合に同期信号受信回
路１からの異常信号ａ１が停止した場合（ステツ
プS25、S26およびS31）、または初期データidが
924924の場合に同期信号受信回路１からの異常信
号ａ１が停止しない場合には（ステツプS25、
S26およびS27）、試験対象同期信号受信回路１の
内蔵する同期信号受信保護回路の１段前方保護機
能は異常と判定し、然るべき表示を出力する。

以上の説明から明らかな如く、本実施例によれ
ば、試験装置２からは試験対象同期信号受信回路
１の内蔵する同期信号受信保護回路の後方および
前方保護段数に合致したフレーム同期信号fsが順
次供給され、同期信号受信保護回路の後方保護機
能および前方保護機能を自動的に確実に試験する
ことが出来る。

なお、第３図乃至第７図はあく迄本発明の一実
施例に過ぎず、例えば試験対象同期信号受信回路
１の内蔵する同期信号受信保護回路の後方および
前方保護段数は図示されるものに限定されること
は無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変らない。また試験装置
２の構成は図示されるものに限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変らない。更に本発明の対象
とする同期信号は、フレーム同期信号に限定され
ぬことは言う迄も無い。

(g) 発明の効果 以上、本発明によれば、同期信号受信保護回路
の具備する後方および前方保護機能を自動的に且
つ確実に試験可能となり、試験工数の削減および
試験精度の向上が大幅に図れる。

【図面の簡単な説明】

第１図は同期信号受信回路の一例を示す図、第
２図は第１図における各種信号波形の一例を示す
図、第３図は本発明の一実施例による同期信号受
信保護回路の試験方式を示す図、第４図は第３図
におけるフレーム同期信号の出力方式を示す図、
第５図は第４図における各種信号波形の一例を示
す図、第６図は第３図における後方保護機能の試
験手順の一例を示す図、第７図は第３図における
前方保護機能の試験手順の一例を示す図である。 図において、１は同期信号受信回路、２は試験
装置、３は制御回路、４は制御レジスタ、５は同
期信号制御回路、６は同期信号発生回路、７はイ
ンタフエース回路、８はシフトレジスタ、９はゲ
ート、ａ１は異常信号、csは連続同期信号、fsは
フレーム同期信号、idは初期データ、obは出力ビ
ツト、ｔ１乃至ｔ９は時点、を示す。

Claims (1)

【特許請求の範囲】
1. １ 所定の同期信号に同期して循環的に歩進する
   シフトレジスタと、該シフトレジスタに任意の初
   期データを設定する手段と、該シフトレジスタの
   最上桁から出力されるビツトの論理値により導通
   状態を制御されるゲートとを設け、該ゲートを通
   過する連続的な前記同期信号の各パルスを任意に
   送出または送出停止して試験対象同期信号受信回
   路に入力することにより、該同期信号受信回路の
   内蔵する同期信号受信保護回路を試験することを
   特徴とする同期信号受信保護回路の試験方式。