JPH022166B2 - - Google Patents
Info
- Publication number
- JPH022166B2 JPH022166B2 JP57085444A JP8544482A JPH022166B2 JP H022166 B2 JPH022166 B2 JP H022166B2 JP 57085444 A JP57085444 A JP 57085444A JP 8544482 A JP8544482 A JP 8544482A JP H022166 B2 JPH022166 B2 JP H022166B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- display
- signal
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control Or Security For Electrophotography (AREA)
- Input From Keyboards Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は使用部品数を減少してコストダウンを
図り、かつ、スイツチの故障等のチエツクの作業
性を改善した入出力装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input/output device that reduces costs by reducing the number of parts used, and improves workability in checking for switch failures.
従来の入出力装置として、例えば、オペレータ
が複写機等の操作に必要な各種の指令(例えば、
コピースタート、割込み、ソータ等)をスイツチ
インする入力信号線と、マイコン等の処理部へ前
記指令の信号を入力する入力タイミングを与える
ストローブ信号を出力する入力ストローブ線を備
え、該入力信号線と入力ストローブ線をマトリク
スに組んで各交点にダイオードを挿入したものが
ある。 As a conventional input/output device, for example, various commands (for example,
copy start, interrupt, sorter, etc.), and an input strobe line that outputs a strobe signal that provides input timing for inputting the command signal to a processing unit such as a microcomputer. There is one in which strobe lines are arranged in a matrix and a diode is inserted at each intersection.
以上の構成において、入力信号線に接続された
各種指令用スイツチ(複写機コンソールに設けら
れる)から各種の指令信号が出力されると、入力
ストローブ線のストローブ信号によつて定められ
た時分割の入力タイミングに基いてマイコン等の
処理部へ前記指令信号が入力される。該処理部に
おける信号処理結果に基いて複写機各部を作動さ
せ、オペレータが指令した複写操作が実行され
る。 In the above configuration, when various command signals are output from the various command switches (provided on the copier console) connected to the input signal line, the time division is determined by the strobe signal of the input strobe line. The command signal is input to a processing unit such as a microcomputer based on input timing. Based on the signal processing results in the processing section, each section of the copying machine is operated to execute the copying operation instructed by the operator.
しかし、従来の入出力装置にあつては入力信号
線と入力ストローブ線の各交点にストローブ信号
で定められたタイミングで指令信号を入力させる
タイミング制御用のダイオードが挿入されている
ため、使用部品数の減少に限度が生じ、かつ、各
種指令用スイツチの故障等をチエツクするために
は各ストローブ信号と同期を取りながらテスター
等を使用してチエツクしなければならないため、
チエツクの作業性の改善に限度が生じる。 However, in conventional input/output devices, a diode for timing control is inserted at each intersection of the input signal line and the input strobe line to input the command signal at the timing determined by the strobe signal, so the number of parts used is There is a limit to the reduction in the number of commands, and in order to check for failures in the various command switches, it is necessary to use a tester etc. to check while synchronizing with each strobe signal.
There is a limit to the improvement of check workability.
本発明は、上記に鑑みてなされたものであり、
使用部品数を減少してコストダウンを図り、かつ
各操作スイツチの故障等のチエツクの作業性を改
善するため、所定の時分割タイミングで作動する
ゲートとマイコン等の信号処理部の入力ポートと
の間に入力用スイツチを配置し、前記ゲートと表
示用ダイオードの間で前記入力用スイツチのチエ
ツクを行うようにした複写機用入出力装置を提供
するものである。 The present invention has been made in view of the above,
In order to reduce costs by reducing the number of parts used, and to improve the workability of checking for failures of each operation switch, we have developed a system that connects gates that operate at predetermined time-sharing timings to input ports of signal processing units such as microcontrollers. An input/output device for a copying machine is provided, in which an input switch is disposed between the gate and the display diode, and the input switch is checked between the gate and the display diode.
以下本発明による複写機用入出力装置を詳細に
説明する。 The input/output device for a copying machine according to the present invention will be explained in detail below.
第1図イは本発明の一実施例を示し、マイコン
1への入力ポート(図示の通り、入出力インタフ
エース、ROM(リードオンリメモリ)、RAM(ラ
ンダムアクセスメモリ)、CPU(中央処理ユニツ
ト)を有する)φ.1,2……7には2群のスイツ
チ2,3の各スイツチが接続点P1,P2……P8を
経て入力し、スイツチ2,3の他の端子は
NANDゲート4,5に接続されており、接続点
P1,P2……P8は2群の表示用ダイオード6,7
の各ダイオードa,b,c……h(第1図ロ)に
制限用抵抗R1,R3……R8を介して接続されてい
る。マイコン1は、また、2つの桁出力D1,D2
と8つのセグメント出力a,b,c……hを有
し、インバータ8,9を介してトランジスタ1
0,11を駆動し(トランジスタ10,11は
PNP型であり、コレクタが2群のダイオード6,
7に接続されている)インバータ12,13……
19を介して2群の表示用ダイオード6,7の各
ダイオードa,b,c……hを駆動する(インバ
ータ8,9および12,13……19はオープン
コレクタタイプのものとする)。同時に、2つの
桁出力D1,D2はNANDゲート4,5に入力し、
また8つのセグメント出力a,b,c……hは
NORゲート20に入力し、NORゲート20の出
力はNANDゲート4,5に入力するようになつ
ている。 FIG. 1A shows an embodiment of the present invention, in which input ports to a microcomputer 1 (as shown in the figure, input/output interface, ROM (read only memory), RAM (random access memory), CPU (central processing unit) Each switch of the second group of switches 2 and 3 inputs to φ.1, 2...7 via connection points P1 , P2 ... P8 , and the other terminals of switches 2 and 3
Connected to NAND gates 4 and 5, connection point
P 1 , P 2 ...P 8 is the second group of display diodes 6, 7
are connected to the diodes a, b, c...h (FIG. 1b) via limiting resistors R1 , R3 ... R8 . Microcomputer 1 also has two digit outputs D 1 and D 2
and eight segment outputs a, b, c...h, and transistors 1 through inverters 8 and 9.
0, 11 (transistors 10, 11 are
It is a PNP type, and the collector is a diode 6 with two groups,
7) inverters 12, 13...
Each diode a, b, c, . At the same time, the two digit outputs D 1 and D 2 are input to NAND gates 4 and 5,
Also, the eight segment outputs a, b, c...h are
The signal is input to a NOR gate 20, and the output of the NOR gate 20 is input to NAND gates 4 and 5.
尚、R9,R10……R16は入力レベルを設定する
抵抗であり、R1,R2,……R8の20倍程度に設定
される。 Note that R 9 , R 10 , . . . R 16 are resistors for setting input levels, and are set to about 20 times as large as R 1 , R 2 , . . . R 8 .
以上の構成において、第2図イ,ロによつてそ
の操作を説明すると次の通りである。 The operation of the above configuration will be explained with reference to FIG. 2 A and B as follows.
(イ) 通常操作の場合(第2図イ)
ROMに記憶されている通常操作のプログラム
に基いてマイコン1(CPUの処理結果に基く)
は桁出力D1,D2より桁信号100,200を出
力するとともにセグメント出力a,b,c……h
よりセグメント信号300を出力する。セグメン
ト信号300が「1」のとき「0」が、「0」の
とき「1」がNORゲート20からNOR信号40
0として出力されてNANDゲート4,5に入力
する。NANDゲート4は桁信号100とNOR信
号400がともに「1」のときだけ「0」のスト
ローブ信号500を出力し、NANDゲート5は
桁信号200とNOR信号400がともに「1」
のときだけ「0」のストローブ信号600を出力
する。ストローブ信号500が「0」のときスイ
ツチ群2のスイツチ信号700aが入力され、ス
トローブ信号600が「0」のときスイツチ郡3
のスイツチ700bが入力され、それによつて、
例えば、コピー枚数等を2郡の表示用ダイオード
6,7によつて表示することができる。(B) In the case of normal operation (Figure 2 B) Microcomputer 1 based on the normal operation program stored in the ROM (based on the processing results of the CPU)
outputs digit signals 100, 200 from digit outputs D 1 and D 2 and segment outputs a, b, c...h
A segment signal 300 is output. When the segment signal 300 is “1”, “0” is sent, and when it is “0”, “1” is sent from the NOR gate 20 to the NOR signal 40
It is output as 0 and input to NAND gates 4 and 5. The NAND gate 4 outputs the strobe signal 500 of "0" only when the digit signal 100 and the NOR signal 400 are both "1", and the NAND gate 5 outputs the strobe signal 500 of "0" when both the digit signal 200 and the NOR signal 400 are "1".
A strobe signal 600 of "0" is output only when . When the strobe signal 500 is "0", the switch signal 700a of switch group 2 is input, and when the strobe signal 600 is "0", the switch signal 700a of switch group 3 is input.
switch 700b is input, thereby
For example, the number of copies, etc. can be displayed using two groups of display diodes 6 and 7.
(ロ) 入力チエツク操作の場合(第2図ロ)
ROMに記憶されている入力チエツク操作のプ
ログラムに基いてマイコン1(CPUの処理結果
に基く)は桁出力D1,D2,100,200を出
力するとともにセグメント出力a,b,c……h
より常時「0」のセグメント信号300を出力す
る。セグメント信号300の「0」によつて
NOR信号400が常時「1」になるため、
NANDゲート4,5は桁信号100,200を
反転した形のストローブ信号500,600を出
力する。従つて、ストローブ信号500の「0」
のタイミングでスイツチ群2のオンによつてダイ
オード群6の対応するダイオードa,b,c……
hを点灯させることができ、ストローブ信号60
0の「0」のタイミングでスイツチ群3のオンに
よつてダイオード群7の対応するダイオードa,
b,c……hを点灯させることができるため、ダ
イオードの不点灯によつてスイツチ群2,3の各
スイツチの故障を検出することができる。(b) In the case of input check operation (Figure 2 b) Based on the input check operation program stored in the ROM, microcomputer 1 (based on the processing results of the CPU) outputs digits D 1 , D 2 , 100, 200. and segment outputs a, b, c...h
A segment signal 300 that is always "0" is output. By “0” of segment signal 300
Since the NOR signal 400 is always “1”,
NAND gates 4 and 5 output strobe signals 500 and 600, which are inverted versions of digit signals 100 and 200. Therefore, "0" of the strobe signal 500
By turning on switch group 2 at the timing of , the corresponding diodes a, b, c, . . . of diode group 6 are turned on.
h can be lit, strobe signal 60
When the switch group 3 is turned on at the timing of “0” of 0, the corresponding diode a of the diode group 7 is turned on.
Since the switches b, c, . . . h can be turned on, failure of each switch in the switch groups 2 and 3 can be detected by the non-lighting of the diodes.
尚、以上の実施例とは相違して、入力ポート
φ,1,2……7とセグメント出力a,b,c…
…hを兼用させると、更に、入出力線の数を低減
することができる。 Note that, unlike the above embodiment, input ports φ, 1, 2...7 and segment outputs a, b, c...
If h is also used, the number of input/output lines can be further reduced.
以上説明した通り、本発明の入出力装置によれ
ば、所定の時分割タイミングで作動するゲートと
マイコン等の信号処理部の入力ポートとの間に入
力用スイツチを配置し、前記ゲートと表示用ダイ
オードの間で前記入力用スイツチのチエツクを行
うようにしたため、使用部品数を減少してコスト
ダウンを図りかつ、各操作スイツチの故障等のチ
エツクの作業性を改善することができる。 As explained above, according to the input/output device of the present invention, an input switch is arranged between a gate that operates at a predetermined time division timing and an input port of a signal processing section such as a microcomputer, and Since the input switch is checked between the diodes, the number of parts used can be reduced to reduce costs, and the workability of checking for malfunctions of each operation switch can be improved.
第1図イ,ロは本発明の一実施例を示し、イは
全体の回路図、ロは表示用ダイオード部の拡大
図。第2図イ,ロは本発明の一実施例のタイムチ
ヤートを示し、イは通常の複写操作、ロは入力チ
エツクをそれぞれ示す。
符号の説明、1…マイコン、2,3…入力スイ
ツチ群、6,7…表示用ダイオード群、4,5…
NAND(ストローブ手段)。
FIGS. 1A and 1B show an embodiment of the present invention, in which A is an overall circuit diagram and FIG. 1B is an enlarged view of a display diode section. FIGS. 2A and 2B show time charts of one embodiment of the present invention, in which A shows a normal copying operation and B shows an input check, respectively. Explanation of symbols: 1... Microcomputer, 2, 3... Input switch group, 6, 7... Display diode group, 4, 5...
NAND (strobe means).
Claims (1)
と前記入力スイツチの作動に応じた複数の表示信
号を出力する表示信号出力部とを有する信号処理
部と、 前記複数の表示信号を入力しそのNOR信号の
出力部を前記複数の入力スイツチの出力部の他端
に接続したゲートと、 前記表示信号出力部にそれぞれ接続され他端を
電源に接続し表示を行う複数の表示用ダイオード
と、 前記表示用ダイオードの前記表示信号出力部に
接続された出力線と前記入力スイツチの出力部と
をそれぞれ接続する接続手段と、 入力チエツク操作モード時において前記表示信
号をすべてオフにする表示信号出力手段とを具備
し、 入力チエツク操作モード時において、前記入力
スイツチが作動したとき前記ゲートによりこの入
力スイツチに接続された表示用ダイオードを駆動
するようにした ことを特徴とする入出力装置。 2 前記複数の表示用ダイオードがセグメント表
示を構成することを特徴とする特許請求の範囲第
1項記載の入出力装置。 3 前記複数の入力スイツチがストローブ信号出
力する複数のゲート回路によつて時分割駆動され
ていることを特徴とする特許請求の範囲第1項記
載の入出力装置。[Scope of Claims] 1. A signal having a plurality of input switches, an input section connected to each output section of the input switch, and a display signal output section that outputs a plurality of display signals according to the operation of the input switch. a processing section; a gate into which the plurality of display signals is input and whose NOR signal output section is connected to the other end of the output section of the plurality of input switches; and a gate connected to the display signal output section and whose other end is connected to a power source. a plurality of display diodes connected to perform display; a connecting means for respectively connecting output lines connected to the display signal output section of the display diode and an output section of the input switch; display signal output means for turning off all of the display signals, and in an input check operation mode, when the input switch is activated, the display diode connected to the input switch is driven by the gate. An input/output device characterized by: 2. The input/output device according to claim 1, wherein the plurality of display diodes constitute a segment display. 3. The input/output device according to claim 1, wherein the plurality of input switches are time-divisionally driven by a plurality of gate circuits that output strobe signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085444A JPS58201128A (en) | 1982-05-20 | 1982-05-20 | Input and output device of copying machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085444A JPS58201128A (en) | 1982-05-20 | 1982-05-20 | Input and output device of copying machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58201128A JPS58201128A (en) | 1983-11-22 |
| JPH022166B2 true JPH022166B2 (en) | 1990-01-17 |
Family
ID=13859040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085444A Granted JPS58201128A (en) | 1982-05-20 | 1982-05-20 | Input and output device of copying machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201128A (en) |
-
1982
- 1982-05-20 JP JP57085444A patent/JPS58201128A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58201128A (en) | 1983-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4794558A (en) | Microprocessor having self-programmed eprom | |
| KR890007157A (en) | Data processor | |
| KR900016866A (en) | Data processing systems | |
| KR910005187A (en) | Line Computer | |
| EP0048825A2 (en) | Microprocessor controlled machine | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| US4633469A (en) | Method of indicating diagnostic results | |
| EP0029855B1 (en) | Microcomputer with mpu-programmable eprom | |
| US4742452A (en) | Computer system including address driven program interrupt system | |
| JPH022166B2 (en) | ||
| US4387442A (en) | Controlled machine inhibition when control module is absent | |
| US4499580A (en) | Output check apparatus for electrophotographic copier | |
| US4631665A (en) | Microprocessor having a programmable logic array | |
| KR950014977B1 (en) | Operation panel control unit | |
| JPS6246897B2 (en) | ||
| JPH0712073B2 (en) | Large scale integrated circuit with fault detection circuit | |
| JPS60201444A (en) | Interrupting signal generating system | |
| JPS622682Y2 (en) | ||
| JPS6239792B2 (en) | ||
| KR100224966B1 (en) | Diagnostic / control system using multilayer IC bus with multi-master devices accessible | |
| KR850001380B1 (en) | Interface circuit for fault detection and development of products using CPU | |
| JPH0610425Y2 (en) | Keyboard controller | |
| SU717746A1 (en) | Information input arrangement | |
| JPS6435633A (en) | Interruption control system | |
| JPS623421B2 (en) |