JPH0222467B2 - - Google Patents
Info
- Publication number
- JPH0222467B2 JPH0222467B2 JP53041419A JP4141978A JPH0222467B2 JP H0222467 B2 JPH0222467 B2 JP H0222467B2 JP 53041419 A JP53041419 A JP 53041419A JP 4141978 A JP4141978 A JP 4141978A JP H0222467 B2 JPH0222467 B2 JP H0222467B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- basic clock
- pcm
- circuit
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 本発明は、PCM信号処理装置に関する。[Detailed description of the invention] The present invention relates to a PCM signal processing device.
アナログのオーデイオ信号をPCM化(デイジ
タル化)することによつて高品質の記録再生が可
能となることは、従来から広く知られている。こ
のPCM化によつて信号の占有周波数帯域が増加
するため、記録再生するには伝送周波数帯域が広
いVTR(ビデオテープレコーダ)を用いることが
考えられている。 It has been widely known that high quality recording and playback is possible by converting analog audio signals to PCM (digitalization). Since the occupied frequency band of the signal increases due to PCM conversion, it is considered to use a VTR (video tape recorder) with a wide transmission frequency band for recording and reproduction.
この場合、本来はテレビジヨン信号を記録再生
するためのVTRを用いるために、PCM化オーデ
イオ信号(以下、PCM信号と略称することがあ
る)をテレビジヨン信号と同一の信号形態に変換
するようになされる。つまり、回転ヘツド方式の
VTRを用いるときでは、テレビジヨン信号と同
様の水平同期信号、垂直同期信号を付加すると共
に、水平及び垂直の帰線期間に相当するデータ欠
除期間が形成されるように、時間軸圧縮処理がな
される。 In this case, in order to use a VTR that originally records and plays back television signals, it is necessary to convert the PCM audio signal (hereinafter sometimes abbreviated as PCM signal) into the same signal format as the television signal. It will be done. In other words, the rotary head type
When using a VTR, a horizontal synchronization signal and a vertical synchronization signal similar to television signals are added, and time axis compression processing is performed so that a data deletion period corresponding to the horizontal and vertical retrace period is formed. It will be done.
このようにして記録されたオーデイオ信号を再
生するとき、この再生オーデイオ信号に関連した
映像信号を同時に再生する場合がある。この場
合、映像信号用のVTRを動作させると共に、オ
ーデイオ信号用のVTRをPCM信号処理装置に接
続し、このPCM信号処理装置に内蔵された基本
クロツク発生回路よりの基本クロツクにオーデイ
オ信号用のVTRを同期させて動作させることが
考えられる。 When reproducing an audio signal recorded in this manner, a video signal related to the reproduced audio signal may be simultaneously reproduced. In this case, while operating the VTR for video signals, the VTR for audio signals is connected to a PCM signal processing device, and the basic clock from the basic clock generation circuit built in this PCM signal processing device is used to operate the VTR for audio signals. It is conceivable to operate them in synchronization.
しかしながら、この場合、映像信号用のVTR
とオーデイオ信号用のVTRが非同期となるため、
例えば再生された映像の語り手の口の動きと再生
された音声が一致せず、いわゆるリツプシンクが
とれないなどの問題がある。 However, in this case, the VTR for video signals
Since the VTR for the audio signal and the audio signal are asynchronous,
For example, there is a problem in that the mouth movements of the narrator in the reproduced video do not match the reproduced audio, and so-called lip sync cannot be achieved.
この問題を解決するためには、映像信号用の
VTRとオーデイオ信号用のVTRのそれぞれに同
一の標準の複合同期信号、例えば放送局内の局内
同期信号を供給して同期運転すると共に、PCM
化オーデイオ信号を再生するVTRから再生され
た同期信号に基づいて、PCM信号処理装置の同
期をとることが考えられる。この場合、夫々の
VTR自体はその局内同期信号によつてサーボが
かけられ、一応の同期再生が行われる。 In order to solve this problem, it is necessary to
The same standard composite synchronization signal, for example, an internal synchronization signal within a broadcasting station, is supplied to each of the VTR and audio VTR for synchronized operation, and the PCM
It is conceivable to synchronize the PCM signal processing device based on a synchronization signal reproduced from a VTR that reproduces a converted audio signal. In this case, each
The VTR itself is servoed by the in-station synchronization signal, and synchronized playback is performed to some extent.
しかしながらPCM化オーデイオ信号再生用の
VTRから再生される同期信号は局内同期信号に
対して若干のジツタ成分を含むため、この再生同
期信号から基本クロツクを形成してPCM信号再
生処理回路を動作させ、PCM化オーデイオ信号
の再生処理、すなわちデイジタルオーデイオ信号
をアナログオーデイオ信号に変換する処理を行う
と、ジツタを含むクロツクを使用することにな
り、再生されたアナログオーデイオ信号に歪を生
じるなど、いぜんとして問題が残る。 However, for PCM audio signal playback,
Since the synchronization signal reproduced from the VTR contains a slight jitter component compared to the local synchronization signal, the basic clock is formed from this reproduction synchronization signal to operate the PCM signal reproduction processing circuit, and the reproduction processing of the PCM audio signal is performed. That is, when a digital audio signal is converted into an analog audio signal, a clock containing jitter is used, and problems such as distortion in the reproduced analog audio signal still remain.
本発明は、このようにテレビジヨン信号と同様
の信号形態に変換されたPCM信号をVTRによつ
て記録し、再生するためのPCM信号処理装置に
関し、特に映像再生とPCM信号処理装置による
音声再生とを同期させたり、PCM信号処理装置
によつてPCM信号をダビングするときの同期を
とる構成を提案せんとするものである。 The present invention relates to a PCM signal processing device for recording and playing back PCM signals converted into a signal format similar to that of a television signal using a VTR, and in particular to video playback and audio playback by the PCM signal processing device. The purpose of this paper is to propose a configuration that synchronizes the PCM signals and when dubbing PCM signals by a PCM signal processing device.
第1図に本発明の一実施例を示す。第1図にお
いて、1は例えば放送局内に設けられている標準
の複合同期信号発生器である。2は映像信号用の
VTRを示し、4はPCM化オーデイオ信号用の
VTRを示す。VTR2は映像入力端子3i及び映
像出力端子3oを有している。同様に、VTR4
は入力端子5i及び出力端子5oを有している。
6はPCM信号処理装置を示し、その出力端子7
oがVTR4の入力端子5iと結合され、その入
力端子7iがVTR4の出力端子5oと結合され
る。PCM信号処理装置6に対して入力端子8i
からアナログオーデイオ信号が供給され、このオ
ーデイオ信号がPCM化されてVTR4によつて記
録され、VTR4で再生されたPCM信号が復調さ
れて、再生オーデイオ信号が出力端子8oに現れ
る。 FIG. 1 shows an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a standard composite synchronization signal generator installed, for example, in a broadcasting station. 2 is for video signal
4 indicates a VTR, and 4 is for PCM audio signals.
Showing a VTR. The VTR 2 has a video input terminal 3i and a video output terminal 3o. Similarly, VTR4
has an input terminal 5i and an output terminal 5o.
6 indicates a PCM signal processing device, and its output terminal 7
o is coupled to the input terminal 5i of the VTR 4, and its input terminal 7i is coupled to the output terminal 5o of the VTR 4. Input terminal 8i for PCM signal processing device 6
An analog audio signal is supplied from the VTR 4, this audio signal is converted into PCM and recorded by the VTR 4, the PCM signal reproduced by the VTR 4 is demodulated, and the reproduced audio signal appears at the output terminal 8o.
上述の標準の複合同期信号発生器1からの複合
同期信号Srを基準として、VTR2及びPCM信号
処理装置6が同期化される。つまり、映像入力端
子3iからの映像信号がVTR2によつて記録さ
れる場合に複合同期信号SrがVTR2の同期信号
入力端に加えられる。一方、PCM信号処理装置
6の同期信号入力端にも複合同期信号Srが加え
られ、この複合同期信号Srに同期した基本クロ
ツクが形成される。 The VTR 2 and the PCM signal processing device 6 are synchronized using the composite synchronization signal Sr from the standard composite synchronization signal generator 1 mentioned above as a reference. That is, when the video signal from the video input terminal 3i is recorded by the VTR 2, the composite synchronization signal Sr is applied to the synchronization signal input terminal of the VTR 2. On the other hand, the composite synchronizing signal Sr is also applied to the synchronizing signal input terminal of the PCM signal processing device 6, and a basic clock synchronized with this composite synchronizing signal Sr is formed.
第2図は本実施例の記録系を示すもので、複合
同期信号Srに同期した基本クロツクを形成する
構成が示されている。 FIG. 2 shows the recording system of this embodiment, showing a configuration for forming a basic clock synchronized with the composite synchronization signal Sr.
第2図において、11は複合同期信号Srが加
えられる複合同期信号入力端子を示し、この入力
端子11に対して、PLL(フエーズロツクドルー
プ)回路12と再トリガー形の単安定マルチバイ
ブレータ13と垂直同期分離回路14とが接続さ
れる。 In FIG. 2, reference numeral 11 indicates a composite synchronization signal input terminal to which a composite synchronization signal Sr is applied. A vertical synchronization separation circuit 14 is connected thereto.
PLL回路12は、可変周波数発生器15と分
周器16と位相比較器17と低域フイルタ18と
から構成されており、可変周波数発振器15から
基本クロツクCP1が導出される。また、基本クロ
ツクCP1と等しい周波数の基本クロツクCP2を発
生する水晶発振器19が設けられている。 The PLL circuit 12 is composed of a variable frequency generator 15, a frequency divider 16, a phase comparator 17, and a low-pass filter 18, and a basic clock CP1 is derived from the variable frequency oscillator 15. Also provided is a crystal oscillator 19 which generates a basic clock CP2 of the same frequency as the basic clock CP1 .
この2つの基本クロツクCP1及びCP2が夫々ア
ンドーゲート20a及び20bの一方の入力端に
加えられる。アンドゲート20aの他方の入力端
に単安定マルチバイブレータ13の正相出力Qが
供給されると共に、逆相出力がアンドゲート2
0bの他方の入力端に供給され、アンドゲート2
0a,20bの各出力がオアゲート21を介して
同期信号形成回路22に供給される。垂直同期分
離回路14からの垂直同期信号が同期信号形成回
路22に対するリセツト信号として加えられ、フ
レーム同期がとられる。 The two basic clocks CP 1 and CP 2 are applied to one input of AND gates 20a and 20b, respectively. The positive phase output Q of the monostable multivibrator 13 is supplied to the other input terminal of the AND gate 20a, and the negative phase output is supplied to the other input terminal of the AND gate 20a.
0b is supplied to the other input terminal of AND gate 2
Each output of 0a and 20b is supplied to a synchronizing signal forming circuit 22 via an OR gate 21. A vertical synchronization signal from the vertical synchronization separation circuit 14 is applied as a reset signal to the synchronization signal forming circuit 22 to achieve frame synchronization.
この同期信号形成回路22からの複合同期信号
が合成回路23に加えられると共に、オアゲート
21の出力信号である基本クロツクCP1または
CP2が、この同期信号形成回路22を介して、
PCM変調回路24に加えられる。このPCM変調
回路24では、入力端子8iからのアナログオー
デイオ信号のサンプリング、サンプリング出力の
A―D変換、時間軸圧縮、誤り訂正コードの付加
等の信号変換処理がなされ、その出力信号が合成
回路23に供給される。合成回路23の出力端子
7oにテレビジヨン信号と同一の信号形態とされ
たPCM信号が現れる。 The composite synchronization signal from the synchronization signal forming circuit 22 is applied to the synthesis circuit 23, and the basic clock CP 1 or
CP 2 via this synchronization signal forming circuit 22,
It is added to the PCM modulation circuit 24. This PCM modulation circuit 24 performs signal conversion processing such as sampling of the analog audio signal from the input terminal 8i, A-D conversion of the sampling output, time axis compression, and addition of an error correction code, and the output signal is sent to the synthesis circuit 24. is supplied to A PCM signal having the same signal form as the television signal appears at the output terminal 7o of the combining circuit 23.
上述の単安定マルチバイブレータ13の正相出
力Qは、複合同期信号Srが加えられている期間
に“1”となり、逆に複合同期信号Srが加えら
れていない期間には“0”となる。従つて複合同
期信号Srが加えられている期間には、アンドゲ
ート20a及びオアゲート21を介して、PLL
回路12により形成された基本クロツクCP1が同
期信号形成回路22に供給され、複合同期信号
Srが加えられない期間には水晶発振器19から
の基本クロツクCP2が同期信号形成回路22に供
給される。このようにしてテレビジヨン信号と同
一の信号形態とされたPCM信号がVTR4によつ
て記録される。VTR4は、このPCM信号に含ま
れる垂直同期信号に同期して記録動作を行なうの
で、間接的にVTR4が複合同期信号Srに同期す
ることになる。 The positive phase output Q of the above-mentioned monostable multivibrator 13 becomes "1" during the period when the composite synchronization signal Sr is applied, and conversely becomes "0" during the period when the composite synchronization signal Sr is not applied. Therefore, during the period when the composite synchronization signal Sr is applied, the PLL is
The basic clock CP1 formed by the circuit 12 is supplied to a synchronization signal forming circuit 22, which generates a composite synchronization signal.
During the period when Sr is not applied, the basic clock CP2 from the crystal oscillator 19 is supplied to the synchronization signal forming circuit 22. In this way, the PCM signal, which has the same signal format as the television signal, is recorded by the VTR 4. Since the VTR 4 performs a recording operation in synchronization with the vertical synchronization signal included in this PCM signal, the VTR 4 is indirectly synchronized with the composite synchronization signal Sr.
再生時では、VTR2が複合同期信号Srに同期
した再生動作を行なう。 During reproduction, the VTR 2 performs a reproduction operation in synchronization with the composite synchronization signal Sr.
第3図は本実施例の再生系を示すもので、同図
において鎖線で囲つた部分は第2図の構成と全く
同一であるので、その重複説明は省略する。 FIG. 3 shows the reproduction system of this embodiment, and since the portion surrounded by a chain line in the figure is exactly the same as the configuration shown in FIG. 2, a redundant explanation thereof will be omitted.
再生の場合には第2図における合成回路23の
代りに減算器33が設けられると共に、PCM変
調回路24の代わりにPCM復調回路34が設け
られる。 In the case of reproduction, a subtracter 33 is provided in place of the synthesis circuit 23 in FIG. 2, and a PCM demodulation circuit 34 is provided in place of the PCM modulation circuit 24.
このPCM復調回路34では、前述のPCM変調
回路24におけるとは逆に、誤り訂正、時間軸伸
張、D―A変換等の信号変換処理がなされる。 In this PCM demodulation circuit 34, signal conversion processing such as error correction, time axis expansion, and DA conversion is performed, contrary to that in the PCM modulation circuit 24 described above.
入力端子7iにはVTR4から再生されたPCM
化オーデイオ信号が供給される。一方、入力端子
11から複合同期信号Srが入力され、第2図の
動作説明でなされたと同じ動作によつて同期信号
形成回路22で形成された複合同期信号が減算器
33の一方の入力端に供給される。入力端子7i
に供給された再生PCM信号も同様に減算器33
の他方の入力端に供給されて、ここで音声信号に
必要のない複合同期信号が再生PCM信号から除
去される。 PCM played from VTR4 is input to input terminal 7i.
An encoded audio signal is supplied. On the other hand, the composite synchronization signal Sr is input from the input terminal 11, and the composite synchronization signal formed by the synchronization signal forming circuit 22 by the same operation as that described in the operation explanation of FIG. Supplied. Input terminal 7i
Similarly, the reproduced PCM signal supplied to the subtracter 33
The composite synchronization signal, which is not necessary for the audio signal, is removed from the reproduced PCM signal.
この減算器33の出力信号はPCM復調回路3
4の一方の入力端に供給される。このPCM復調
回路34の他方の入力端には同期信号形成回路2
2よりの基本クロツクが与えられ、複合同期信号
Srに同期したこの基本クロツクを基準として、
前述のような逆変換処理がなされ、再生アナログ
オーデイオ信号が出力端子8oに出力される。こ
れと共にVTR4に複合同期信号Srに同期した信
号がPCM信号処理装置6を介して供給されてい
る。 The output signal of this subtracter 33 is the PCM demodulator 3
It is supplied to one input end of 4. The other input terminal of this PCM demodulation circuit 34 is connected to a synchronization signal forming circuit 2.
The basic clock from 2 is given, and the composite synchronization signal
Based on this basic clock synchronized with Sr,
The above-described inverse conversion process is performed, and a reproduced analog audio signal is output to the output terminal 8o. At the same time, a signal synchronized with the composite synchronization signal Sr is supplied to the VTR 4 via the PCM signal processing device 6.
上述の本発明の一実施例によれば、映像信号用
VTRの映像出力端子3oに得られる再生映像信
号とPCM信号処理装置の出力端子8oに得られ
る再生音声信号とが同期し、映像と音声との時間
関係がずれることが防止できるだけでなく、音声
信号用のVTRに標準の複合同期信号を直接供給
する必要がないので、それぞれの装置の接続が簡
潔になり、その回路構成も簡略化できるととも
に、再生音声信号に含まれる歪成分が低減され
る。 According to one embodiment of the present invention described above, for video signals
The reproduced video signal obtained at the video output terminal 3o of the VTR and the reproduced audio signal obtained at the output terminal 8o of the PCM signal processing device are synchronized, which not only prevents the time relationship between the video and the audio from shifting, but also prevents the audio signal from shifting. Since there is no need to directly supply a standard composite synchronization signal to the VTR used for the VCR, the connections between the various devices can be simplified, the circuit configuration can be simplified, and the distortion components contained in the reproduced audio signal can be reduced.
なお、上述の実施例では、複合同期信号Srか
ら分離された垂直同期信号によつて同期信号形成
回路22をリセツトし、フレーム同期をとるよう
にしているが、フレーム同期をとらないでも、映
像と音声との最初のスタート時点が一致していれ
ば最大1/30(秒)のずれしか生ぜず、聴感上の問
題は殆どない。 In the above embodiment, the synchronization signal forming circuit 22 is reset by the vertical synchronization signal separated from the composite synchronization signal Sr to establish frame synchronization, but even if frame synchronization is not performed, the video and If the initial start point coincides with the audio, there will be a maximum deviation of only 1/30 (second), and there will be almost no audible problem.
第1図は本発明の一実施例の構成図、第2図及
び第3図はその記録系及び再生系を示すブロツク
図である。
1は標準の複合同期信号発生器、2,4は
VTR、6はPCM信号処理装置、11は複合同期
信号入力端子、12,19は基本クロツク発生回
路、13は複合同期信号検出回路(再トリガ型単
安定マルチバイブレータ)、22は同期信号形成
回路、24はPCM変調回路、34はPCM復調回
路である。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIGS. 2 and 3 are block diagrams showing its recording system and reproduction system. 1 is a standard composite sync signal generator, 2 and 4 are
VTR, 6 is a PCM signal processing device, 11 is a composite sync signal input terminal, 12 and 19 are basic clock generation circuits, 13 is a composite sync signal detection circuit (retrigger type monostable multivibrator), 22 is a sync signal forming circuit, 24 is a PCM modulation circuit, and 34 is a PCM demodulation circuit.
Claims (1)
ナログオーデイオ信号をデイジタルオーデイオ信
号に変換して、記録再生装置に送出して記録され
かつ再生されたデイジタルオーデイオ信号が入力
され上記変換とは逆の変換を行つてアナログオー
デイオ信号を得るようになされたPCM信号処理
装置において、 テレビジヨン信号に含まれる同期信号と同様の
複合同期信号が入力される複合同期信号入力端子
と、 上記複合同期信号を基準として第一の基本クロ
ツクを発生させる第一の基本クロツク発生回路
と、 上記第一の基本クロツクと等しい周波数の第二
の基本クロツクを発生する第二の基本クロツク発
生回路と、 上記複合同期信号入力端子への上記複合同期信
号の入力の有無を検出する複合同期信号検出回路
と、 この複合同期信号検出回路よりの検出信号に応
じて上記第一の基本クロツクまたは第二の基本ク
ロツクを選択的に出力する基本クロツク選択回路
と、 この基本クロツク選択回路の出力を基準として
上記アナログオーデイオ信号を上記記録再生装置
で記録される信号形態のデイジタルオーデイオ信
号となす信号形成回路とを有し、 上記変換及び逆変換の処理は上記基本クロツク
選択回路の出力を基準としてなされることを特徴
とするPCM信号処理装置。[Claims] 1. An analog audio signal is input, the analog audio signal is converted into a digital audio signal, and the digital audio signal is sent to a recording/reproducing device to be recorded and reproduced. A PCM signal processing device configured to perform reverse conversion to obtain an analog audio signal includes a composite sync signal input terminal into which a composite sync signal similar to a sync signal included in a television signal is input; a first basic clock generation circuit that generates a first basic clock based on the reference clock; a second basic clock generation circuit that generates a second basic clock having a frequency equal to that of the first basic clock; a composite synchronous signal detection circuit that detects whether or not the composite synchronous signal is input to the signal input terminal; and selects the first basic clock or the second basic clock according to the detection signal from the composite synchronous signal detection circuit. and a signal forming circuit that converts the analog audio signal into a digital audio signal in the form of a signal to be recorded by the recording/reproducing device, using the output of the basic clock selection circuit as a reference. A PCM signal processing device characterized in that conversion and inverse conversion processing is performed based on the output of the basic clock selection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141978A JPS54133310A (en) | 1978-04-07 | 1978-04-07 | Pcm signal processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141978A JPS54133310A (en) | 1978-04-07 | 1978-04-07 | Pcm signal processing unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54133310A JPS54133310A (en) | 1979-10-17 |
| JPH0222467B2 true JPH0222467B2 (en) | 1990-05-18 |
Family
ID=12607826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4141978A Granted JPS54133310A (en) | 1978-04-07 | 1978-04-07 | Pcm signal processing unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54133310A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760577A (en) * | 1980-09-26 | 1982-04-12 | Hitachi Ltd | Pcm recorder |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5224914U (en) * | 1975-08-11 | 1977-02-22 | ||
| JPS5322722A (en) * | 1976-08-13 | 1978-03-02 | Sony Corp | Pc m signal processing unit |
-
1978
- 1978-04-07 JP JP4141978A patent/JPS54133310A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54133310A (en) | 1979-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4200630B2 (en) | Video recording / reproducing apparatus and video recording / reproducing method | |
| JPH0222467B2 (en) | ||
| JPS6386980A (en) | Preiodic noise eliminating device | |
| US4737861A (en) | System for recording component signals and reproducing a composite video signal and component signals including adding color burst to the luminance component | |
| JPS6128289A (en) | Time base correcting device of reproduction video signal | |
| JPS6335153B2 (en) | ||
| JPH0578995B2 (en) | ||
| JP2654398B2 (en) | Video signal recording device and playback device | |
| JPS5849073B2 (en) | Time axis fluctuation correction device | |
| JPS583387A (en) | Time axis correcting device | |
| JPS6120483A (en) | Video signal reproducing device | |
| JPS63122060A (en) | Disk reproducing device | |
| JP2594182B2 (en) | MUSE decoder | |
| JPH01223887A (en) | Disk and its recording device and its reproducing device | |
| JPH0142550B2 (en) | ||
| JPH0371787A (en) | Video signal recording or reproducing circuit | |
| JPS63312793A (en) | Time base correction device | |
| JPS6334770A (en) | Image recording and playback device | |
| JPH0586710B2 (en) | ||
| JPH0233295A (en) | Time axis error correction device | |
| JPS61171293A (en) | Magnetic recording and reproducing device | |
| JPH0722416B2 (en) | VTR time axis correction device | |
| JPS63209391A (en) | Video tape recorder | |
| JPS6033032B2 (en) | video tape recorder | |
| JPS63276995A (en) | Reproducing device for color video signal |