JPH0225202B2 - - Google Patents
Info
- Publication number
- JPH0225202B2 JPH0225202B2 JP58249842A JP24984283A JPH0225202B2 JP H0225202 B2 JPH0225202 B2 JP H0225202B2 JP 58249842 A JP58249842 A JP 58249842A JP 24984283 A JP24984283 A JP 24984283A JP H0225202 B2 JPH0225202 B2 JP H0225202B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- optional
- main
- optional unit
- main unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はオプシヨンユニツト接続方式に係り、
オプシヨンユニツトをメインユニツト側に接続す
る際にユニツトの電源を切断することを必要とし
ない方式に関する。[Detailed Description of the Invention] (a) Technical Field of the Invention The present invention relates to an optional unit connection method,
This invention relates to a method that does not require cutting off the power to the optional unit when connecting it to the main unit.
(b) 技術の背景
従えば増設用メモリ、複数の入出力装置（以下
Ｉ／Ｏと称する）等が接続されるシステムにおい
ては、これらメモリ、Ｉ／Ｏを単位のユニツトと
して、各々個別のプリント板上又は筐体内に収容
し、アダプタコネクタ等の接続手段により本体装
置に対し任意に着脱自在なよう主装置及びこうし
たオプシヨン機器を構成している。このようなオ
プシヨン化により、システムの汎用性を向上させ
ている。(b) Technical background Accordingly, in a system in which expansion memory, multiple input/output devices (hereinafter referred to as I/O), etc. are connected, these memories and I/Os are treated as a unit, and each individual print The main device and these optional devices are configured to be housed on a board or in a housing, and to be freely attachable to and detachable from the main device using connection means such as an adapter connector. This option improves the versatility of the system.
(c) 従来技術と問題点
しかしながら一般に、これらユニツトを本体装
置（メインユニツト）側へ接続するには、本体装
置の電源を一旦切断して行う必要があつた。これ
は、オプシヨンユニツトの接続によるメインユニ
ツト側の破壊、障害発生を防止するために、云わ
ば当然の如く行なわれていることである。(c) Prior Art and Problems However, in general, in order to connect these units to the main unit (main unit), it is necessary to temporarily turn off the power to the main unit. This is a natural thing to do in order to prevent the main unit from being damaged or having trouble due to the connection of the optional unit.
ところがメインユニツトの稼動中にオプシヨン
ユニツトの接続が必要となつた場合を考えると、
かなり手間のかかる作業となる。即ち単にメイン
ユニツト側の電源を切断するのみならず、例えば
メインユニツトに既設のメモリの内容（即ちオプ
シヨンユニツト接続前の状態情報）をデイスク等
の不揮発性メモリに退避する必要があつた。また
これらの作業は、ユニツトの切離しの際にも必要
であることは勿論である。 However, if you consider the case where it becomes necessary to connect an optional unit while the main unit is operating,
This is quite a time-consuming task. In other words, it was necessary not only to simply turn off the power to the main unit, but also to save the contents of the memory already installed in the main unit (ie, the state information before the optional unit was connected) to a nonvolatile memory such as a disk. Of course, these operations are also necessary when disconnecting the unit.
(d) 発明の目的
本発明は上述した従来の不都合点を解消すべ
く、本体ユニツト側が電源投入状態のままでオプ
シヨンユニツトの取付け、取外しが可能となるオ
プシヨンユニツトの接続方式を提供するにある。(d) Object of the Invention In order to eliminate the above-mentioned conventional disadvantages, the present invention provides an optional unit connection method that allows the optional unit to be attached and removed while the main unit remains powered on.
(e) 発明の構成
上記目的を達成するため本発明においては、メ
インユニツトとオプシヨンユニツトとの間で接続
手段を介して接続されるインタフエース信号接続
線を電気的に切離すスイツチ手段をオプシヨンユ
ニツト側に設け、スイツチ手段によりインタフエ
ース信号線を電気的に切離した状態で両ユニツト
を接続手段で接続し得るようにしたものである。
以下実施例を用いて本発明を詳述する。(e) Structure of the Invention In order to achieve the above object, the present invention provides a switch means for electrically disconnecting the interface signal connection line connected between the main unit and the optional unit via the connecting means. The two units can be connected by the connecting means while the interface signal line is electrically disconnected by the switch means.
The present invention will be explained in detail below using Examples.
(f) 発明の実施例
図面はメモリユニツトに本発明を適用した場合
の一実施例を示すブロツク図である。同図におい
て１はメインボード、２は増設メモリユニツト、
３，４はコネクタ、５はインタフエースケーブ
ル、６は接続スイツチである。(f) Embodiment of the Invention The drawing is a block diagram showing an embodiment of the present invention applied to a memory unit. In the figure, 1 is the main board, 2 is the expansion memory unit,
3 and 4 are connectors, 5 is an interface cable, and 6 is a connection switch.
メインボード１は、本体装置の処理装置（図示
せず）等が搭載されるプリント板であり、増設用
メモリユニツト２が接続されるコネクタ３が設け
られている。このコネクタ３はドライバ／レシー
バ１２を介してメインユニツト側のバス１１に接
続されている。一方、オプシヨンユニツトである
増設メモリユニツト２には、メインボート１に設
けられるコネクタ３に接続され得るコネクタ４が
設けられる。このコネクタ４にはインタフエース
ケーブル５、ドライバ／レシーバ２１が接続され
る。 The main board 1 is a printed board on which a processing device (not shown) of the main unit and the like are mounted, and is provided with a connector 3 to which an expansion memory unit 2 is connected. This connector 3 is connected to a bus 11 on the main unit side via a driver/receiver 12. On the other hand, the optional memory unit 2 is provided with a connector 4 that can be connected to a connector 3 provided on the main boat 1. An interface cable 5 and a driver/receiver 21 are connected to this connector 4.
本実施例においては、ユニツト２側に接続スイ
ツチ６を設ける。更にこのスイツチ６のON／
OFF状態をケーブル５を介してメインボード１
側へも通知するように構成したものである。また
メインボード１側のドライバ／レシーバ１２のイ
ネーブル端子Ｅには、通常抵抗を介してシステム
電源Vcc（例えば＋5V）が印加されている。従つ
てメインボード１のオプシヨンユニツト接続用ド
ライバ／レシーバ１２は、電気的に切離した状態
（OFF状態）となつている。 In this embodiment, a connection switch 6 is provided on the unit 2 side. Furthermore, this switch 6 is ON/
OFF state via cable 5 to main board 1
The system is configured to notify the other parties as well. Further, a system power supply Vcc (for example, +5V) is applied to the enable terminal E of the driver/receiver 12 on the main board 1 side via a normal resistor. Therefore, the optional unit connection driver/receiver 12 of the main board 1 is in an electrically disconnected state (OFF state).
一方、メモリユニツト２側のドライバ／レシー
バ２１のイネーブル端子Ｅにも、接続スイツチ６
が図示OFF状態の場合にはシステム電源より
“Ｈ”レベルが供給される。尚、メモリユニツト
２へ与えられるシステム電源は、図示しない電源
供給線を予め接続することによつて供給されるこ
とは勿論である。 On the other hand, the connection switch 6 is also connected to the enable terminal E of the driver/receiver 21 on the memory unit 2 side.
When is in the OFF state as shown in the figure, "H" level is supplied from the system power supply. It goes without saying that system power is supplied to the memory unit 2 by connecting a power supply line (not shown) in advance.
而して、メインボード１側へコネクタ３，４を
介してオプシヨンユニツトである増設メモリユニ
ツト２を接続するには以下の如き簡単な操作で良
い。 To connect the optional memory unit 2 to the main board 1 via the connectors 3 and 4, the following simple operation is sufficient.
まず、メモリユニツト２へ図示しないシステム
電源線を接続する。これによつて、ドライバ／レ
シーバ２１のイネーブル端子Ｅには“Ｈ”レベル
が与えられることになり、ドライバ／レシーバ２
１はOFF状態となる。この状態でメモリユニツ
ト２側のコネクタ４をメインボード１側のコネク
タ３に接続する。メインボード１側のドライバ／
レシーバ１２には常時“Ｈ”レベルが与えられて
おり、OFF状態であることは既に述べた。従つ
て、システム電源投入状態（換言すればメインボ
ード１が稼動状態）であつても、オプシヨンユニ
ツト２の接続によるメインボード１側の障害、破
壊を招くことはない。 First, a system power line (not shown) is connected to the memory unit 2. As a result, the enable terminal E of the driver/receiver 21 is given an "H" level, and the driver/receiver 2
1 is in the OFF state. In this state, the connector 4 on the memory unit 2 side is connected to the connector 3 on the main board 1 side. Main board 1 side driver/
As already mentioned, the receiver 12 is always given the "H" level and is in the OFF state. Therefore, even if the system power is on (in other words, the main board 1 is in operation), the main board 1 will not be damaged or damaged due to the connection of the optional unit 2.
コネクタ３，４によるインタフエース信号線の
接続後、オプシヨンユニツト２側の接続スイツチ
６をONとする。すると、オプシヨン側のドライ
バ／レシーバ２１のイネーブル端子Ｅには“Ｌ”
レベルが与えられる。これによりドライバ／レシ
ーバ２１は有効状態となる。この結果、接続スイ
ツチ６の閉成による情報（“Ｌ”レベル）が、イ
ンタフエース線５の１つを介してメインボード１
側のドライバ／レシーバ１２のイネーブル端子に
与えられることになる。これによつて、ドライ
バ／レシーバ１２も有効状態となり、メインボー
ド１とオプシヨンユニツト２とが電気的に接続さ
れたことになる。 After connecting the interface signal lines using the connectors 3 and 4, turn on the connection switch 6 on the option unit 2 side. Then, the enable terminal E of the driver/receiver 21 on the option side becomes “L”.
level is given. This puts the driver/receiver 21 in a valid state. As a result, information (“L” level) due to the closing of the connection switch 6 is transmitted to the main board via one of the interface lines 5.
It will be applied to the enable terminal of the side driver/receiver 12. As a result, the driver/receiver 12 also becomes valid, and the main board 1 and option unit 2 are electrically connected.
またオプシヨンユニツト２を取外すときは、ま
ず接続スイツチ６をOFFとする。これによりド
ライバ／レシーバ１２，２１はOFF状態となり、
メインボード１とオプシヨンユニツト２とは電気
的に切離された状態となる。従つて、接続スイツ
チ６をOFFにした状態でコネクタ３，４を切離
すことによつて、稼動中のメインボード１側に何
ら影響を与えることなく、オプシヨンの切離しが
可能となる。 When removing the option unit 2, first turn off the connection switch 6. As a result, the driver/receiver 12, 21 becomes OFF state,
The main board 1 and the option unit 2 are electrically disconnected. Therefore, by disconnecting the connectors 3 and 4 with the connection switch 6 turned OFF, the option can be disconnected without any effect on the main board 1 during operation.
尚、２２は接続スイツチ６のON，OFF作動時
のノイズ（チヤタリング）を防止する回路であ
る。このチヤタリング防止回路２２を設けること
によつて、オプシヨンユニツト２の電気的接続／
切離しがより確実に行なわれる。 Note that 22 is a circuit that prevents noise (chattering) when the connection switch 6 is turned on and off. By providing this chattering prevention circuit 22, the electrical connection/
Separation is performed more reliably.
以上の通り本実施例によれば、オプシヨンユニ
ツト側に接続スイツチ６を設け、且つコネクタ
３，４を介して接続されるインタフエース線を用
いて、メイン側、オプシヨン側のドライバ／レシ
ーバをON／OFFするので、簡単な操作でシステ
ム電源を落とすことなくオプシヨンユニツトの接
続（取付け・取外し）が可能となる。 As described above, according to this embodiment, the connection switch 6 is provided on the optional unit side, and the driver/receiver on the main side and the optional side can be turned on/off using the interface wires connected via the connectors 3 and 4. OFF, it is possible to connect (install/remove) optional units with simple operations without turning off the system power.
(g) 発明の効果
以上詳述したように本発明によれば、オプシヨ
ンユニツトとのインタフエース信号線を電気的に
切離す手段を設けたので、電源投入状態のまま
で、オプシヨンユニツトの取付け、取外しが可能
となる。(g) Effects of the Invention As detailed above, according to the present invention, since a means for electrically disconnecting the interface signal line with the optional unit is provided, it is possible to install the optional unit while the power is on. It can be removed.
図面は本発明の一実施例として増設メモリユニ
ツトを接続可能なシステムの構成を示す図であ
る。
１はメインボード、２はオプシヨンユニツト、
３，４はコネクタ、５はインタフエースケーブ
ル、６は接続スイツチである。
The drawing is a diagram showing the configuration of a system to which an additional memory unit can be connected as an embodiment of the present invention. 1 is the main board, 2 is the optional unit,
3 and 4 are connectors, 5 is an interface cable, and 6 is a connection switch.
Claims (1)
ターフエース線を介して接続可能なオプシヨンユ
ニツトととにより構成される装置において、 メインユニツトは、 該オプシヨンユニツトが接続された第１接続手
段と、 該オプシヨンユニツトとの間でデータの送受信
を行うとともに、動作の有効無効を決定する信号
が入力される端子を有する第１送受信手段と、 を備え、 オプシヨンユニツトは、 該第１接続手段と接続される第２接続手段と、 該メインユニントとの間でデータの送受信を行
うとともに、動作の有効無効を決定する信号が入
力される端子を有する第２送受信手段と、 第１及び第２接続手段を介して、第１及び第２
送受信手段の端子に接続され、メインユニツトと
オプシヨンユニツトを電気的に切断するスイツチ
手段と、 を備え、 オプシヨンユニツト側でスイツチ手段を接続、
切断状態にすることにより、第１及び第２送受信
手段を動作有効、無効状態にすることにより、メ
インユニツトとオプシヨンユニツトを電気的に接
続・切断すること特徴するオプシヨンユニツト接
続方式。[Scope of Claims] 1. In a device comprising a main unit and an optional unit connectable to the main unit via an interface line, the main unit comprises a first connecting means to which the optional unit is connected. and a first transmitting/receiving means having a terminal for transmitting and receiving data to and from the optional unit and into which a signal for determining validity or invalidity of an operation is input, and the optional unit is connected to the first connecting means. a second connecting means to be connected; a second transmitting/receiving means that transmits and receives data between the main unit and has a terminal into which a signal for determining validity/invalidity of operation is input; The first and second
A switch means is connected to a terminal of the transmitter/receiver means and electrically disconnects the main unit and the optional unit, and the switch means is connected on the optional unit side.
An optional unit connection method characterized in that the main unit and the optional unit are electrically connected and disconnected by placing the first and second transmitting/receiving means in a disconnected state to enable or disable the operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249842A JPS60134924A (en) | 1983-12-24 | 1983-12-24 | Option unit connecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249842A JPS60134924A (en) | 1983-12-24 | 1983-12-24 | Option unit connecting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60134924A JPS60134924A (en) | 1985-07-18 |
| JPH0225202B2 true JPH0225202B2 (en) | 1990-06-01 |
Family
ID=17198989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249842A Granted JPS60134924A (en) | 1983-12-24 | 1983-12-24 | Option unit connecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134924A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269261A (en) * | 1986-05-16 | 1987-11-21 | Nec Corp | Multiprocessor connection system |
| JPH0752377B2 (en) * | 1987-02-25 | 1995-06-05 | 株式会社日立製作所 | Electronic circuit board |
| JP2979077B2 (en) * | 1992-02-18 | 1999-11-15 | シャープ株式会社 | Installation / removal system between computer and optional equipment |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5395521A (en) * | 1977-02-02 | 1978-08-21 | Hitachi Ltd | Printed circuit board capable for live line connection and removal |
-
1983
- 1983-12-24 JP JP58249842A patent/JPS60134924A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60134924A (en) | 1985-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0225202B2 (en) | ||
| JPH1098776A (en) | Power unit with function for turning on and off through telephone line | |
| JPH0785562B2 (en) | Failure detection method between communication devices | |
| US5982514A (en) | Optical-signal/electric-signal converting device | |
| JPH0752377B2 (en) | Electronic circuit board | |
| JP3093052B2 (en) | Cable misconnection compensation circuit | |
| JP2830486B2 (en) | Communication device | |
| KR970013910A (en) | Computer with PnP Modem with Plug and Play Capability for Modem Reset in Modem Down due to External Communication Failure | |
| JPS6347022B2 (en) | ||
| JP2865569B2 (en) | In-car audio equipment | |
| JPS607286B2 (en) | Control data input/output card device | |
| KR920008607A (en) | Computer system with interface of selector board for system expansion function | |
| KR100490384B1 (en) | Computer system possessing an internal modem an audio inter face | |
| JP3085398B2 (en) | Device number setting device | |
| JPH05274067A (en) | Information processor | |
| WO2005024642A3 (en) | Active pull up apparatus for a data bus | |
| JP2533949B2 (en) | Spindle synchronization pulse control method for magnetic disk unit | |
| JPH04171520A (en) | Hot line loading/unloading method for electronic circuit substrate and its information processing system | |
| JPS59171347A (en) | Bus termination system | |
| JPS5939771B2 (en) | Digital control device for analog signal processing | |
| JPH01147711A (en) | Card equipment mountable with hot-line | |
| JPH0315940A (en) | Printer output circuit | |
| JPH04291410A (en) | Interface circuit | |
| JPH07235940A (en) | Supplied signal compensating method/device and supplied signal processing system | |
| JPH10240395A (en) | On-board type printed circuit board |