JPH0226386B2 - - Google Patents
Info
- Publication number
- JPH0226386B2 JPH0226386B2 JP58198594A JP19859483A JPH0226386B2 JP H0226386 B2 JPH0226386 B2 JP H0226386B2 JP 58198594 A JP58198594 A JP 58198594A JP 19859483 A JP19859483 A JP 19859483A JP H0226386 B2 JPH0226386 B2 JP H0226386B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- photoresist layer
- electrode
- forming
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置における立体配線の形成
方法に関し、さらに詳しくは空気絶縁された立体
配線の形成方法に関するものである。
方法に関し、さらに詳しくは空気絶縁された立体
配線の形成方法に関するものである。
半導体素子、特に化合物半導体であるGaAsを
用いた接合ゲート型電界効果トランジスタ（以下
GaAsMESFETと称する）はSiバイポラトランジ
スタの特性限界を打破するマイクロ波トランジス
タとして実用化されている。このようなマイクロ
波でのGaAsMESFETの出力電力は全ゲード幅
を増やすことによつて増加させることができる。
そのため通常、電力用のGaAsMESFETは第１
図ａの平面図に示すように櫛型のドレイン電極１
１およびソース電極１２を交互に配置し、その間
にゲート電極１３を配置する構造がとられてい
る。このような構成にするには必然的にソース電
極１２への配線１２１とゲート電極１３への給電
用配線１３１とは点１４のような位置で立体配線
（クロスオーバー）されなければならない。通常
これらクロスオーバーは第１図ｂに第１図ａのＡ
−A′部の断面を示すようにSiO2膜１５により両
配線電極間を絶縁する構造がとられている。
用いた接合ゲート型電界効果トランジスタ（以下
GaAsMESFETと称する）はSiバイポラトランジ
スタの特性限界を打破するマイクロ波トランジス
タとして実用化されている。このようなマイクロ
波でのGaAsMESFETの出力電力は全ゲード幅
を増やすことによつて増加させることができる。
そのため通常、電力用のGaAsMESFETは第１
図ａの平面図に示すように櫛型のドレイン電極１
１およびソース電極１２を交互に配置し、その間
にゲート電極１３を配置する構造がとられてい
る。このような構成にするには必然的にソース電
極１２への配線１２１とゲート電極１３への給電
用配線１３１とは点１４のような位置で立体配線
（クロスオーバー）されなければならない。通常
これらクロスオーバーは第１図ｂに第１図ａのＡ
−A′部の断面を示すようにSiO2膜１５により両
配線電極間を絶縁する構造がとられている。
しかしながらＸ帯以上の超高周波になると、こ
れら立体配線部に生じる寄生容量はFET自身が
もつゲート・ソース間空乏層容量CGSに比べて
無視できなくなり、誘電体損と相俟つて利得ある
いは帯域特性低下の一因となる。立体交差する電
極幅を小さくすればある程度寄生容量を低減でき
るが、配線抵抗の増加しいては配線電極のエレク
トロマイグレーシヨンをきたすので好ましくな
い。寄生抵抗の増加なしに寄生容量を大幅に低減
する方法としては、誘電体を介さずに立体交差部
を空気絶縁する（エアークロスオーバ構造）のが
最も有効である。
れら立体配線部に生じる寄生容量はFET自身が
もつゲート・ソース間空乏層容量CGSに比べて
無視できなくなり、誘電体損と相俟つて利得ある
いは帯域特性低下の一因となる。立体交差する電
極幅を小さくすればある程度寄生容量を低減でき
るが、配線抵抗の増加しいては配線電極のエレク
トロマイグレーシヨンをきたすので好ましくな
い。寄生抵抗の増加なしに寄生容量を大幅に低減
する方法としては、誘電体を介さずに立体交差部
を空気絶縁する（エアークロスオーバ構造）のが
最も有効である。
これまでにエアークロスオーバー構造をもつた
デバイスが幾つか報告されているが、それらの形
成方法はいずれもエツチングの選択性を主に利用
したものである。即ち、スペーサ材となる金属
（一般に銅が多用されている）を両配線電極間に
電解めつき等で形成した後、スペーサ材のみを選
択的にエツチング除去することによりエアークロ
スオーバー構造を得る方法である。
デバイスが幾つか報告されているが、それらの形
成方法はいずれもエツチングの選択性を主に利用
したものである。即ち、スペーサ材となる金属
（一般に銅が多用されている）を両配線電極間に
電解めつき等で形成した後、スペーサ材のみを選
択的にエツチング除去することによりエアークロ
スオーバー構造を得る方法である。
このような従来の方法を用いて
GaAsMESFETのエアークロスオーバー化を図
ろうとした場合、以下に述べるような問題点を生
じる。即ち、(1)酸あるいはアルカリ溶液に弱い
GaAsあるいはAlから成るゲート電極等を全く侵
さずスペーサ材のみを選択的に除去できるエツチ
ング液が得難い。(2)数μｍの厚さに形成されたス
ペーサ材をウエーハ内で均一性よく加工すること
が困難等である。
GaAsMESFETのエアークロスオーバー化を図
ろうとした場合、以下に述べるような問題点を生
じる。即ち、(1)酸あるいはアルカリ溶液に弱い
GaAsあるいはAlから成るゲート電極等を全く侵
さずスペーサ材のみを選択的に除去できるエツチ
ング液が得難い。(2)数μｍの厚さに形成されたス
ペーサ材をウエーハ内で均一性よく加工すること
が困難等である。
本発明の目的は、これら従来の問題点を取り除
いた新しい空気絶縁された立体配線の形成方法を
提供するものである。
いた新しい空気絶縁された立体配線の形成方法を
提供するものである。
本発明によれば基板上の第１の配線となる帯状
の電極上に厚膜から成る第１のホトレジスト層を
形成し、該ホトレジスト層をマスクとして電解め
つきを施すことにより選択的に厚膜電極を形成す
る工程、粘度の大きいホトレジストを形成して表
面を平坦化した後、全面にO2イオンビームをシ
ヤワー状に照射して前記第１の配線部に前記厚膜
電極の厚さに略等しい膜厚の第１のホトレジスト
層を選択的に残す工程、全面に給電用の金属膜を
被着した後、前記第１の配線との交差部が開口し
た第３のホトレジスト層を形成し、再度電解めつ
きを施すことにより前記第１の配線と立体交差し
た第２の配線を形成する工程、前記第３のホトレ
ジスト層を除去した後、前記第２の配線をマスク
として前記給電用の金属膜を選択的にエツチング
で除去し、しかる後第２のホトレジスト層を除去
する工程を含むことを特徴とする空気絶縁された
立体配線の形成方法が得られる。
の電極上に厚膜から成る第１のホトレジスト層を
形成し、該ホトレジスト層をマスクとして電解め
つきを施すことにより選択的に厚膜電極を形成す
る工程、粘度の大きいホトレジストを形成して表
面を平坦化した後、全面にO2イオンビームをシ
ヤワー状に照射して前記第１の配線部に前記厚膜
電極の厚さに略等しい膜厚の第１のホトレジスト
層を選択的に残す工程、全面に給電用の金属膜を
被着した後、前記第１の配線との交差部が開口し
た第３のホトレジスト層を形成し、再度電解めつ
きを施すことにより前記第１の配線と立体交差し
た第２の配線を形成する工程、前記第３のホトレ
ジスト層を除去した後、前記第２の配線をマスク
として前記給電用の金属膜を選択的にエツチング
で除去し、しかる後第２のホトレジスト層を除去
する工程を含むことを特徴とする空気絶縁された
立体配線の形成方法が得られる。
前記本発明によれば、通常のホトリソグラフイ
工程で簡単に処理できるホトレジスト自体をスペ
ーサ材として使用するため、立体配線形成に要す
る工程が従来法に比べ大幅に簡略化される。
工程で簡単に処理できるホトレジスト自体をスペ
ーサ材として使用するため、立体配線形成に要す
る工程が従来法に比べ大幅に簡略化される。
以下、本発明の一実施例として
GaAsMESFETのエアークロスオーバー化を例
にとり詳しく説明する。
GaAsMESFETのエアークロスオーバー化を例
にとり詳しく説明する。
第２図、第３図は本発明の一実施例を説明する
ための図で、第２図ａ〜ｇは製作工程の要部平面
図、第３図ａ〜ｇは各々第２図におけるＡ−A′，
Ｂ−B′，Ｃ−C′，Ｄ−D′，Ｅ−E′，Ｆ−F′，Ｇ−
G′の要部断面図を示す。まず最初に半絶縁性
GaAs基板２０上にエピタキシヤル成長された動
作層２１上にシヨツトキーバリア形成用のAlか
ら成るゲート電極２２、およびAuGeNiから成る
オーム性のソース電極２３、ドレイン電極２４を
通常の光学露光によりリフトオフ法で形成する
（第２図ａ）。次にAlゲート電極２２の保護膜と
なるSiO2膜２５をCVD法により3000Å程度ウエ
ーハ全面に被着させ、ソースおよびドレイン電極
取り出し部２３１，２４１およびゲート電極取り
出し部２２１に窓をあける。次にAlから成るゲ
ートパツド部２２２とそこから引き出されるAu
から成るボンデイング線との反応を防止するため
に、例えばTi／Pt等の反応防止用電極２２３を
選択的にゲートパツド部２２２に形成した後、電
解めつきのための給電用金属膜２６として、例え
ばTi／Auをそれぞれ約500Å蒸着する（第３図
ｂ）。次にAZ1350J（商品名）等のホトレジスト２
７を重ね塗りすることにより例えば４〜6μｍの
厚さに形成した後、ゲート電極２２への給電用配
線２２４上を選択的に被覆するようにパターニン
グを行う（第２図ｃで斜視を施した領域）。次に
第３図ｃに示すように、第２図ｄの斜線部にＡ窒
めつきを施すことにより、厚み約5μｍ程度の厚
膜配線２８を形成する。次にホトレジスト層２７
を除去した後、比較的粘度の大きいホトレジスト
（AZ1375）をスピンコート法で重ね塗りすること
により、第３図ｄに示すように表面が殆んど平坦
なホトレジスト層２９を形成する。次に全面を加
速電圧500V、酸素イオン電流密度0.8ｍＡ／cm2の
条件下で６分程度イオンエツチングし、第３図ｅ
に示すように厚膜配線２８を露出させる。このと
き、給電用配線２２４部には厚膜配線２８の厚さ
に相当した厚みのホトレジスト層２９が選択的に
残る。次に全面に前述したと同様の給電用金属膜
３０を再度蒸着によつて形成した後、AZ1350J等
のホトレジストを塗布し、給電用配線２２４との
交差部が開口するように、即ち、第２図ｆの斜線
部が選択的に覆われるようにパターニングを行
う。厚膜配線２８とホトレジスト層２７との間に
段差がある場合には、段差部で給電用金属膜３０
が段切れを起し易く、その結果、この２層目のホ
トレジスト層３１のパターニングの際、１層目の
ホトレジスト層２７も溶解して給電用金属膜３０
が変形あるいはリフトオフされてしまい、後のク
ロスオーバー電極の形成が困難である。次にホト
レジスト層３１をマスクに再度Auめつきを施し
て例えば２〜3μｍ厚のクロスオーバー電極３２
を形成する（第３図ｆ）。次にアセトン等の有機
溶剤でホトレジスト３１を除去した後、クロスオ
ーバー電極３２をマスクとして、Arイオンビー
ムエツチングあるいはI2：KI：H2O系および
H2SO4系のエツチング液を用いてクロスオーバ
ー電極３２部以外の不要な給電用金属膜３２を除
去し、さらに露出したホトレジスト層２９をレジ
スト剥離剤（Ｊ−100）を用いて完全に除去する。
最後に、前記同様のエツチング液を用いて選択的
に不要な給電用金属膜２６を除去することによ
り、第３図ｇに示すようなゲート給電用配線２２
４とクロスオーバー電極３２が空気絶縁されたエ
アークロスオーバー構造が完成する。
ための図で、第２図ａ〜ｇは製作工程の要部平面
図、第３図ａ〜ｇは各々第２図におけるＡ−A′，
Ｂ−B′，Ｃ−C′，Ｄ−D′，Ｅ−E′，Ｆ−F′，Ｇ−
G′の要部断面図を示す。まず最初に半絶縁性
GaAs基板２０上にエピタキシヤル成長された動
作層２１上にシヨツトキーバリア形成用のAlか
ら成るゲート電極２２、およびAuGeNiから成る
オーム性のソース電極２３、ドレイン電極２４を
通常の光学露光によりリフトオフ法で形成する
（第２図ａ）。次にAlゲート電極２２の保護膜と
なるSiO2膜２５をCVD法により3000Å程度ウエ
ーハ全面に被着させ、ソースおよびドレイン電極
取り出し部２３１，２４１およびゲート電極取り
出し部２２１に窓をあける。次にAlから成るゲ
ートパツド部２２２とそこから引き出されるAu
から成るボンデイング線との反応を防止するため
に、例えばTi／Pt等の反応防止用電極２２３を
選択的にゲートパツド部２２２に形成した後、電
解めつきのための給電用金属膜２６として、例え
ばTi／Auをそれぞれ約500Å蒸着する（第３図
ｂ）。次にAZ1350J（商品名）等のホトレジスト２
７を重ね塗りすることにより例えば４〜6μｍの
厚さに形成した後、ゲート電極２２への給電用配
線２２４上を選択的に被覆するようにパターニン
グを行う（第２図ｃで斜視を施した領域）。次に
第３図ｃに示すように、第２図ｄの斜線部にＡ窒
めつきを施すことにより、厚み約5μｍ程度の厚
膜配線２８を形成する。次にホトレジスト層２７
を除去した後、比較的粘度の大きいホトレジスト
（AZ1375）をスピンコート法で重ね塗りすること
により、第３図ｄに示すように表面が殆んど平坦
なホトレジスト層２９を形成する。次に全面を加
速電圧500V、酸素イオン電流密度0.8ｍＡ／cm2の
条件下で６分程度イオンエツチングし、第３図ｅ
に示すように厚膜配線２８を露出させる。このと
き、給電用配線２２４部には厚膜配線２８の厚さ
に相当した厚みのホトレジスト層２９が選択的に
残る。次に全面に前述したと同様の給電用金属膜
３０を再度蒸着によつて形成した後、AZ1350J等
のホトレジストを塗布し、給電用配線２２４との
交差部が開口するように、即ち、第２図ｆの斜線
部が選択的に覆われるようにパターニングを行
う。厚膜配線２８とホトレジスト層２７との間に
段差がある場合には、段差部で給電用金属膜３０
が段切れを起し易く、その結果、この２層目のホ
トレジスト層３１のパターニングの際、１層目の
ホトレジスト層２７も溶解して給電用金属膜３０
が変形あるいはリフトオフされてしまい、後のク
ロスオーバー電極の形成が困難である。次にホト
レジスト層３１をマスクに再度Auめつきを施し
て例えば２〜3μｍ厚のクロスオーバー電極３２
を形成する（第３図ｆ）。次にアセトン等の有機
溶剤でホトレジスト３１を除去した後、クロスオ
ーバー電極３２をマスクとして、Arイオンビー
ムエツチングあるいはI2：KI：H2O系および
H2SO4系のエツチング液を用いてクロスオーバ
ー電極３２部以外の不要な給電用金属膜３２を除
去し、さらに露出したホトレジスト層２９をレジ
スト剥離剤（Ｊ−100）を用いて完全に除去する。
最後に、前記同様のエツチング液を用いて選択的
に不要な給電用金属膜２６を除去することによ
り、第３図ｇに示すようなゲート給電用配線２２
４とクロスオーバー電極３２が空気絶縁されたエ
アークロスオーバー構造が完成する。
以上述べてきたように、本発明による形成方法
を用いれば、従来のような複雑な工程を必要とす
るスペーサ材の形成を通常のホトプロセスで簡単
に行なえるため、生産性、歩留り及び信頼度の大
幅な向上が可能となつた。
を用いれば、従来のような複雑な工程を必要とす
るスペーサ材の形成を通常のホトプロセスで簡単
に行なえるため、生産性、歩留り及び信頼度の大
幅な向上が可能となつた。
第１図ａ，ｂはそれぞれ一般の電力用
GaAsMESFETの構造を示す平面図、および要
部断面図で、１１，１２，１３はそれぞれドレイ
ン、ソース、ゲート電極、１５はSiO2膜、１２
１はソース配線、１３１はゲート配線１４はソー
ス配線１２１とゲート配線１３１の立体配線部を
示す。第２図ａ〜ｇ、第３図ａ〜ｇは本発明の一
実施例を説明するための図で、第２図ａ〜ｇは製
作工程の要部平面図、第３図ａ〜ｇは第２図の要
部断面図である。 各図において、２０……半絶縁性GaAs基板、
２１……動作層、２２，２３，２４……それぞれ
ゲート、ソース、ドレイン電極、２５……SiO2
膜、２６，３０……給電用金属膜、２７，２９，
３１……ホトレジスト、２８……厚膜配線、３２
……クロスオーバー電極、２２１，２３１，２４
１……それぞれSiO2膜２５に開けられたゲート、
ソース、ドレイン電極用の窓、２２２……ゲート
パツド、２２３は反応防止用金属膜、２２４……
ゲート給電用配線を示す。
GaAsMESFETの構造を示す平面図、および要
部断面図で、１１，１２，１３はそれぞれドレイ
ン、ソース、ゲート電極、１５はSiO2膜、１２
１はソース配線、１３１はゲート配線１４はソー
ス配線１２１とゲート配線１３１の立体配線部を
示す。第２図ａ〜ｇ、第３図ａ〜ｇは本発明の一
実施例を説明するための図で、第２図ａ〜ｇは製
作工程の要部平面図、第３図ａ〜ｇは第２図の要
部断面図である。 各図において、２０……半絶縁性GaAs基板、
２１……動作層、２２，２３，２４……それぞれ
ゲート、ソース、ドレイン電極、２５……SiO2
膜、２６，３０……給電用金属膜、２７，２９，
３１……ホトレジスト、２８……厚膜配線、３２
……クロスオーバー電極、２２１，２３１，２４
１……それぞれSiO2膜２５に開けられたゲート、
ソース、ドレイン電極用の窓、２２２……ゲート
パツド、２２３は反応防止用金属膜、２２４……
ゲート給電用配線を示す。
Claims (1)
- １ 基板上に設けられた第１の配線を覆つて第１
のホトレジスト層を選択的に形成する工程と、該
第１のホトレジスト層をマスクとして選択的に厚
膜電極を形成する工程と、前記第１のホトレジス
ト層を除去する工程と、粘度の大きい第２のホト
レジスト層を全面に形成して表面を平坦化する工
程と、全面をイオンエツチングすることにより前
記厚膜電極間に前記厚膜電極の厚さに略等しい膜
厚の前記第２のホトレジスト層を選択的に残す工
程と、その後前記第１の配線と立体交差した第２
の配線を前記厚膜電極及び前記残存せる第２のホ
トレジスト層上に形成する工程と、しかる後前記
第２のホトレジスト層を除去する工程とを含むこ
とを特徴とする空気絶縁された立体配線の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19859483A JPS6089944A (ja) | 1983-10-24 | 1983-10-24 | 立体配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19859483A JPS6089944A (ja) | 1983-10-24 | 1983-10-24 | 立体配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089944A JPS6089944A (ja) | 1985-05-20 |
| JPH0226386B2 true JPH0226386B2 (ja) | 1990-06-08 |
Family
ID=16393780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19859483A Granted JPS6089944A (ja) | 1983-10-24 | 1983-10-24 | 立体配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089944A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54115065A (en) * | 1978-02-28 | 1979-09-07 | Mitsubishi Electric Corp | Semiconductor device |
-
1983
- 1983-10-24 JP JP19859483A patent/JPS6089944A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6089944A (ja) | 1985-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| EP0104094B1 (en) | Method of producing a semiconductor device, using a radiation-sensitive resist | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPH0226386B2 (ja) | ||
| JPH0472381B2 (ja) | ||
| US5483089A (en) | Electrically isolated MESFET | |
| JP2852679B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0226385B2 (ja) | ||
| JP2712340B2 (ja) | 半導体装置の製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JP2553573B2 (ja) | 半導体装置の製造方法 | |
| JPS6252957B2 (ja) | ||
| JPS6239834B2 (ja) | ||
| JP2630304B2 (ja) | 電界効果型トランジスタのゲート電極形成方法 | |
| JPH07107906B2 (ja) | 半導体装置の製造方法 | |
| JP2825284B2 (ja) | 半導体装置の製造方法 | |
| JP2558766B2 (ja) | 半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPS6088445A (ja) | 立体配線の形成方法 | |
| JP2516994B2 (ja) | 半導体装置の製造方法 | |
| JP2734185B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH029451B2 (ja) | ||
| JPS59189678A (ja) | 半導体装置とその製造方法 | |
| JPH05267350A (ja) | 半導体装置の製造方法 | |
| JPH03293733A (ja) | 半導体装置の製造方法 |