JPH0227684B2 - - Google Patents
Info
- Publication number
- JPH0227684B2 JPH0227684B2 JP58073062A JP7306283A JPH0227684B2 JP H0227684 B2 JPH0227684 B2 JP H0227684B2 JP 58073062 A JP58073062 A JP 58073062A JP 7306283 A JP7306283 A JP 7306283A JP H0227684 B2 JPH0227684 B2 JP H0227684B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- power supply
- microcomputer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
<技術分野>
本発明は車載マイクロコンピユータのメモリバ
ツクアツプ装置に関し、特にメモリのバツクアツ
プを確認する装置に関する。DETAILED DESCRIPTION OF THE INVENTION <Technical Field> The present invention relates to a memory backup device for a vehicle-mounted microcomputer, and more particularly to a device for confirming memory backup.
<背景技術>
たとえば車両に搭載された内燃機関を集中制御
する車載マイクロコンピユータは、その作動開始
時に前回作動時のデータを必要とするものであ
る。そして、この種の車載マイクロコンピユータ
は、イグニツシヨンスイツチオフによるCPU(中
央演算処理装置)への給電停止後も、バツテリか
らバツクアツプ電源回路を介してRAM(ランダ
ムアクセスメモリ)に給電することにより、次回
の作動時までRAM内のデータを保持させるメモ
リバツクアツプ装置を有する。<Background Art> For example, an on-vehicle microcomputer that centrally controls an internal combustion engine mounted on a vehicle requires data from the previous operation when starting its operation. This type of in-vehicle microcomputer continues to supply power to the RAM (Random Access Memory) from the battery via the backup power supply circuit even after the power supply to the CPU (Central Processing Unit) is stopped due to the ignition switch being turned off. It has a memory backup device that retains data in RAM until the next operation.
ところが、この種のメモリバツクアツプ装置で
はマイクロコンピユータユニツトを車両からはず
したり、電源ラインが断線したりすることにより
RAMへの給電が中断されるとRAMへ格納され
たデータが正しく保持されなくなる。そして、次
回のマイクロコンピユータの作動は、この正しく
記憶されていないデータに基づいて行われるた
め、適正な運転制御がなされない。 However, with this type of memory backup device, if the microcomputer unit is removed from the vehicle or the power line is disconnected,
If the power supply to RAM is interrupted, data stored in RAM will not be retained correctly. Then, the next operation of the microcomputer is performed based on this incorrectly stored data, so that proper operation control is not performed.
このように、従来の車載マイクロコンピユータ
にあつては、作動開始時に読み取るRAMの記憶
内容がRAMへの給電停止により破壊されている
かどうかを確認することなく読み取るため、上述
の如き不都合が生じるものであつた。 In this way, conventional in-vehicle microcomputers cause the above-mentioned inconveniences because they read the memory contents of RAM at the start of operation without confirming whether or not they have been destroyed due to the power supply to the RAM being stopped. It was hot.
<目的>
そこで、本発明ではかかる不都合を回避するた
めに、車載マイクロコンピユータの作動開始時
に、RAMに格納されたデータがRAMへの給電
停止により破壊されているか否かを確認するバツ
クアツプ確認装置を提供することを目的とする。<Purpose> Therefore, in order to avoid such inconveniences, the present invention provides a backup confirmation device that confirms whether data stored in RAM has been destroyed due to the power supply to the RAM being stopped when the in-vehicle microcomputer starts operating. The purpose is to provide.
<発明の概要>
このために、セツト端子に信号を入力すると信
号を出力しリセツト端子に信号を入力すると前記
信号の出力を停止するフリツプフロツプ回路と、
前記バツクアツプ電源回路を介してバツテリを
RAMに接続した時前記フリツプフロツプ回路の
セツト端子に信号を出力する給電再開信号出力手
段と、イグニツシヨンスイツチをオンして前記マ
イクロコンピユータに電源を投入してから所定時
間遅延させて前記フリツプフロツプ回路のリセツ
ト端子へリセツト信号を出力するリセツト信号出
力手段と、前記フリツプフロツプ回路からの出力
信号が前記車載マイクロコンピユータの電源投入
時に発信されているか否かを検出する検出手段と
を有するバツクアツプ確認装置を構成する。<Summary of the Invention> To this end, a flip-flop circuit outputs a signal when a signal is input to a set terminal, and stops outputting the signal when a signal is input to a reset terminal;
The battery is removed through the backup power supply circuit.
power supply restart signal output means for outputting a signal to the set terminal of the flip-flop circuit when connected to the RAM; A backup confirmation device is constituted, comprising a reset signal output means for outputting a reset signal to a reset terminal, and a detection means for detecting whether an output signal from the flip-flop circuit is being transmitted when the on-vehicle microcomputer is powered on. .
これによれば、給電再開信号出力手段はバツク
アツプ電源回路を介してバツテリをRAMに接続
した時前記フリツプフロツプ回路のセツト端子に
信号を出力し、フリツプフロツプ回路から信号が
出力される。次にイグニツシヨンスイツチがオン
するとリセツト信号出力手段は前記マイクロコン
ピユータに電源を投入してから所定時間遅延させ
て前記フリツプフロツプ回路のリセツト端子へリ
セツト信号を出力し、フリツプフロツプ回路の出
力が停止される。したがつてメモリバツクアツプ
装置への給電再開後最初のマイクロコンピユータ
電源投入時から前記所定時間内は前記フリツプフ
ロツプ回路から信号が発信されていることにな
り、その後信号の発信は停止されるから2回目以
降のマイクロコンピユータ電源投入時には前記信
号は発信されていないことになる。 According to this, the power supply restart signal output means outputs a signal to the set terminal of the flip-flop circuit when the battery is connected to the RAM via the backup power supply circuit, and the signal is output from the flip-flop circuit. Next, when the ignition switch is turned on, the reset signal output means outputs a reset signal to the reset terminal of the flip-flop circuit after a predetermined time delay after turning on the power to the microcomputer, and the output of the flip-flop circuit is stopped. . Therefore, the signal is being transmitted from the flip-flop circuit within the predetermined time period from the time when the microcomputer is powered on for the first time after the power supply to the memory backup device is resumed, and after that, the signal transmission is stopped, so that the signal is not transmitted for the second time. When the microcomputer is powered on thereafter, the signal will not be transmitted.
すなわち、RAMの記憶内容が正しく保持され
ていない給電再開後最初のマイクロコンピユータ
作動開始時には前記信号が発信されており、
RAMの記憶内容が正しく保持されている給電再
開後2回目以降のマイクロコンピユータ作動開始
時には前記信号が発信されていないことになる。
したがつて、マイクロコンピユータ作動開始時に
前記信号が検出された場合には、RAMに正しい
データが記憶されていないと判断してマイクロコ
ンピユータがそれに対応した作動をするようにす
れば、誤つたデータに基づく誤動作が防止され
る。 In other words, when the microcomputer starts operating for the first time after power supply is resumed when the memory contents of the RAM are not correctly retained, the above-mentioned signal is transmitted.
The signal will not be transmitted when the microcomputer starts operating for the second time or later after the power supply is resumed, when the memory contents of the RAM are correctly maintained.
Therefore, if the above signal is detected when the microcomputer starts operating, it can be determined that the correct data is not stored in the RAM, and the microcomputer can operate accordingly. This prevents malfunctions based on
<実施例>
以下本発明を第1図に示す一実施例に基づき説
明する。<Example> The present invention will be described below based on an example shown in FIG.
構 成
すなわち、図においてCPU1,I/O(入出力
信号処理装置)2,ROM(読出し専用メモリ)
3には、バツテリ4からイグニツシヨンスイツチ
5および電源回路6を介して給電されるようにな
つており、RAM7にはさらにダイオードD1を介
して給電されるようになつている。また、RAM
7にはイグニツシヨンスイツチ5を介さずにツエ
ナーダイオードZ,抵抗R1コンデンサC1および
ダイオードD2からなる定電圧バツクアツプ電源
回路8を介してメモリバツクアツプのための給電
がなされるようになつている。そして、これら
CPU1,I/O2,ROM3およびRAM7はバ
ス9により、それぞれの間で信号の授受をするこ
とは従来と同様である。Configuration: In the figure, CPU 1, I/O (input/output signal processing unit) 2, ROM (read-only memory)
3 is supplied with power from a battery 4 via an ignition switch 5 and a power supply circuit 6, and RAM 7 is further supplied with power via a diode D1 . Also, RAM
7 is supplied with power for memory backup, not through the ignition switch 5, but through a constant voltage backup power supply circuit 8 consisting of a Zener diode Z, a resistor R, a capacitor C1 , and a diode D2 . ing. And these
The CPU 1, I/O 2, ROM 3, and RAM 7 exchange signals between each other via the bus 9, as in the prior art.
ここにおいて、給電再開信号出力手段は抵抗
R3、R4、ダイオードD4、コンデンサC4、インバ
ータ10とからなり、ダイオードD3および抵抗
R2の前より分岐したバツテリ電圧を抵抗R3,R4
により分圧した電圧がインバータ10に入力され
るようになつており、抵抗R3,R4にはそれぞれ
ダイオードD4、コンデンサC2が並列に接続され、
このインバータ10に入力される電圧の上昇およ
び下降の時定数を設定している。そして、このイ
ンバータ10の出力はフリツプフロツプ回路11
のセツト端子11aに入力されるようになつてい
る。 Here, the power supply restart signal output means is a resistor.
Consisting of R 3 , R 4 , diode D 4 , capacitor C 4 , and inverter 10, diode D 3 and resistor
The battery voltage branched from before R 2 is connected to resistors R 3 and R 4
The divided voltage is input to the inverter 10, and a diode D 4 and a capacitor C 2 are connected in parallel to the resistors R 3 and R 4 , respectively.
The time constants for the rise and fall of the voltage input to this inverter 10 are set. The output of this inverter 10 is the flip-flop circuit 11.
It is designed to be input to the set terminal 11a of the.
フリツプフロツプ回路11は2つのNORゲー
ト11b,11cを使用した公知のR―Sフリツ
プフロツプ回路であり、リセツト端子11dには
電源回路6から抵抗R5を介して充電されるコン
デンサC3の端子電圧が入力されるようになつて
いる。そして、出力端子11eはマイクロコンピ
ユータのI/O2に接続される。 The flip-flop circuit 11 is a known RS flip-flop circuit using two NOR gates 11b and 11c, and the terminal voltage of the capacitor C3 charged from the power supply circuit 6 via the resistor R5 is input to the reset terminal 11d. It is becoming more and more common. The output terminal 11e is connected to I/O2 of the microcomputer.
電源回路6はイグニツシヨンスイツチ5オンに
よりCPU1,I/O2およびROM3への給電開
始後、100ミリ秒程のデイレイをかけた後リセツ
トのため給電を開始する。ここにおいて、リセツ
ト信号出力手段は電源回路6、抵抗R5、コンデ
ンサC3とからなり、抵抗R5およびコンデンサC3
の値により定まる時定数は、マイクロコンピユー
タの電源投入後所定時間が経過した時点でフリツ
プフロツプ回路11のリセツト端子11d電圧が
リセツト電圧に達するように選ぶ。 The power supply circuit 6 starts supplying power to the CPU 1, I/O 2, and ROM 3 by turning on the ignition switch 5, and after a delay of about 100 milliseconds, starts supplying power for reset. Here, the reset signal output means consists of a power supply circuit 6, a resistor R5 , and a capacitor C3 .
The time constant determined by the value of is selected so that the voltage at the reset terminal 11d of the flip-flop circuit 11 reaches the reset voltage when a predetermined time has elapsed after the microcomputer was powered on.
CPU1は電源投入後前記所定時間が経過する
までの間にフリツプフロツプ回路11の出力電圧
がハイレベルにあるかローレベルにあるかを検出
する信号検出手段を備えている。 The CPU 1 is equipped with a signal detection means for detecting whether the output voltage of the flip-flop circuit 11 is at a high level or a low level until the predetermined time period elapses after the power is turned on.
なお、インバータ10およびフリツプフロツプ
回路11への給電はバツクアツプ電源回路8を介
して行われる。 Note that power is supplied to the inverter 10 and the flip-flop circuit 11 via the backup power supply circuit 8.
作 用
次に、第1図の英小文字で示す各点における電
圧の変化を示すタイムチヤート(第2図に示す)
を参照しながら作用を説明する。Action Next, a time chart (shown in Figure 2) showing changes in voltage at each point indicated by lowercase letters in Figure 1.
The effect will be explained with reference to.
車載マイクロコンピユータユニツトが車両から
取りはずされた後再び車両に装着されバツテリ4
が接続された場合等、いつたんメモリバツクアツ
プ装置への給電が停止された後に給電が再開され
た場合、第1図中a点の電圧は第2図Aに示すよ
うに、バツテリ4接続と同時にバツテリ電圧と等
しくなり、その後バツテリ4が再度取り外される
まではこの状態が持続する。 After the in-vehicle microcomputer unit is removed from the vehicle, it is reattached to the vehicle and the battery is removed.
When the power supply to the memory backup device is stopped and then restarted, the voltage at point a in Figure 1 will be the same as when battery 4 is connected, as shown in Figure 2 A. At the same time, it becomes equal to the battery voltage, and this state continues until the battery 4 is removed again.
この給電再開とともにバツクアツプ電源回路8
を介してインバータ10,フリツプフロツプ回路
11およびRAM7に所定の定電圧が印加される
ようになる。このインバータ10およびフリツプ
フロツプ回路11へ印加される電圧は第2図Bに
示すように給電再開後一定の遅れ時間が経過した
後所定の電圧値となり、この2つの回路は作動可
能となる。 With this restart of power supply, the backup power supply circuit 8
A predetermined constant voltage is applied to the inverter 10, the flip-flop circuit 11, and the RAM 7 via the inverter 10, the flip-flop circuit 11, and the RAM 7. As shown in FIG. 2B, the voltage applied to the inverter 10 and the flip-flop circuit 11 reaches a predetermined voltage value after a certain delay time has elapsed after the power supply is restarted, and these two circuits become operational.
一方、バツテリ電圧は抵抗R3,R4により分圧
されコンデンサC2を充電する。このコンデンサ
C2の端子電圧すなわち第1図中b点の電圧は、
第2図Cに示すように、抵抗R3,R4およびコン
デンサC2により定まる時定数で上昇し、インバ
ータ10に入力される。インバータ10の出力、
すなわち第1図中C点の電圧は第2図Dに示すよ
うに給電開始と同時にハイレベルとなりフリツプ
フロツプ回路11をセツトし、その後入力電圧す
なわちb点の電圧が作動電圧を越えるとローレベ
ルとなる。 On the other hand, the battery voltage is divided by resistors R 3 and R 4 to charge capacitor C 2 . this capacitor
The terminal voltage of C 2 , that is, the voltage at point b in Figure 1 is:
As shown in FIG. 2C, the voltage increases with a time constant determined by resistors R 3 and R 4 and capacitor C 2 and is input to the inverter 10. Output of inverter 10,
That is, the voltage at point C in FIG. 1 becomes high level as soon as power supply starts, setting the flip-flop circuit 11, as shown in FIG. 2 D, and then becomes low level when the input voltage, that is, the voltage at point b exceeds the operating voltage. .
このフリツプフロツプ回路11の出力である第
1図中d点の電圧は第2図Eに示すように給電再
開とほぼ同時にハイレベルとなり、I/O2に入
力される。ここにおいて、イグニツシヨンスイツ
チ5がオンとなると電源回路6はまずマイクロコ
ンピユータに給電を開始し、その後100ミリ秒程
のデイレイをかけた後抵抗R5を介しコンデンサ
C3の充電を開始する(第2図F,G参照)。 The voltage at point d in FIG. 1, which is the output of the flip-flop circuit 11, becomes high level almost at the same time as the power supply is resumed, as shown in FIG. 2E, and is input to the I/O2. Here, when the ignition switch 5 is turned on, the power supply circuit 6 first starts supplying power to the microcomputer, then after a delay of about 100 milliseconds, the power is supplied to the capacitor via the resistor R5 .
Start charging C3 (see Figure 2 F and G).
これにより、フリツプフロツプ回路11のリセ
ツト端子電圧つまり第1図中e点の電圧は第2図
Hに示すように抵抗R5およびコンデンサC3によ
り定まる時定数で上昇し、電源投入後所定時間が
経過してリセツト電圧に達するとフリツプフロツ
プ回路11をリセツトして(第2図E参照)その
出力をローレベルにする。 As a result, the reset terminal voltage of the flip-flop circuit 11, that is, the voltage at point e in FIG. 1, increases with a time constant determined by the resistor R5 and the capacitor C3 , as shown in FIG. When the reset voltage is reached, the flip-flop circuit 11 is reset (see FIG. 2E) and its output is set to a low level.
つまり、給電再開後最初のマイクロコンピユー
タ作動のためのイグニツシヨンスイツチ5オン後
所定時間(第2図においてT1で示される時間)
はフリツプフロツプ回路11の出力電圧はハイレ
ベルにあることになる。一方、給電再開後2回目
以降のマイクロコンピユータ作動のためのイグニ
ツシヨンスイツチ5のオン後所定時間(第2図に
おいてT2で示される時間)内におけるフリツプ
フロツプ回路11の出力電圧は、すでに最初のイ
グニツシヨンスイツチ5オンによりリセツトされ
ているためローレれるまではこの状態が持続す
る。 In other words, the predetermined time after the ignition switch is turned on for the first microcomputer operation after power supply is resumed (the time indicated by T 1 in Figure 2).
In this case, the output voltage of the flip-flop circuit 11 is at a high level. On the other hand, the output voltage of the flip-flop circuit 11 within a predetermined time (time indicated by T2 in FIG. 2) after the ignition switch 5 is turned on for the second and subsequent microcomputer operation after power supply is resumed is already the same as the first one. Since it has been reset by turning the ignition switch 5 on, this state will continue until it is rolled.
この給電再開とともにバツクアツプ電源回路8
を介してインバータ10,フリツプフロツプ回路
11およびRAM7に所定の定電圧が印加される
ようになる。このインバータ10およびフリツプ
フロツプ回路11へ印加される電圧は第2図Bに
示すように給電再開後一定の遅れ時間が経過した
後所定の電圧値となり、この2つの回路は作動可
能となる。 With this restart of power supply, the backup power supply circuit 8
A predetermined constant voltage is applied to the inverter 10, the flip-flop circuit 11, and the RAM 7 via the inverter 10, the flip-flop circuit 11, and the RAM 7. As shown in FIG. 2B, the voltage applied to the inverter 10 and the flip-flop circuit 11 reaches a predetermined voltage value after a certain delay time has elapsed after the power supply is restarted, and these two circuits become operational.
一方、バツテリ電圧は抵抗R3,R4により分圧
されコンデンサC2を充電する。このコンデンサ
C2の端子電圧すなわち第1図中b点の電圧は、
第2図Cに示すように、抵抗R3,R4およびコン
デンサC2により定まる時定数で上昇し、インバ
ータ10に入力される。インバータ10の出力、
すなわち第1図中C点の電圧は第2図Dに示すよ
うに給電開始と同時にハイレベルとなりフリツプ
フロツプ回路11をセツトし、その後入力電圧す
なわちb点の電圧が作動電圧を越えるとローレベ
ルとなる。 On the other hand, the battery voltage is divided by resistors R 3 and R 4 to charge capacitor C 2 . this capacitor
The terminal voltage of C 2 , that is, the voltage at point b in Figure 1 is:
As shown in FIG. 2C, the voltage increases with a time constant determined by resistors R 3 and R 4 and capacitor C 2 and is input to the inverter 10. Output of inverter 10,
That is, the voltage at point C in FIG. 1 becomes high level as soon as power supply starts, setting the flip-flop circuit 11, as shown in FIG. 2 D, and then becomes low level when the input voltage, that is, the voltage at point b exceeds the operating voltage. .
このフリツプフロツプ回路11の出力である第
1図中d点の電圧は第2図Eに示すように給電再
開とほぼ同時にハイレベルとなり、I/O2に入
力される。ここにおいて、イグニツシヨンスイツ
チ5がオンとなると電源回路6はまずマイクロコ
ンピユータに給電を開始し、その後100ミリ秒程
のデイレイをかけた後抵抗R5を介しコンデンサ
C3の充電を開始する(第2図F,G参照)。 The voltage at point d in FIG. 1, which is the output of the flip-flop circuit 11, becomes high level almost at the same time as the power supply is resumed, as shown in FIG. 2E, and is input to the I/O2. Here, when the ignition switch 5 is turned on, the power supply circuit 6 first starts supplying power to the microcomputer, then after a delay of about 100 milliseconds, the power is supplied to the capacitor via the resistor R5 .
Start charging C3 (see Figure 2 F and G).
これにより、フリツプフロツプ回路11のリセ
ツト端子電圧つまり第1図中e点の電圧は第2図
Hに示すように抵抗R5およびコンデンサC3によ
り定まる時定数で上昇し、電源投入後所定時間が
経過してリセツト電圧に達するとフリツプフロツ
プ回路11をリセツトして(第2図E参照)その
出力をローレベルにする。 As a result, the reset terminal voltage of the flip-flop circuit 11, that is, the voltage at point e in FIG. 1, increases with a time constant determined by the resistor R5 and the capacitor C3 , as shown in FIG. When the reset voltage is reached, the flip-flop circuit 11 is reset (see FIG. 2E) and its output is set to a low level.
つまり、給電再開後最初のマイクロコンピユー
タ作動のためのイグニツシヨンスイツチ5オン後
所定時間(第2図においてT1で示される時間)
はフリツプフロツプ回路11の出力電圧はハイレ
ベルにあることになる。一方、給電再開後2回目
以降のマイクロコンピユータ作動のためのイグニ
ツシヨンスイツチ5のオン後所定時間(第2図に
おいてT2で示される時間)内におけるフリツプ
フロツプ回路11の出力電圧は、すでに最初のイ
グニツシヨンスイツチ5オンによりリセツトされ
ているためローレベルとなる。 In other words, the predetermined time after the ignition switch is turned on for the first microcomputer operation after power supply is resumed (the time indicated by T 1 in Figure 2).
In this case, the output voltage of the flip-flop circuit 11 is at a high level. On the other hand, the output voltage of the flip-flop circuit 11 within a predetermined time (time indicated by T2 in FIG. 2) after the ignition switch 5 is turned on for the second and subsequent microcomputer operation after power supply is resumed is already the same as the first one. Since it has been reset by turning the ignition switch 5 on, it becomes low level.
ここで、イグニツシヨンスイツチ5オン後、前
記所定時間(第2図中T1,T2で示される時間)
内にCPU1の信号検出手段によりフリツプフロ
ツプ回路11の出力電圧を検出し、それがハイレ
ベルにあればRAMの記憶内容が破壊されてお
り、一方、ローレベルにあればRAMの記憶内容
が破壊されていないと判断することができる。 Here, after the ignition switch is turned on, the predetermined time (time indicated by T 1 and T 2 in FIG. 2)
During this period, the output voltage of the flip-flop circuit 11 is detected by the signal detection means of the CPU 1, and if it is at a high level, the memory contents of the RAM have been destroyed, and on the other hand, if it is at a low level, the memory contents of the RAM have not been destroyed. It can be determined that there is no.
これによりRAMの記憶内容が破壊されている
と判断された場合には、マイクロコンピユータは
RAM内のデータを初期値とすることなく新たに
初期値を設定して作動するため、誤つたデータに
基づく誤作動が防止される。 If it is determined that the RAM memory contents have been destroyed, the microcomputer will
Since the device operates by setting a new initial value without using the data in RAM as the initial value, malfunctions due to incorrect data are prevented.
本実施例では、必要な手段を電気回路で構成し
たが、これらの手段を不揮発生のメモリに記憶さ
せたプログラムで作動する第2のマイクロコンピ
ユータにより構成してもよい。 In this embodiment, the necessary means are constituted by electric circuits, but these means may be constituted by a second microcomputer operated by a program stored in a non-volatile memory.
<効果>
以上説明したように本発明では、車載マイクロ
コンピユータの電源投入時にRAMの記憶内容が
破壊されている場合には信号を発するようなバツ
クアツプ確認装置を構成したから、この信号を検
出して対応した処置を取ることが可能となり、車
載マイクロコンピユータが誤つたデータに基づき
作動することが防止され、確実なコンピユータ制
御がなされるようになる。<Effects> As explained above, in the present invention, the backup confirmation device is configured to emit a signal if the memory contents of the RAM are destroyed when the in-vehicle microcomputer is powered on, so this signal can be detected. It becomes possible to take appropriate measures, prevent the on-vehicle microcomputer from operating based on erroneous data, and ensure reliable computer control.
またフリツプフロツプ回路による回路構成であ
る為、車両振動による誤動作もなく、バツクアツ
プ確認装置の信頼性が高い。更にマイクロコンピ
ユータへの電源投入時リセツト信号出力手段がリ
セツト端子への信号の入力をセツト端子への信号
の入力よりも確実に遅延させることにより、フリ
ツプフロツプ回路が不安定な動作になることが防
止されると共に、信号検出手段は所定時間内に確
実にフリツプフロツプ回路の出力電圧を検出出
来、バツクアツプ確認装置の信頼性を向上させて
いる。 Furthermore, since the circuit configuration is based on a flip-flop circuit, there is no malfunction due to vehicle vibration, and the reliability of the backup confirmation device is high. Furthermore, when the power is turned on to the microcomputer, the reset signal output means reliably delays the input of the signal to the reset terminal than the input of the signal to the set terminal, thereby preventing the flip-flop circuit from operating in an unstable manner. At the same time, the signal detection means can reliably detect the output voltage of the flip-flop circuit within a predetermined time, improving the reliability of the backup confirmation device.
第1図は本発明の一実施例を示す回路図、第2
図A〜Hはそれぞれ第1図に示す各点における電
圧または状態の変化を示すタイムチヤートであ
る。
1…CPU、2…I/O、3…ROM、4…バツ
テリ、6…電源回路、7…RAM、8…バツクア
ツプ電源回路、10…インバータ、11…フリツ
プフロツプ回路、R5…抵抗、C3…コンデンサ。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
Figures A to H are time charts showing changes in voltage or state at each point shown in Figure 1, respectively. 1...CPU, 2...I/O, 3...ROM, 4...Battery, 6...Power supply circuit, 7...RAM, 8...Backup power supply circuit, 10...Inverter, 11...Flip-flop circuit, R5 ...Resistor, C3 ... capacitor.
Claims (1)
らバツクアツプ電源回路を介して給電することに
よりデータを保持するメモリバツクアツプ装置を
有する車載マイクロコンピユータにおいて、セツ
ト端子に信号を入力すると信号を出力しリセツト
端子に信号を入力すると前記信号の出力を停止す
るフリツプフロツプ回路と、前記バツクアツプ電
源回路を介してバツテリをRAMに接続した時前
記フリツプフロツプ回路のセツト端子に信号を出
力する給電再開信号出力手段と、イグニツシヨン
スイツチをオンして前記マイクロコンピユータに
電源を投入してから所定時間遅延させて前記フリ
ツプフロツプ回路のリセツト端子へリセツト信号
を出力するリセツト信号出力手段と、前記フリツ
プフロツプ回路からの出力信号が前記車載マイク
ロコンピユータの電源投入時に発信されているか
否かを検出する信号検出手段とを有することを特
徴とする車載マイクロコンピユータのメモリバツ
クアツプ装置におけるバツクアツプ確認装置。1 In an on-vehicle microcomputer that has a memory backup device that retains data by supplying power to the microcomputer's RAM from a battery via a backup power supply circuit, when a signal is input to the set terminal, a signal is output, and a signal is input to the reset terminal. Then, a flip-flop circuit stops outputting the signal, a power supply restart signal output means outputs a signal to a set terminal of the flip-flop circuit when the battery is connected to the RAM via the backup power supply circuit, and an ignition switch is turned on. reset signal output means for outputting a reset signal to a reset terminal of the flip-flop circuit after a predetermined time delay after power is turned on to the microcomputer; 1. A backup confirmation device for a memory backup device of a vehicle-mounted microcomputer, characterized in that the device has a signal detection means for detecting whether or not a signal is being transmitted at the same time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073062A JPS59200323A (en) | 1983-04-27 | 1983-04-27 | Backup confirmation device for memory backup device of in-vehicle microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073062A JPS59200323A (en) | 1983-04-27 | 1983-04-27 | Backup confirmation device for memory backup device of in-vehicle microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59200323A JPS59200323A (en) | 1984-11-13 |
| JPH0227684B2 true JPH0227684B2 (en) | 1990-06-19 |
Family
ID=13507484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073062A Granted JPS59200323A (en) | 1983-04-27 | 1983-04-27 | Backup confirmation device for memory backup device of in-vehicle microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200323A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2696511B2 (en) * | 1987-07-09 | 1998-01-14 | 沖電気工業株式会社 | Return method from power down mode |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818725A (en) * | 1981-07-28 | 1983-02-03 | Toshiba Corp | Semiconductor storage device |
-
1983
- 1983-04-27 JP JP58073062A patent/JPS59200323A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59200323A (en) | 1984-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0133843B2 (en) | ||
| JPH0345226B2 (en) | ||
| JPH0613290B2 (en) | Self-diagnosis circuit for vehicle controller | |
| JP3817855B2 (en) | Electronic control device | |
| US6442702B1 (en) | On-vehicle computer having function of protecting vehicular battery | |
| JP6683104B2 (en) | Electronic control unit | |
| US6256226B1 (en) | Eeprom write device | |
| US20050283304A1 (en) | Engine control circuit | |
| JPH06232712A (en) | Protection device for load controller | |
| JPH0227684B2 (en) | ||
| JP4281222B2 (en) | Nonvolatile memory writing device | |
| JPH07273781A (en) | Multiplexer | |
| JPS5816318A (en) | Stabilized power supply device for microcomputer | |
| JP3662409B2 (en) | Power supply monitoring circuit and power supply monitoring method thereof | |
| JPH0236003B2 (en) | ||
| JPS6240546A (en) | Control device for on-vehicle computer | |
| JP3924945B2 (en) | Electronic control unit | |
| JP3034741B2 (en) | Power backup device | |
| JPS6132438Y2 (en) | ||
| JPH0313584Y2 (en) | ||
| JP4655398B2 (en) | Vehicle control device with backup function | |
| JPS5952327A (en) | Reset circuit of microcomputer | |
| JPH0342496Y2 (en) | ||
| JP2527516Y2 (en) | Overrun prevention device for vehicle starter motor | |
| JPH0738990Y2 (en) | Voltage drop detection circuit for electronic devices |