JPH0229507B2

JPH0229507B2 -

Info

Publication number: JPH0229507B2
Application number: JP60017787A
Authority: JP
Inventors: Tetsunori Sawae; Hiromi Yamashita; Takafumi Endo; Kohei Katayama; Yukio Murata
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-01-30
Filing date: 1985-01-30
Publication date: 1990-06-29
Also published as: JPS6183059A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は主としてフアクシミリやプリンタ等に
使用されているサーマルヘツドの製造装置に関す
る。

〔従来の技術〕

現像、定着の必要がなく、無騒音、メインテナ
ンフリーであり信頼性の高いサーマルヘツドが感
熱記録紙の性能向上とともに普及している。感熱
記録は、基板上に設けた抵抗体に記録電流を印加
し、抵抗体に流れた電流により生ずるジユール熱
を利用して抵抗体上に接する感熱紙を発色させた
り、熱転写紙のインク層を溶融させ被転写紙に記
録信号情報を印字記録する技術である。

サーマルヘツドの一般構造を第９図に示す。サ
ーマルヘツドは絶縁基板１上にAl、Au、Cu等の
良電気導体材料を成膜技術により構成したリード
部２とそれに両端を接続した膜状のエレメント抵
抗体３との全体で発熱素子を構成する。絶縁基板
１の材料にはアルミナセラミツク基板又はグレー
ズ層付アルミナセラミツク基板を使用する事が多
い。エレメント抵抗体３の材料として薄膜方式の
場合はTa₂N.Ta−SiO₂、Ta−Si、Ni−CuTi₂O₂
等の材料が用いられる。

又、厚膜方式の場合はRu₂O、PtO等の貴金属
酸化物をガラス材と混合して塗布して焼結する。

図示しないが、エレメント抵抗体３を形成した
後、これを保護するためのガラス膜を焼成する。

このサーマルヘツドのリード部両端に一定の電
圧を一定時間印加した場合、ジユール熱により抵
抗体部に熱が発生する。この熱は第１０図の様に
構成する記録装置のＡ部分で感熱紙５に伝達さ
れ、感熱紙５が発色してその表面に印画される。
なお、第１０図において、第９図と同一符号は相
当部分を示す。Ｐはロール４の押圧方向を示す。

一般に、例えばフアクシミリ用のサーマルヘツ
ドは、発熱抵抗体として、１ヘツド当り約2000個
の抵抗体が独立して並列に設けられている。これ
らの発熱抵抗体は、そのジユール熱により表面温
度が、250℃〜600℃程度まで加熱され、この温度
に到達させるに等しい印加エネルギーは、サーマ
ルヘツド各々の解像度により異なるが約0.2mJ
（ジユール）〜2mJが必要とされる。

従来よりこのサーマルヘツドには、抵抗体の製
造プロセスおよびその材料の違いにより、厚膜形
と薄膜形および半導体形があつた。厚膜形はペー
スト状の抵抗材料を用いて、あらかじめ所望とす
るパターンをスクリーンやフオトレジスト膜に形
成しておき、スクリーン印刷技術により抵抗材料
を印刷、又は埋込み、後工程として焼成すること
で発熱抵抗体が形成される。薄膜形は主としてタ
ンタル系材料を蒸着又はスパツタリングし、あら
かじめ抵抗体となりうる基本パターンを形成し、
その後フオトエツチングにより所望パターンの独
立した抵抗体に仕上げる。半導体形はたとえばシ
リコン基材の一部に抵抗拡散を行ない、抵抗体を
形成しＰ−Ｎ接合面の発熱を利用するもので半導
体製造工程とほぼ同一手段を用いる。

以上３種の製造方法のうち実用化が実施されて
いるのは厚膜形と薄膜形である。ところで薄膜形
は、その製造工程は多大であるが、発熱抵抗体の
抵抗値のばらつきは少なく微細パターンが形成で
きるという大きな利点を持つている。反面、厚膜
形は比較的短い製造工程によつて安価に製造可能
であるが、発熱抵抗体の低抗値のばらつきが大き
いという重大な欠点を持ち合わせていた。感熱記
録は抵抗体の抵抗値により決定され、発生するジ
ユール熱を利用するため、抵抗値のばらつきは当
然その上に印字される画質の濃度むらの原因とな
る。

第１１図はサーマルヘツドを構成する各エレメ
ント抵抗体の抵抗値R₁、R₂、…、Rnの一例を示
す。

通常、薄膜形の抵抗値ばらつきは、±５％〜±
15％以内に比較的均一化されているのに対し、厚
膜形は±15％〜±30％にまでばらついており、薄
膜形より劣つているのに一主流を成しているの
は、過負荷電力、耐摩耗性に代表される信頼性の
良さと低コストという大きな利点を持ち合わせて
いる故である。

厚膜形でも最近は、微細パターンの形成は薄膜
形の劣らず作成することが可能となつた。たとえ
ば導体パターンの形成においては、印刷膜厚は、
従来3μｍ以上必要とされていたいが、3000Å以
下の導体膜厚でも構成できる。これによる利点は
フオトエツチング時のエツチングフアクターが従
来20μｍを要したのに比べ、薄膜形と同程度、即
ちほぼ零のエツチングフアクタとなることがあげ
られる。

一方、厚膜形の抵抗値のばらつきの改善に関し
ては、メツシユスクリーンやメタルマスクスクリ
ーンの改良など従来のスクリーン印刷技術の向上
のほかに、たとえば特公昭59−22675号公報に記
載されてある厚膜抵抗体のフオトエツチングや、
特公昭57−18506号公報に記載されてある厚膜抵
抗体をフオトレジストパターンに埋込む方法や特
開昭54−99443号公報に記載してある厚膜抵抗体
の表面研磨処理をする方法等がある。さらに特開
昭55−47597号公報には薄膜導体に厚膜抵抗を印
刷したものが記載されている。

しかし、これらの方法は抵抗体の形状を変化さ
せるか、若しくは複雑な構成によるものであり、
微小な多数の抵抗体からなるサーマルヘツドに対
しては採用し難いものである。

また、化学的トリミング法は発熱体上部に位置
し感熱紙を圧接する回転ローラの躍動による機械
的振動があるために、衝撃に弱く採用できない。

また、抵抗値のばらつきの改善方法に関して
は、従来から、レーザートリミング法などを利用
した抵抗値の調整等が主として厚膜回路基板、薄
膜回路基板等で実施されている。また、特開昭58
−7360号公報又は、特開昭58−7360号公報に記載
の液体噴射記録ヘツドでは、薄膜抵抗素子をレー
ザートリミングし、電気−熱変換特性に合わせる
ように抵抗値を調整している。

しかし、従来におけるこれらの方法は抵抗体の
形状変化につながるものであり、サーマルヘツド
の印字濃度むらを生じ易く、サーマルヘツドの抵
抗値のばらつきの改善には採用できない。

また、従来における抵抗値のばらつき各善方法
として、特公昭55−38812号公報に一般的な厚膜
抵抗体としてルテニウムなどの金属酸化物粉末を
焼結してなるグレース抵抗体の抵抗値調整方法に
関するものがある。

具体的には、厚膜抵抗体の高電圧電界下での作
用に基づき、絶縁基板を隔ててグレース抵抗体に
過電圧を印加し、グレース抵抗体が抵抗を形成し
ていると考えられる障壁の絶縁破壊により抵抗値
を減少させて抵抗値を修正するものである。この
方法でサーマルヘツドのような多数の微小抵抗体
に対して絶縁基板を介して過電圧を印加するとな
ると、抵抗体の形状変化につながり易く、また絶
縁基体を用いる関係でサーマルヘツドの抵抗値の
ばらつき調整は複雑となる。

さらに、特公昭45−13145号公報には、計算機
に必要とされる均一で安定な抵抗値特性を有する
微小電子抵抗器の製法が開示されている。

これには、電気パルスを抵抗体に通過させて抵
抗体に高電場の影響を与えて抵抗値を減少させる
ものであるが、抵抗体は半導体と銀（又は銀合
金）とガラスの混合物より成り、この混合物の固
有抵抗の変化は添加の効果に帰し、添加物は半導
体の格子に入り、加えられた添加物の量に比例し
て固有抵抗を調節する旨記載されている。

これには、例えば、１価の銀イオンが酸化パラ
ジウム（半導体）に添加され、１個の銀イオン当
り１個の正孔が生じ、電場を加えると銀が酸化パ
ラジウムの格子から飛び出し、その結果２個の正
孔が生ずる如く、正孔の増加によつて抵抗値を低
下させるものである。

しかし、この方法をサーマルヘツドの抵抗値の
ばらつきの改善に適用しようとすると、抵抗体材
料としては銀、半導体及びガラスの混合物より構
成することになり、またこの方法では温度によつ
て半導体のホールの移動度が変わるので、熱的安
定性に欠けるものと考えられる。

従つて、抵抗体を発熱させて感熱紙を発色させ
るサーマルヘツドに対しては好ましい方法ではな
い。

一方、厚膜抵抗体の材料の改良も進められてき
た。

従来、厚膜抵抗の導電材料としては上記した特
公昭45−13145号公報にも記載されている如く銀
−パラジウム（Ag／pd）系等の貴金属が用いら
れて来た。しかし、このAg／pd（pdO）系のもの
は、焼成雰囲気に影響されプロセス安定性に欠け
ること、電流雑音が比較的大きいこと、Pd酸化
や還元の問題のため高温焼成ができないこと、シ
ート抵抗が高抵抗値にとれないこと、TCR（温度
に対する抵抗変化率）が大きいこと等の問題があ
り、サーマルヘツドの厚膜抵抗材料としては必ず
しも適したものではなかつた。これらを改善した
厚膜抵抗材料として特公昭53−9544号公報および
特開昭53−9543号公報に記載の酸化ルテニウム
と、高融点フリツトガラス、酸化ジルコニウム等
がある。この中で酸化ルテニウム系の金属は
Ag／pd系金属のような上述の問題は少なくサー
マルヘツドの厚膜抵抗材料としては適したもので
ある。すなわち酸化ルテニウム系金属は (イ) サーマルヘツド用発熱体として広い範囲にわ
たる抵抗値がカバーできる。そして高抵抗値が
実現可能である。

(ロ) サーマルヘツド発熱体に欠くことのできない
耐熱特性がよい。

(ハ) 材料の粒径が細かくでき、サーマルヘツド発
熱体の微細寸法化に対応できる。

等の特徴を有している。しかし、上記の特開昭53
−9544号公報等記載されたものは、主として厚膜
形サーマルヘツドとしての信頼性を保持するため
に改良されたものであり、発熱抵抗値のばらつき
の改善に適したものかについては述べられていな
い。

〔発明が解決しようとする課題〕

そこで、サーマルヘツドの発熱抵抗体の抵抗値
のばらつきを改善するのに、厚膜抵抗材料として
酸化ルテニウム系金属とガラスの結合材料が適し
ているかどうか検討する必要がある。

ところが、厚膜抵抗体の形状が幾何学的に薄膜
抵抗体と同等に整つたとした場合に、抵抗値のば
らつきが薄膜抵抗体と同等になるのかという疑問
がある。論理的には抵抗体の抵抗値は次式で示さ
れる。

Ｒ＝ρ・Ｌ／Ｗ、ｔ（Ω）ここで、ρ：抵抗体の比抵抗（Ω−cm）Ｌ：抵抗体の長さ（cm）ｗ：抵抗体の幅（cm）ｔ：抵抗体の厚み（cm）スクリーンで印刷された発熱抵抗体は通常、そ
の抵抗体の長さ(L)、抵抗体の幅（ｗ）、抵抗体の
厚み（ｔ）共にわずかにばらつくが、この形状の
ばらつきによるものよりも最終的に問題となるの
は、厚膜抵抗材料が基本的にある大きさの粒径を
保持する酸化ルテニウム、ガラス、酸化ジルコニ
ウム等の焼成時に生ずる結合度の差異により生ず
る抵抗体の比抵抗そのもののばらつきであり、そ
の結果抵抗値のばらつきが生ずると考えられる。

このことは、厚膜製造工程の厳密なスクリーン
印刷、および焼成条件、さらにはそれら発熱抵抗
体を製造の前工程後工程度の改善を行つても解決
されないことからもそのように推測できる。更に
は、酸化ルテニウム等の粒径が特開昭53−9544号
公報に記載があるように5μｍと無視できない大
きさであるということ、また厚膜抵抗体の抵抗値
の決定には主として酸化ルテニウムとガラスとの
接触界面Me−Is−Me（メタル−インシユレータ
ーメタル）の不均質結合状態がその原因と考えら
れるからである。基本的に厚膜抵抗材料が同一
で、その焼成温度、雰囲気、焼成スピードが同一
にもかかわらず抵抗値が大幅にばらつくのは、
Me−Is−Meの結合状態が変化するためと推定さ
れる。

また、酸化ルテニウム、ガラスフリツト等の粒
径をさらに緻密化した厚膜抵抗材料が最近市販さ
れるようになり、これらを使用しても目標とする
効果は得られなかつた。以上から、厚膜抵抗体の
酸化ルテニウムとガラスとの接触界面の不均質結
合状態のばらつきが抵抗値を大幅にばらつかせる
要因であると考えられる。

以上のような点に鑑み、この発明はサーマルヘ
ツドの発熱抵抗材料としてAg／pd（pdO）系のも
のに比してプロセス安定性が良く、シート抵抗が
高く、TCR（温度に対する抵抗変化率）が低いこ
となど種々の点でサーマルヘツドの発熱抵抗体に
適している酸化ルテニウム系のものを採用し、こ
の酸化ルテニウム系金属とガラスの結合材料で不
均質結合状態の抵抗体材料からなるサーマルヘツ
ドの発熱抵抗体に対して、発熱抵抗体の形状を変
化させることなく、熱的安定性が良く、多数の発
熱抵抗体の抵抗値のばらつきを効果的に改善して
サーマルヘツドの印字濃度むらを軽減しうる新規
なサーマルヘツドの製造方法を提供しようとする
ものである。

〔課題を解決するための手段〕

この発明にかかわるサーマルヘツドの製造装置
は、少なくとも酸化ルテニウム系金属とガラスの
結合材料からなるサーマルヘツドの発熱抵抗体に
電圧パルスを印加するプローピング装置と、上記
電圧パルスを発生するパルス発生回路と、上記発
熱抵抗体の抵抗値を測定する抵抗計と、上記プロ
ービング装置に接続され、上記抵抗計と上記パル
ス発生回路との間でスイツチングする切替スイツ
チと、上記パルス発生回路にスタート信号を出力
すると共に、このスタート信号によつて上記切替
スイツチを上記パルス発生回路にスイツチングさ
せ、かつ上記電圧パルスの波高値を設定した波高
値設定信号を上記パルス発生回路に出力する計算
部と、この計算部からの上記スタート信号を所定
時間遅延させて上記パルス発生回路に遅延信号を
出力する第１の遅延手段と、この遅延手段からの
遅延信号によつて上記パルス発生回路が上記電圧
パルスを上記発熱抵抗体に出力したことを検知す
る検知手段と、この検知手段の出力を所定時間遅
延させる第２の遅延手段とを備え、この第２の遅
延手段の出力に基づいて上記切替スイツチを上記
抵抗計にスイツチングするものである。

〔作用〕

この発明における上記第１の遅延手段は切替ス
イツチがパルス発生回路にスイツチングした後に
上記切替スイツチを介して発熱抵抗体に所定の波
高値の電圧パルスを確実に印加し得、また上記第
２の遅延手段は上記所定の電圧パルスが発熱抵抗
体に印加された後に上記切替スイツチを抵抗計に
スイツチングするので、上記切替スイツチが上記
電圧パルスの印加中にスイツチングして所定の波
高値の電圧パルスが発熱抵抗体に印加される。

〔発明の実施例〕

この発明によるサーマルヘツドの製造方法は厚
膜抵抗体を比較的短かい製造工程にて酸化ルテニ
ウム系金属とガラスの結合材料を焼成形成するな
どの主要な生産プロセスの後に、発熱抵抗体の抵
抗値を減少させるプロセスを実施する。即ち、基
板上に発熱抵抗体、リード線、保護ガラス膜を形
成した後に、本発明による抵抗値を減少させるプ
ロセスを実施する。

第１図は本発明によるサーマルヘツドの製造方
法により、発明抵抗体の抵抗値が電圧印加により
変化することを示す原理図である。

この発明は酸化ルテニウム系金属粒子がガラス
に分散した状態の抵抗体材料からなる厚膜抵抗体
に電圧を印加すると抵抗値が低下するという現象
を利用している。この現象はMe−Is−Me
（Metal−Insulator−Metal）構造をもつ厚膜抵
抗体の絶縁物（Insulator）が電圧パルスの印加
によりブレークスルーするためと考えられる。

詳述するに、ここで採用する厚膜抵抗体材料と
しては絶縁性のガラスの中に酸化ルテニウム金属
粒子が分散した状態のものを用いており、微視的
にみれば酸化ルテニウム金属粒子の分散状態は不
均質であり、そのため各酸化ルテニウム金属粒子
相互間の距離は種々となつている。

このため、この抵抗体材料に電圧パルスを印加
する前では金属粒子の接触長さ（電流パス）は長
いものとなり、或る抵抗値が存在する。しかし、
この抵抗体材料に電圧パルスを印加すると金属粒
子間の距離が微小であれば、これらの金属粒子間
にブレークスルーが生じてこれらの金属粒子間は
電気的に導通状態になるものと考えられ、その結
果電流パスが短かくなつて抵抗値が低下すると推
測される。

さらに、この抵抗体材料にさらに波高値の高い
電圧パルスを印加すると、その電圧パルスの波高
値の増大に伴なつて各金属粒子間に次々とブレー
クスルーが形成されるようになり、次第に抵抗値
が低下するものと考えられる。

このように、上記抵抗体材料に電圧パルスの波
高値を高めて印加して行き抵抗値を低下させる。
この発明に係る方法は、従来における抵抗体に絶
縁基板を隔てて過電圧を印加する方法や、あるい
は銀、半導体及びガラスの混合物よりなる抵抗体
材料に電気的パルスを印加して正孔を増加させる
ものとは異なるものである。

この発明に係る方法では、微小抵抗体からなる
サーマルヘツドを対象としている関係上、抵抗体
の表面に大きなクラツクが生ずる虞れは少なく、
また熱的安定性も金属粒子間にブレークスルーを
起こさせるものであるので、温度変化に対しても
安定である。

以下、この発明に係るサーマルヘツドの製造装
置について、図面を用いて説明する。

第１図は当初の抵抗値がR₁、R₂、R₃である発
熱抵抗体の抵抗値をR₀に調整する場合を示して
いる。

先ず最初に各発熱抵抗体の抵抗値を測定し、目
標とする抵抗値R₀と比較する。R₄のようにR₀よ
り低い抵抗値をもつ発熱抵抗体に対しては電圧パ
ルスは印加しない。

R₀より大きい抵抗値R₁、R₂、R₃を持つ発熱抵
抗体に対し電圧パルスを印加する。

最初に波高値の初期設定がV₀である電圧パル
スを印加して抵抗値を減少させる。

減少後の抵抗値を測定し、その値がR₀以上で
あればV₀＋△Ｖの波高値の電圧パルスを印加す
る。その後抵抗値を測定し、その値がR₀以上で
あればV₀＋２△Ｖの波高値をもつ電圧パルスを
印加する。このように抵抗値がR₀以下になるま
で次第に印加電圧パルスの波高値を高くしながら
次第に抵抗値を減少させて行く。抵抗値がR₀以
下になればそこで調整を終了する。このようにし
て発熱体の抵抗値をR₀以下の一定範囲内に揃え
る。ここでパルス電圧の波高値を高めた場合にお
ける抵抗変化率の変化の様子を第１２図に示す。
この第１２図に示すように抵抗体の抵抗値の減少
は規則正しく行われ、パルス電圧が100（Ｖ）程度
以上ではほぼ直線的に低下している。このように
抵抗値が規則正しく低下するのは、抵抗体に含ま
れる金属粒子間の距離は種々であるが、電圧パル
スの波高値の増大に起因して各金属粒子間に次々
にブレークスルーが生じるようになり、抵抗値が
規則正しく低下するものと考えられる。抵抗値の
ばらつきを少なくするのがこの発明の目的である
から、抵抗値がR₀以下になりさえすれば良いの
でなく、R₀以下の一定範囲内にあることを要す
る。そのため少しづつ抵抗値を減少させて行き、
R₀以下になつた時点で止めるのである。

第２図および第３図は本発明の製造方法を実施
しない場合と実施した場合の発熱抵抗体の抵抗値
の分布を示す図である。何個かの発熱抵抗体を１
グループとし、その中の最大値を白丸印、平均値
を黒丸印、最小値を×印で示している。

実施しない場合は抵抗値のばらつきは非常に大
きいが、実施した場合はほとんどばらつきがなく
なつていることがわかる。

第４図はこの発明の製造方法に使用する装置の
一例を示す構成図である。第５図は第４図の主要
な信号の波形図である。

６は調整対象のサーマルヘツド７の導電部に探
針（プローブ）を押し当てて接触するプロービン
グ装置であつて、サーマルヘツド７の導電部と探
針との間に放電を起こさせて誘電部にクラツクを
生じさせるような高電圧を印加するものではな
い。８は印加電圧パルスを所望の発熱抵抗体に導
くリレー網、９は電圧印加と抵抗測定とを切り換
えるスイツチ、１０は調整電圧パルスを発生する
パルス発生回路、１１は抵抗計、１２は計算部、
１３はその入出力部、１４は中央演算処理装置
（以下CPUと称す）、１５はメモリ、１６はキー
ボード、１７はプリンタである。リレー網８、ス
イツチ９とで切換接続回路を構成する。

本発明の装置により抵抗値を減少させる手順に
ついて説明する。

計算部１２から印加電圧の波高値Vsの設定信
号、１回の電圧印加に含まれるパルス数ｎの設定
信号が与えられている。ここで抵抗値を測定し、
目標とする抵抗計R₀より大きな抵抗値をもつ発
熱抵抗体については以下のプロセスが実施され
る。計算部１２からの電圧印加開始信号START
を受けるとパルス発生回路１０はENABLE禁止
信号を計算部１２に返送する。又スイツチ９がパ
ルス発生回路１０側に切り換わる。ENABLE禁
止信号が出力されている期間は波高値Vsの変更
とSTART信号の発生は禁止される。これは電圧
パルス印加中において設定した波高値が変更され
ることがあると、目標値を越えて抵抗値が低下し
て抵抗値のばらつきが精度良く是正できず、また
現在の電圧パルスの印加が終了するまでは次の電
圧パルス印加の開始信号STARTを発してしまう
場合も同様のことが起こり得るからである。
START信号印加後一定時間T₁が経過すると、
パルス発生回路１０は波高値がVsのｎ個のパル
スをスイツチ９、リレー網８を経てサーマルヘツ
ド７の発熱抵抗体に印加する。このとき、時間
T₁経過前にスイツチ９を経て発熱抵抗体に電圧
パルスが印加されると、スイツチ９の切換の時に
生ずる過渡現象等によつて所定の波高値を越えた
波高値の電圧パルスが印加され、目標値を越えて
抵抗体が低下してしまい精度の良い抵抗値のばら
つき是正ができないからである。パルス電圧の印
加が終了した後T₂時間経過後スイツチ９は抵抗
計１１側へ切り換えられる。そして更にT₃時間
後にはENABLE禁止信号が解除されて次の電圧
印加が可能になる。時間T₃の間に抵抗値の測定
が行われ、その測定結果が計算部１２へ送られ
る。計算部１２ではCPU１４が測定値を前回の
測定値と比較する。そして、前回の測定値を基準
として一定の範囲内にない場合は接触不良である
と判断する。一定の範囲の設定方法は種々ある
が、前回測定値に比してよい高い値であるか否か
比較するようにするのが最も簡単な方法である。
以下一例としてこの方法の場合を述べる。

もし、前回の測定値よりも高い値が得られたな
らば、CPU１４は、この測定値を採用せず、プ
ロービング装置６に対し、測定対象のサーマルヘ
ツド７への探針の接触を解き、再接触さるべくリ
プローブ信号を送出する。そして抵抗値の再測定
が行なわれる。第１図および第１２図から理解で
きるように電圧パルス印加によつて抵抗値が増加
することはあり得ないのであつて、もし増加する
ことがあればそれは探針（プローブ）の接触不良
によるものと考えられるからである。

この場合の探針の再接触であるが、前と同じ箇
所に再接触したのでは再び接触不良になる可能性
がある。そこで、再接触は、前の箇所ではなく、
少し離れた箇所に対して行う。探針の接触は、リ
ード線の先に設けられるパツドと呼ばれる箇所に
する。

抵抗測定値が前回の測定値より低ければCPU
１４はこの測定値を採用して調整目標値R₀と比
較する。R₀以下に達していなければCPU１４は
ENABLE禁止信号が解除された後に、印加する
電圧パルスの波高値の設定値Vsを△Ｖだけ高め
てパルス発生回路１０に与えた後、次回の電圧パ
ルスの印加のための開始信号STARTを発生す
る。

このようにして、次第に印加電圧パルスの波高
値を高めながら発熱抵抗体の抵抗値を減少させて
行く。抵抗値が調整目標値R₀以下となればその
発熱抵抗体の抵抗値の調整は終了する。

時限T₁、T₃を設けているのはスイツチ９、リ
レー網８からなる切換接続回路のチヤタリングに
よる影響を避けるためである。スイツチ９がパル
ス発生回路１０側にリレー網８が一の発熱抵抗体
を選択するよう完全に切り換えられる前に、パル
ス発生回路１０から電圧パルスを発生させても、
そのパルスはサーマルヘツド７には印加されな
い。また、電圧パルス印加後、スイツチ９が抵抗
計１１側へ完全に切り換えられる前に抵抗値の測
定を行つても正確な測定ができない。時限T₂を
設けているのは電圧パルスが完全に消滅するまで
時間がかかるので、パルス発生中にスイツチ９を
切換えてしまうと、計算部１２によつて設定され
た所定の波高値の電圧パルスが正確に印加され
ず、例えば所定の波高値以下の電圧パルスしか加
えられず、その結果目標値まで抵抗値が低下せ
ず、再度波高値を設定した電圧パルスを印加せね
ばならず、抵抗値のばらつき是正に要する時間が
長くなり効率的でない。

印加する電圧パルスは、単一パルスで与えても
良いが、むしろ複数のパルスからなるパルス群で
与える方が制御が容易である。電圧パルスのエネ
ルギーは波高値とパルス巾△ｔによつて規定され
るが、これがあまりに大きくなると発熱抵抗体が
破壊される。そこで電圧パルスのエネルギーがあ
る程度であつて発熱抵抗体を破壊する危険がある
ときは電圧パルスの波高値に応じてパルス巾を減
少させるように調整しなければならない。単一パ
ルスのパルス巾を調整するよりはむしろ、複数の
パルスからなるパルス群の各パルスの巾△ｔは一
定としておいて、パルス周期Ｔとパルス巾△ｔと
の比△ｔ／Ｔを波高値の変化に応じて発熱抵抗体
を破壊しない値以下に調整する方が容易である。
あるいは、△ｔ／Ｔを一定としておき、波高値の
変化に応じてパルス群を構成するパルス数ｎを変
化させても良い。電圧パルスのエネルギーが十分
小さい場合は単一パルス又はパルス群のいづれで
与えても良い。

印加する電圧パルスの波高値が低いと抵抗値が
減少する現象は見られなくなる。そこで抵抗値の
減少が期待できるような値から第１回の電圧パル
スの印加は開始される。第１図のV₀は第１回の
印加電圧パルスの波高値を示す。

調整目標抵抗値R₀、パルス数Ｎの変更はキー
ボード１６を使つて行なわれる。調整後の抵抗値
及びCPU１４の計算結果はプリンタ１７に打ち
出される。

第６図は第４図の装置による発熱抵抗体の抵抗
値調整方法のフローチヤート図である。

ステツプ（20）では波高値Vs、パルス数ｎ等
のパルス条件の初期設定を行う。次いでステツプ
（21）でプロービング装置６によるサーマルヘツ
ド７へのプロービングと、リレー網８の切換えと
を行う。

次にステツプ（50）で抵抗値の測定を行う。ス
テツプ（51）で測定値を目標値R₀と比較しR₀よ
り小のときは電圧パルスの印加は行なわない。抵
抗値がR₀より大のときステツプ（22），（23）で
は設定された波高値をもつｎ個のパルス列を印加
し、抵抗値の測定を行う。今回の測定値と前回の
測定値との比較をステツプ（24）で行い、前回の
測定値より大であればステツプ（25）で再びプロ
ービングを行う。前回測定値より小であれば調整
目標抵抗値R₀との比較をステツプ（26）で行う。
測定値がR₀以下であればその発熱抵抗体につい
ての調整は終了する。R₀以下になつていなけれ
ば、印加電圧パルスの波高値を△Ｖだけ増してパ
ルスを印加する（ステツプ（27））。

このようにして調整は測定値がR₀以下となる
まで原則として続けられる。ただし中にはパルス
電圧をいくらか印加しても抵抗値が減少しない特
異な素子もある。又パルス発生回路１０が発生し
うるパルス電圧の波高値には制限がある。そこ
で、抵抗値がR₀以下とならなくてもパルス電圧
の印加回数がある一定数に達するとそこで調整を
終了する。ステツプ（28）はそのために設けられ
ている。

数個の発熱抵抗体を１グループとして抵抗値の
測定が行なわれることは既に第２図、第３図で述
べた。

１グループの調整が終るとCPU１４は平均値、
標準偏差を求めるための演算ΣR，ΣR²を行う。
そしてプリンタ１７は１グループの最大値、平均
値、最小値が第３図のようにプリントされる。サ
ーマルヘツドの全発熱抵抗について調整が終ると
CPU１４は標準編差σを計算する。その結果は
プリンタ１７に打ち出される。

第７図は第４図のパルス発生回路１０の詳細説
明図である。

図において、３０，３２，４３はフリツプフロ
ツプ回路、３１，４０，４２はタイマ回路、３３
はパルス発生器、３５は単安定マルチ回路、３６
はトランジスタ、３７は電圧電源、３８は計数
器、３９は比較器である。

計算部１２から開始信号START信号を受ける
とフリツプフロツプ回路３０，４３はセツトされ
る。フリツプフロツプ回路３０からは計算部へ
ENABLE禁止信号が送られる。ENABLE禁止信
号が継続している間は波高値信号Vsの変更と、
START信号の発生は禁止される。フリツプフロ
ツプ回路４３の出力により、スイツチ９のコイル
９１が通電し、接点９２，９３が図とは反対側に
切替えられる。

フリツプフロツプ回路３０がセツトされてから
T₁時間後にタイマ回路３１は出力する。これに
よりフリツプフロツプ回路３２がセツトされると
ゲート３４が開かれ、パルス発生器３３の発生し
たパルスが単安定マルチ回路３５に与えられる。

単安定マルチ回路３５はパルス発生器３３のパ
ルス巾を所望のパルス巾△ｔをもつパルスに整形
する。△ｔは単安定マルチ回路３５中の抵抗とコ
ンデンサによつて定められる。第８図にパルス発
生器３３の出力パルス波形と単安定マルチ回路３
５の出力波形を示す。

単安定マルチ回路３５のパルスにより、トラン
ジスタ３６のゲートドライブ電流が供給されてト
ランジスタ３６はパルスが存在する期間△ｔは
ON状態となる。トランジスタ３６がON状態の
期間に電圧電源３７の出力電圧がスイツチ９の接
点９２，９３、リレー網８を経てサンプルに印加
される。電圧電源３７の波高値は計算部１２から
の波高値信号Vsによつて決定されている。

ゲート３４を通過するパルスがカウンタ３８に
よつて計数される。カウンタ３８の計数値は比較
器３９によつて計算部１２から与えられる数ｎと
比較される。計数値がｎに達すると比較器３９の
出力によりフリツプフロツプ回路３２をリセツト
する。これによりゲート３４は閉じられ、サンプ
ルへの一回のパルス電圧の印加が終了する。

比較器３９の出力はタイマ回路４０にも与えら
れる。時限T₂後にタイマ回路４０は出力し、こ
れによつてフリツプフロツプ４３はリセツトさ
れ、スイツチ９は抵抗計側に切替えられる。スイ
ツチ９が切換えられると、接点９２，９３は図示
の位置に切替えられ、抵抗計１１によつてサンプ
ルの発熱抵抗体の抵抗値が測定される。

タイマ回路４０が出力してからT₃時間経過す
るとタイマ回路４２が出力し、それによりフリツ
プフロツプ回路３０がリセツトされＱ端子出力は
“Ｈ”レベルとなり、計算部１２へENABLE信号
が送られる。これにより次の電圧パルスの印加が
可能になる。

本発明による抵抗値の変化の実験結果の一例を
示すと、本発明を実施しない場合は絶対値で±20
％標準偏差σが5.6％であるのに対し、本発明を
実施すると絶対値で±３％標準偏差が0.4％にな
る等大幅のばらつきが改善された。これによつて
サーマルヘツドの印字の濃度ムラをほとんどなく
することができた。

発明者等は抵抗値の調整のために印加する電圧
パルスの波高値の初期設定値（第１図V₀）を数
10V、印加パルス電圧の１回毎の増加分△Ｖを
1Vないし数Ｖ、１回の電圧印加に含まれるパル
ス数ｎを10〜20、１個のパルス幅△ｔを1μない
し数μ秒、パルス間隔を数10μ秒として発熱体の
抵抗値の調整を行つた。

時限T₁、T₂は10m秒前後に、時限T₂は数ｍ秒
に設定して発明者等は抵抗値の調整を行なつた。

抵抗値の調整に用いるパラメータの具体的な数
値は以上に述べた一例に限られるものではなく、
この発明の効果を奏する範囲内で種々の数値をと
りうることは言うまでもない。

第６図のステツプ（24）においては前回の抵抗
測定値と大小比較を行なつているが、これに代え
て、前回の抵抗測定値に比して一定の範囲内、例
えば0.9〜1.0倍の範囲内にあるか否かを確認し、
この範囲内にないときは抵抗値の再測定をするよ
うにしても良い。

この発明に係るサーマルヘツドの製造方法に実
施する装置の一例を第４図、第７図に示したが、
この発明はこれらに限られない。

パルス電圧の波高値Vsとパルス数ｎを計算部
１２からパルス発生回路１０に自動的に与えてい
るが、これらを手動操作にて設定するようにする
事もできる。それは、パルス発生回路に波高値
Vsとパルス数ｎを設定するスイツチを設けるこ
とによつて容易に実施できる。又計算部１２から
の自動設定と手動操作の両者を併用しても良い。

スイツチ９は、第７図の例ではコイル９１に通
電して接点９１，９２を駆動するリレーである
が、これに代えて半導体スイツチを用いることも
可能である。

〔発明の効果〕

この発明に係るサーマルヘツドの製造装置は、
切替スイツチをパルス発生回路に切替えて電圧パ
ルスの所定の波高値を切替スイツチを介して発熱
抵抗体に印加し、所定の電圧パルスの印加後切替
スイツチを抵抗計に切替えるものであり、かつ電
圧パルスの所定の波高値に基づいて発熱抵抗体の
抵抗値を低下させるものであるから、計算部によ
つて設定された電圧パルスの波高値を正確に発熱
抵抗体に印加すると共に発熱抵抗体の抵抗値を正
確に測定すべく、計算部からのスタート信号を所
定時間遅延させて電圧パルスを発熱抵抗体に印加
し、この印加後所定時間遅延させて抵抗計によつ
て抵抗値を測定するようにしたので、サーマルヘ
ツドの発熱抵抗体の形状変形を伴うことなく抵抗
値のばらつきを少なくでき、サーマルヘツドの印
字濃度のむらを著しく減少させることができる。

【図面の簡単な説明】

第１図はこの発明に係るサーマルヘツドの製造
方法の原理説明図、第２図、第３図はこの発明に
係るサーマルヘツドの製造方法を実施しない場合
と、実施した場合の抵抗値の分布を示す図、第４
図はこの発明に係るサーマルヘツドの製造方法に
実施する装置の一実施例を示す構成図、第５図は
第４図の主要部の波形図、第６図はこの発明に係
るサーマルヘツドの製造方法の一実施手段を示す
フローチヤート図、第７図は第４図のパルス発生
回路の詳細構成図、第８図は第７図の波形説明
図、第９図はサーマルヘツドの一般構成図、第１
０図は感熱記録装置におけるサーマルヘツドの使
用状態を説明する図、第１１図は一般的なサーマ
ルヘツドにおける抵抗値の分布の一例を示す図、
第１２図はこの発明によるパルス電圧と抵抗変化
率の特性図である。図において、１は絶縁基板、２はリード線、３
は発熱抵抗素子、６はプロービング装置、７はサ
ーマルヘツド、８はリレー網、９はスイツチ、１
０はパルス発生回路、１１は抵抗計、１２は計算
部、１４はCPU、３１，４０，４２はタイマ回
路、３３はパルス発生器、３５は単安定マルチ回
路、３７は電圧電源、３８は計数器、３９は比較
器である。なお、各図中の同一符号は同一又は相
当部分を示す。

Claims

【特許請求の範囲】

１少なくとも酸化ルテニウム系金属とガラスの
結合材料からなるサーマルヘツドの発熱抵抗体に
電圧パルスを印加するプロービング装置と、上記
電圧パルスを発生するパルス発生回路と、上記発
熱抵抗体の抵抗値を測定する抵抗計と、上記プロ
ービング装置に接続され、上記抵抗計と上記パル
ス発生回路との間でスイツチングする切替スイツ
チと、上記パルス発生回路にスタート信号を出力
すると共に、このスタート信号によつて上記切替
スイツチを上記パルス発生回路にスイツチングさ
せ、かつ上記電圧パルスの波高値を設定した波高
値設定信号を上記パルス発生回路に出力する計算
部と、この計算部からの上記スタート信号を所定
時間遅延させて上記パルス発生回路に遅延信号を
出力する第１の遅延手段と、この遅延手段からの
遅延信号によつて上記パルス発生回路が上記電圧
パルスを上記発熱抵抗体に出力したことを検知す
る検知手段と、この検知手段の出力を所定時間遅
延させる第２の遅延手段とを備え、この第２の遅
延手段の出力に基づいて上記切替スイツチを上記
抵抗計にスイツチングすることを特徴とするサー
マルヘツドの製造装置。