JPH0231871B2 - - Google Patents
Info
- Publication number
- JPH0231871B2 JPH0231871B2 JP59039966A JP3996684A JPH0231871B2 JP H0231871 B2 JPH0231871 B2 JP H0231871B2 JP 59039966 A JP59039966 A JP 59039966A JP 3996684 A JP3996684 A JP 3996684A JP H0231871 B2 JPH0231871 B2 JP H0231871B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- pattern
- gold
- nickel
- photosensitive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体搭載用両面プリント配線基板
の製造方法に係り、特にワイヤボンデイング性を
有するプリント配線基板の製造方法の改良に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a double-sided printed wiring board for mounting semiconductors, and particularly to an improvement in the method for manufacturing a printed wiring board having wire bondability.
プリント配線基板の製造方法には、サブトラク
テイブ法やアデイテイブ法があり、また特開昭57
−194598号公報に記載された発明のように上記サ
ブトラクテイブ法とアデイテイブ法とを組み合わ
せた製造方法もある。ところがこれらの方法は、
如何にして絶縁基材上に導体回路を形成するかを
検討したものであり、形成される導体回路上に金
メツキ等を施す迄の製造工程をも検討したプリン
ト配線基板の製造方法ではない。
There are two methods of manufacturing printed wiring boards: the subtractive method and the additive method.
There is also a manufacturing method that combines the above-mentioned subtractive method and additive method, such as the invention described in Japanese Patent No. 194598. However, these methods
This method examines how to form a conductor circuit on an insulating base material, and does not consider the manufacturing process up to the point of applying gold plating, etc., to the formed conductor circuit.
形成される導体回路上に金メツキ等を施す迄の
製造工程をも検討したプリント配線基板の製造方
法、すなわちワイヤボンデイング性を有する半導
体搭載用両面プリント配線基板(一般にワイヤボ
ンデイングされる部分(ボンデイングパツド)に
ニツケルメツキと軟質金メツキを施したプリント
配線基板)の製造方法においては、2種類の方法
が一般的に用いられている。 A method for manufacturing printed wiring boards that also considers the manufacturing process up to the point of applying gold plating etc. on the conductor circuits to be formed, that is, a double-sided printed wiring board for mounting semiconductors with wire bonding properties (generally wire bonded parts (bonding parts)). Two types of methods are generally used in the manufacturing method of (d) a printed wiring board with nickel plating and soft gold plating.
第1の方法は、絶縁基材上の導体層を感光性フ
イルムのポジパターンを用いたテンテイング法に
より金メツキ用リード線とともに回路パターンを
形成し、感光性ソルダレジストフイルムまたはソ
ルダレジストインクによるマスクを介して必要な
部分にのみ選択的にニツケルと金をメツキする方
法である。 The first method is to form a circuit pattern on a conductor layer on an insulating base material by a tenting method using a positive pattern of a photosensitive film together with a lead wire for gold plating, and then mask it with a photosensitive solder resist film or solder resist ink. This is a method of selectively plating nickel and gold only on the necessary areas.
当該方法では必要な回路パターンの表面のみで
なく端部にまでニツケルと金のメツキが施される
ため、ボンデイングパツド上のワイヤボンデイン
グが可能な寸法は見掛けの寸法に一致する。すな
わち、半導体搭載時のワイヤボンデイング工程で
の歩溜が良好なプリント配線基板の製造方法とい
える。さらに必要な部分にのみ金メツキを施すも
のであり、比較的安価にプリント配線基板を製造
できるという利点もある。 In this method, nickel and gold plating is applied not only to the surface but also to the edges of the required circuit pattern, so that the dimensions that allow wire bonding on the bonding pad correspond to the apparent dimensions. In other words, it can be said that this is a method of manufacturing a printed wiring board with a good yield in the wire bonding process when semiconductors are mounted. Furthermore, since gold plating is applied only to the necessary parts, there is also the advantage that printed wiring boards can be manufactured at relatively low cost.
第2の方法は、絶縁基材上の導体層に写真法ま
たは印刷法による感光性フイルムまたは印刷イン
クのネガパターンを介してニツケルと金のメツキ
を施し、当該メツキをレジストとしてエツチング
して回路パターンを形成する、いわゆる金レジス
ト法である。 The second method is to apply nickel and gold plating to the conductor layer on the insulating base material through a negative pattern of photosensitive film or printing ink by photography or printing, and then use the plating as a resist to etch the circuit pattern. This is the so-called gold resist method.
当該方法では絶縁基材上の全面にある導体層を
金メツキ用リード線として使用するため、あえて
金メツキ用のリード線を付設する必要がなく、配
線設計が容易である。 In this method, since the conductor layer on the entire surface of the insulating base material is used as a lead wire for gold plating, there is no need to intentionally attach a lead wire for gold plating, and wiring design is easy.
前記第1の方法として記載した技術において
は、回路パターンを形成した後に金メツキを施す
方法であるために、全ての回路パターンに金メツ
キ用リード線が必要となる。金メツキ用リード線
のない孤立したパターンが存在すると、その部分
に金メツキが施されないばかりか、露出したパタ
ーンの銅が金メツキ液中に溶け出し、不良メツキ
の原因となる。従つて全ての回路パターンに金メ
ツキ用リード線を設ける為の配線設計が必要とな
り、この作業が熟練と時間を要するものであるこ
とから、最近の高密度配線化傾向への追従を困難
とする。
In the technique described as the first method, since gold plating is applied after forming a circuit pattern, lead wires for gold plating are required for all circuit patterns. If an isolated pattern without a lead wire for gold plating exists, not only will that part not be plated with gold, but the exposed copper of the pattern will dissolve into the gold plating solution, causing defective plating. Therefore, it is necessary to design wiring to provide lead wires for gold plating in all circuit patterns, and this work requires skill and time, making it difficult to follow the recent trend toward high-density wiring. .
前記第2の方法として記載した技術において
は、写真法または印刷法によるメツキレジスト膜
により金メツキ終了時の表面洗浄を十分に行え
ず、腐食力の高いメツキ液が残渣となつて基板表
面に残つてしまう。またエツチングによるいわゆ
るオーバーハングという現象が生じて見掛けのボ
ンデイングパツドの寸法が実際の寸法より小さく
なりボンデイング不良を起こす。さらにパターン
側面に露出した銅の腐食が発生する。また回路パ
ターンの全表面に金メツキを施す必要があり、前
記第1の方法として記載した技術に比較して金コ
ストが高くなる。 In the technique described as the second method, the surface cannot be sufficiently cleaned after gold plating due to the plating resist film formed by photography or printing, and the highly corrosive plating solution remains on the substrate surface as a residue. I get tired. Furthermore, a phenomenon called overhang occurs due to etching, and the apparent dimensions of the bonding pad become smaller than the actual dimensions, resulting in defective bonding. Furthermore, corrosion of the copper exposed on the side surfaces of the pattern occurs. Furthermore, it is necessary to apply gold plating to the entire surface of the circuit pattern, which increases the cost of gold compared to the technique described as the first method.
本発明は、前記第1の方法と第2の方法とを適
切に組み合わせることによりそれぞれの長所を取
り出し、ボンデイング端子部には、必要なワイヤ
ボンデイング性を有した金メツキが得られ、しか
も繁雑な配線設計の必要がなく、容易に半導体搭
載用プリント配線基板が得られる製造方法を提供
するものである。
The present invention takes advantage of the respective advantages by appropriately combining the first method and the second method, and provides gold plating with the necessary wire bonding properties for the bonding terminal portion, while also eliminating the need for complicated The present invention provides a manufacturing method that does not require wiring design and allows a printed wiring board for mounting a semiconductor to be easily obtained.
すなわち本発明は、半導体搭載用両面プリント
配線基板の製造方法において、次の各工程を順に
含むことを特徴とする半導体搭載用プリント配線
基板の製造方法である。 That is, the present invention is a method for manufacturing a double-sided printed wiring board for mounting a semiconductor, which includes the following steps in order.
(1) 絶縁基材上の所望の位置に穴あけをする工
程。(1) The process of drilling holes at desired positions on the insulating base material.
(2) スルーホールメツキをする工程。(2) Process of plating through holes.
(3) 半導体搭載用の一面を感光性フイルムを介し
てエツチングし、所望のパターンを形成する工
程。(3) A process of etching one side for semiconductor mounting through a photosensitive film to form a desired pattern.
(4) 他の一面に感光性フイルムからなるメツキレ
ジストを形成する工程。(4) A step of forming a plating resist made of a photosensitive film on the other side.
(5) 前記半導体搭載用の一面上の少なくとも一つ
のパターンに、前記他の一面から前記スルーホ
ールを介してめつき給電し、当該半導体搭載用
の一面および当該他の一面にニツケルおよび金
メツキを施す工程。(5) Plating power is supplied to at least one pattern on the one surface for semiconductor mounting from the other surface through the through hole, and the one surface for semiconductor mounting and the other surface are plated with nickel and gold. The process of applying.
(6) 前記メツキレジストを除去する工程。(6) A step of removing the plating resist.
(7) 前記他の一面を前記ニツケルおよび金メツキ
を介してエツチングし、所望のパターンを形成
する工程。(7) A step of etching the other surface through the nickel and gold plating to form a desired pattern.
本発明は、半導体搭載用の一面上の少なくとも
一つのパターンに、他の一面からスルーホールを
介してめつき給電し、当該半導体搭載用の一面お
よび当該他の一面にニツケルおよび金メツキを施
す構成をもつことにより、絶縁基材上の任意の箇
所にスルーホール用の穴を形成するという容易な
工程を実施するだけで、半導体搭載用の一面上の
メツキ用リード線をなくす、あるいは減少させる
ことができ、配線設計の繁雑さを解消し、高密度
配線化に追従することができる。
The present invention provides a configuration in which power is supplied from the other surface to at least one pattern on one surface for mounting a semiconductor by plating through a through hole, and the one surface for mounting the semiconductor and the other surface are plated with nickel and gold. By having this, it is possible to eliminate or reduce the number of lead wires for plating on one side for mounting semiconductors by simply performing the easy process of forming holes for through holes at arbitrary locations on the insulating base material. This eliminates the complexity of wiring design and allows for high-density wiring.
また、ワイヤボンデイング性が要求される半導
体搭載用の一面上に形成されるパターンには、そ
の端面を含む全表面にニツケルおよび金メツキが
施される構成をもつため、ボンデイングパツドの
寸法が見掛けの寸法と一致する配線精度をもつプ
リント配線基板を提供できる。しかも当該構成に
より、露出するパターンの端面から導体回路が腐
食することはない。 In addition, since the pattern formed on one surface for semiconductor mounting, which requires wire bondability, has a structure in which the entire surface including the end surface is plated with nickel and gold, the bonding pad's apparent dimensions are It is possible to provide a printed wiring board with wiring accuracy matching the dimensions of . Moreover, with this configuration, the conductor circuit will not corrode from the exposed end face of the pattern.
さらに、金メツキ後に上記半導体搭載用の一面
は十分な表面洗浄を実施できるため、腐食性の高
いメツキ液が基材表面に残渣として残ることもな
く、ワイヤボンデイング性に優れたプリント配線
基板を提供できる。 Furthermore, since the surface for semiconductor mounting can be thoroughly cleaned after gold plating, the highly corrosive plating solution does not remain as a residue on the base material surface, providing a printed wiring board with excellent wire bonding properties. can.
すなわち本発明は、特開昭57−194598号公報に
記載された発明においても解決されることのない
多くの課題を、従来技術に記載した第1の方法と
第2の方法とから、発明の構成全体として、それ
ぞれの長所のみを抽出し得るに適切な構成とした
ことにより、パターン精度が必要とされ、かつワ
イヤボンデイング性が必要とされる半導体搭載用
両面プリント配線基板の製造が、安定かつ容易に
できる効果をもつ。 That is, the present invention solves many problems that are not solved even in the invention described in JP-A-57-194598, by solving the problems of the invention from the first method and the second method described in the prior art. By creating an appropriate configuration that extracts only the strengths of each component as a whole, it is possible to stably manufacture double-sided printed wiring boards for mounting semiconductors, which require pattern accuracy and wire bonding properties. It has an effect that can be easily achieved.
第1図は、主にガラス布と有機系樹脂からなる
絶縁基材に銅箔を貼付けた、いわゆる両面銅張積
層基板の縦断面図である。第2図は該基板の所望
の位置に穴をあけた図であり、第3図は穴あけ後
の該基板にスルーホール銅メツキを施した状態を
示す縦断面図である。次に前記基板の両面に感光
性フイルムを貼着し、半導体搭載面に所望の回路
のポジパターンを焼きつけ、もう一方の面は全面
を露光した後現像を実施する。この状態における
断面図が第4図である。図中、a面側が半導体搭
載面である。ここで半導体搭載部はa面側に限定
する必要がある。また、後工程におけるa面側の
ニツケルメツキ、金メツキの為の導通は、スルー
ホール銅メツキを通してb面側から導くことがで
き、パターン配置や穴位置、穴数にもよるが、特
にメツキリード線を設ける必要はなく、また設け
ても差支えはない。この工程が、本発明の最も大
きな特徴の一つであり、配線設計が簡易化でき
る。またb面側の全面露光する感光性フイルム
は、スルーホール内の銅メツキおよびb面側表面
の銅をエツチングから保護する目的のものであ
り、a面側の感光性フイルムの現像液、およびエ
ツチング液に耐えうるものであれば感光性フイル
ムに限定するものではない。次にエツチング後、
感光性フイルムの剥膜を実施する。この状態にお
ける断面図が第5図である。その後感光性フイル
ムをb面側にのみ貼りつけ、ネガパターンを形成
する。この状態においてa面側は銅パターンが形
成されており、b面側は銅箔上に感光性フイルム
によるネガパターンが形成されている。万一a面
側にソルダレジストが必要ならばb面側に感光性
フイルムを貼り合わせる前に、a面側にソルダレ
ジストを被覆すれば良い。次に両面共にニツケル
メツキ、金メツキを施すが、a面側はパターンの
端部までニツケルメツキ、金メツキが施される為
所望の線幅精度が得られ、この状態における縦断
面図が第6図である。その後、b面側の感光性フ
イルムを剥膜したのち、b面側のパターンを形成
する為のエツチングを実施するが、a面側のパタ
ーンはソルダレジストおよびニツケルメツキ、金
メツキにより完全にパターンの端部まで保護され
ているので、a面側のパターンがエツチングされ
ることはない。この状態における縦断面図が第7
図である。
FIG. 1 is a longitudinal sectional view of a so-called double-sided copper-clad laminate board in which copper foil is attached to an insulating base material mainly made of glass cloth and organic resin. FIG. 2 is a diagram showing the board with holes drilled at desired positions, and FIG. 3 is a longitudinal sectional view showing the board after the holes are drilled and plated with through-hole copper. Next, photosensitive films are attached to both sides of the substrate, a positive pattern of a desired circuit is printed on the semiconductor mounting surface, and the entire surface of the other side is exposed and then developed. FIG. 4 is a cross-sectional view in this state. In the figure, the a side is the semiconductor mounting surface. Here, the semiconductor mounting portion needs to be limited to the a-plane side. In addition, conductivity for nickel plating and gold plating on the A side in the post-process can be led from the B side through through-hole copper plating.It depends on the pattern arrangement, hole position, and number of holes, but in particular, the plating lead wire can be connected. It is not necessary to provide it, and there is no problem even if it is provided. This step is one of the most significant features of the present invention, and allows wiring design to be simplified. In addition, the photosensitive film that is exposed on the entire surface of the b-side is intended to protect the copper plating in the through holes and the copper on the b-side surface from etching. It is not limited to photosensitive film as long as it can withstand the liquid. Next, after etching,
Perform peeling of the photosensitive film. FIG. 5 is a cross-sectional view in this state. Thereafter, a photosensitive film is attached only to the b side to form a negative pattern. In this state, a copper pattern is formed on the a side, and a negative pattern made of a photosensitive film is formed on the copper foil on the b side. If a solder resist is required on the A-side, the A-side may be coated with the solder resist before bonding the photosensitive film to the B-side. Next, both sides are nickel-plated and gold-plated, and since the a-side side is nickel-plated and gold-plated to the edge of the pattern, the desired line width accuracy can be obtained, and the longitudinal cross-sectional view in this state is shown in Figure 6. be. After that, after removing the photosensitive film on the B-side, etching is carried out to form a pattern on the B-side, but the edges of the pattern on the A-side are completely etched with solder resist, nickel plating, and gold plating. Since all parts are protected, the pattern on the a-plane side will not be etched. The longitudinal cross-sectional view in this state is the seventh
It is a diagram.
第1図は両面銅張積層基板の縦断面図、第2図
は該基板に穴をあけた場合の縦断面図、第3図は
穴あけ後の該基板にスルーホール銅メツキを施し
た縦断面図、第4図はスルーホール銅メツキ後の
該基板に感光性フイルムを焼きつけた後現像を実
施した場合の縦断面図である。図中、a面は半導
体搭載面を示し、感光性フイルムのポジパターン
を焼きつけてあり、b面は感光性フイルムの全面
露光を実施している。そして第5図はエツチング
後の該基板の縦断面図、第6図はb面側に感光性
フイルムのネガパターンを形成した後の該基板に
ニツケルメツキ、金メツキを施した場合の縦断面
図、第7図はニツケルメツキ、金メツキを施した
後エツチングした場合の縦断面図である。
1……絶縁基材、2……銅箔、3……スルーホ
ール銅メツキ、4……エツチングレジスト、5…
…ニツケルメツキ、金メツキ、6……メツキレジ
スト、7……ニツケルメツキ、金メツキ用リード
線のない孤立したパターン。
Figure 1 is a vertical cross-sectional view of a double-sided copper-clad laminate board, Figure 2 is a vertical cross-sectional view of the board with holes drilled in it, and Figure 3 is a vertical cross-sectional view of the board with through-hole copper plating after the holes have been drilled. FIG. 4 is a longitudinal cross-sectional view when a photosensitive film is printed on the substrate after through-hole copper plating and then developed. In the figure, the a side shows the semiconductor mounting surface, on which a positive pattern of the photosensitive film is printed, and the b side shows the entire surface of the photosensitive film exposed. FIG. 5 is a vertical cross-sectional view of the substrate after etching, and FIG. 6 is a vertical cross-sectional view of the substrate after forming a negative pattern of a photosensitive film on the b side and then nickel plating and gold plating. FIG. 7 is a longitudinal cross-sectional view of the case where it is etched after being nickel-plated and gold-plated. 1... Insulating base material, 2... Copper foil, 3... Through-hole copper plating, 4... Etching resist, 5...
...nickel plating, gold plating, 6...metal plating resist, 7...nickel plating, isolated pattern without lead wire for gold plating.
Claims (1)
法において、次の各工程を順に含むことを特徴と
する半導体搭載用プリント配線基板の製造方法。 (1) 絶縁基材上の所望の位置に穴あけをする工
程。 (2) スルーホールメツキをする工程。 (3) 半導体搭載用の一面を感光性フイルムを介し
てエツチングし、所望のパターンを形成する工
程。 (4) 他の一面に感光性フイルムからなるメツキレ
ジストを形成する工程。 (5) 前記半導体搭載用の一面上の少なくとも一つ
のパターンに、前記他の一面から前記スルーホ
ールを介してめつき給電し、当該半導体搭載用
の一面および当該他の一面にニツケルおよび金
メツキを施す工程。 (6) 前記メツキレジストを除去する工程。 (7) 前記他の一面を前記ニツケルおよび金メツキ
を介してエツチングし、所望のパターンを形成
する工程。[Scope of Claims] 1. A method for manufacturing a double-sided printed wiring board for mounting a semiconductor, the method comprising the following steps in order: (1) The process of drilling holes at desired positions on the insulating base material. (2) Process of plating through holes. (3) A process of etching one side for semiconductor mounting through a photosensitive film to form a desired pattern. (4) A step of forming a plating resist made of a photosensitive film on the other side. (5) Plating power is supplied to at least one pattern on the one surface for semiconductor mounting from the other surface through the through hole, and the one surface for semiconductor mounting and the other surface are plated with nickel and gold. The process of applying. (6) A step of removing the plating resist. (7) A step of etching the other surface through the nickel and gold plating to form a desired pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3996684A JPS60183789A (en) | 1984-03-01 | 1984-03-01 | Method of producing both-side printed circuit board for placing semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3996684A JPS60183789A (en) | 1984-03-01 | 1984-03-01 | Method of producing both-side printed circuit board for placing semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183789A JPS60183789A (en) | 1985-09-19 |
| JPH0231871B2 true JPH0231871B2 (en) | 1990-07-17 |
Family
ID=12567692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3996684A Granted JPS60183789A (en) | 1984-03-01 | 1984-03-01 | Method of producing both-side printed circuit board for placing semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183789A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174384A (en) * | 1987-01-13 | 1988-07-18 | シャープ株式会社 | Manufacture of printed board |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917998B2 (en) * | 1981-05-26 | 1984-04-24 | 株式会社東芝 | Printed wiring board manufacturing method |
-
1984
- 1984-03-01 JP JP3996684A patent/JPS60183789A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60183789A (en) | 1985-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060008970A1 (en) | Optimized plating process for multilayer printed circuit boards having edge connectors | |
| JPH05183259A (en) | Manufacture of high density printed wiring board | |
| KR100313611B1 (en) | Method of fablicating PCB | |
| JP3770895B2 (en) | Manufacturing method of wiring board using electrolytic plating | |
| JP2000091722A (en) | Printed wiring board and its manufacture | |
| JP2001358257A (en) | Method of manufacturing substrate for semiconductor device | |
| JP2717200B2 (en) | Method of forming overlay plating on electronic component mounting substrate | |
| JPH0231871B2 (en) | ||
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JPH08107263A (en) | Manufacturing method of printed wiring board | |
| JPH03245593A (en) | Manufacture of printed wiring board | |
| JPH05175636A (en) | Manufacture of flexible printed wiring board | |
| JP2921557B2 (en) | Electronic component mounting board and method of manufacturing the same | |
| JP5676833B2 (en) | Method and apparatus made therefrom for processing integrated circuit packages formed using electroplating | |
| JP3095857B2 (en) | Substrate for mounting electronic components | |
| JPS61284991A (en) | Circuit formation for aluminum/copper composite lined board | |
| KR20030042873A (en) | The method for manufacturing circuit pattern of printed circuit board using resist plating by pure metal | |
| JP3224056B2 (en) | Flexible circuit board with bumps and method of manufacturing the same | |
| JPH02125497A (en) | Printed circuit board | |
| JPH118465A (en) | Manufacture of printed wiring board through additive method | |
| JP2851148B2 (en) | Printed wiring board | |
| JPH04356996A (en) | Method of processing terminal of double-sided fpc | |
| JP2000133914A (en) | Printed wiring board and manufacture thereof | |
| JPH05327184A (en) | Manufacture of board on which electronic components are mounted | |
| JPH03255691A (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |