JPH0238001B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は、マイクロ波周波数回路に関し、更に
詳細には、入力された信号の位相を変える位相シ
フト回路（移相器）に関する。 （背景技術） 当技術分野において周知の如く、移相器はしば
しば採用され、例えば位相制御アレイ・アンテ
ナ・システムにおいては、マイクロ波周波数信号
の位相を制御して所望の放射パターンの一部を発
生するのに使用される。移相器を実現する１つの
技術は、いわゆるフエライト移相器で、これは導
波管の一部に軸方向に配置された強磁性材のバー
を有するものである。導波管のまわりにはソレノ
イドが形成され、それが電流によつて付勢される
と磁界を発生する。磁界はバーの透磁率を変化さ
せ、その結果マイクロ波周波数信号の伝搬定数を
変化させる。伝搬定数の変化は、入力されたマイ
クロ波周波数信号の位相をシフトすることにな
る。更に、フエライト移相器は、磁界を発生する
電流を制御する駆動回路が必要になる。移相器を
実現するもう一つの技術は、ｐ−ｉ−ｎダイオー
ド・スイツチを採用するものである、切換ライン
ｐ−ｉ−ｎダイオード移相器は、各ビツトに対す
る２つの単極双投（SPDT）ｐ−ｉ−ｎダイオー
ド・スイツチと各SPDTスイツチ間に結合される
２ライン長を有する。 前述の如き従来技術は、一般に受動的手段を使
用して所望の位相シフトを与えている。これらの
方法は、移相器の受動素子における信号の消費に
よるマイクロ波周波数信号損失がある、所望の位
相シフトを与える受動素子を切換えるために比較
的大きなスイツチング電力が必要になる、という
欠点を有する。更に、前記方法、特に強磁性材を
使用する方法は、比較的長い切換時間（典型的に
は数百マイクロ秒）を有する。このように長い切
換時間は、アレイの高速スキヤンニングには望ま
しくない。更に、前記方法はモノリシツク・マイ
クロ波集積回路技術を使用して実現するのは困難
である。 （発明の概要） 本発明によれば、移相器は、３つのカスケード
接続された位相シフト段を有し、各段は基板上に
形成され、一対のトランジスタと直角位相結合器
（quadrature conpler）を有する。そのトランジ
スタの各々は入力電極、制御電極、出力電極、及
び基準電極を有する。好適実施例においては、入
力ゲート電極、制御ゲート電極、ドレーン電極、
及びソース電極を有する電界効果トランジスタ
（FET）が使用される。各FETはコモン（接地さ
れた）ソース形態で接続される。各FETの入力
ゲート電極の各々は共通入力接続点に結合され
る。各FETのドレーン電極は、直角位相結合器
に結合される。伝送ラインの長さは、ドレーン電
極の直角位相結合器との間に結合され、第３段に
対し180°位相シフトに対応する路長差を有する１
つの路（パス）を与える。第１位相シフト段の各
FETの制御ゲートには電圧レベル制御信号が送
られ、動作点を制御して各FETのドレーン電極
に結合される信号の振幅を制御する。共通入力接
続点に送られる入力信号の位相に対する、第１段
を通過した直角位相結合器の出力における位相シ
フトは、直角位相結合器によつて位相が90°ずれ
て結合されたドレーン電極上の信号と振幅の比を
制御することによつて選択される。このような構
成によつて、移相器は、３つの位相シフト段だけ
で組立てられ、0°と360°の間で連続的に位相シフ
トを変えることができる。第１段の位相シフトは
ドレーン電極に結合される信号の振幅比によつて
決定されるので、振幅を個別に選択でき、回路の
全体的ゲインを制御することができる。この構成
は、その結果、低コスト、低電力消費、改善され
た信頼性及び再現性を与え、FET等の能動素子
を使用することによつて相当の有効ゲインを有す
る移相器を提供することができる。 （実施例の説明） 本発明を以下実施例に従つて詳細に説明する。 第１図を参照すると、給電回路網１４によつて
レーダ・システム１１に結合された位相制御アレ
イ・アンテナ（フエノズド・アレイ・アンテナ）
１０が示される。位相制御アレイ・アンテナ１０
は、複数の（ここではｎ）同一の送信機／受信機
（トランシーバ）装置１2a〜１２ｎを含み、該装
置は図示の如く類似する複数のアンテナ素子２６
ａ〜２６ｎに接続される。給電回路網１４（ここ
では並列給電回路網）は、マイクロ波信号に対し
レーダ・システム１１から位相制御アレイ・アン
テナ１０へ通過するための信号路を提供して目標
（図示せず）に信号を送信し、目標（図示せず）
からレーダ・システム１１への反射信号の受信信
号路を提供する。複数の制御バス２９ａ〜２９
ｎ，２９ａ〜２９ｎはレーダ・システム１１から
与えられる。このバス２９ａ〜２９ｎ、２９ａ〜
２９ｎ上の信号は位相制御アレイ・アンテナ１０
のトランシーバ装置１２ａ〜１２ｎを制御するた
めに使用される。給電回路網１４からのマイクロ
波信号は中空の（黒くぬつてない）矢印１３で示
すようにトランシーバ装置１２ａ〜１２ｎの各々
に結合される。トランシーバ装置１２ａ〜１２ｎ
の各々に結合されるマイクロ波信号の一部は、次
にアンテナ素子２６ａ〜２６ｎの対応するものに
結合される。同様に、目標からのマイクロ波反射
信号の一部は、中空でない（黒くぬつた）矢印１
５で示すように、各アンテナ素子２６ａ〜２６
ｎ、対応するトランシーバ装置１２ａ〜１２ｎ、
及び給電回路網１４に結合されて、レーダ・シス
テム１１によつて処理される。送信モードの間の
バス２９ａ〜２９ｎ、２９ａ〜２９ｎ上の制御信
号は、トランシーバ装置２６ａ〜２６ｎに照準を
合せ方向付けられた送信マイクロ波エネルギ・ビ
ームを発生させ、受信モードの間の該バス上の制
御信号はトランシーバ装置２６ａ〜２６ｎに照準
を合せ方向付けられた受信マイクロ波エネルギ・
ビームを発生させる。 第２図を参照すると、トランシーバ装置１２ａ
〜１２ｎを代表的な１つ（ここではトランシーバ
装置１２ｉ）が示され、該装置は伝送ライン３３
ｉを通して給電回路網１４の一部に、そして伝送
ライン３５ｉを通してアンテナ素子２６ｉに結合
される。トランシーバ装置１２ｉは、50オーム伝
送線路（ライン）３２ａ〜３２ｈ、４つを送信
機／受信機（Ｔ／Ｒ）スイツチ１８ａ〜１８ｄを
含み、該スイツチの各々は、共通（コモン）ポー
ト２０ａ〜２０ｄ一対のブランチ・ポート１９ａ
〜１９ｄ、及び２１ａ〜２１ｄ、及び制御入力２
２ａ〜２２ｄを有する。制御入力２２ａ〜２２ｄ
の各々はバス２９ｉ，２９の一対の制御ライン
２９i₁，２９₁によつて与えられる。Ｔ／Ｒスイ
ツチ１８ａ〜１８ｄについては第１８，１９図と
関連して後述するので、ここでは、相補的２進即
ち論理信号が制御ライン２９i₁，２９₁の夫々に
送られ、該論理信号は共通ポートとブランチ・ポ
ートとの間の電気的結合を制御するのに使用され
るということを述べれば充分である。Ｔ／Ｒスイ
ツチ１８ａ〜１８ｄの１つ、Ｔ／Ｒスイツチ１８
ａを例にとると、スイツチ１８ａは、ライン２９
i₁，２９₁に送られる制御信号の第１論理状態対、
即ちライン２９i₁の論理１及びライン２９₁の論
理０に応答してブランチ・ポート１９ａに結合さ
れる共通ポート２０ａを有する。該共通ポート２
０ａは、ライン２９i₁，２９₁に送られる制御信
号の相補的論理状態対、即ちライン２９i₁の論理
０及びライン２９₁の論理１に応答してブラン
チ・ポート２１ａに結合される。Ｔ／Ｒスイツチ
１８ａの共通ポート２０ａは、図示の如く、伝送
ライン３３ｉを経て給電回路網１４に結合され
る。Ｔ／Ｒスイツチ１８ａのブランチ・ポート１
９ａ及び２１ａは、夫々伝送ライン３２ａ及び３
２ｈを経てブランチ・ポート１９ｄ及びｂ２１ｂ
に結合される。Ｔ／Ｒスイツチ１８ｂのブラン
チ・ポート１９ｂは、伝送ライン３２ｄを経て送
信増幅器２４の入力に結合される。送信増幅器２
４は半絶縁基板（ここではガリウム砒素
（GaAs）基板）上に形成される。送信増幅器２
４の出力は伝送ライン３２ｅを経てＴ／Ｒスイツ
チ１８ｃのブランチ・ポート１９ｃに結合され
る。Ｔ／Ｒスイツチ１８ｃの共通ポート２０ｃは
伝送ライン３５ｉを経てアンテナ素子２６ｉに結
合される。Ｔ／Ｒスイツチ１８ｃのブランチ・ポ
ート２１ｃは伝送ライン３２ｆを経へ受信増幅器
２８の入力に結合される。受信増幅器２８は低ノ
イズ増幅器で、半絶縁基板（GaAs）上に形成さ
れる。受信増幅器２８の出力は伝送ライン３２ｇ
を経てＴ／Ｒスイツチ１８ｄのブランチ・ポート
２１ｄを結合される。Ｔ／Ｒスイツチ１８ｄの共
通ポート２０ｄは伝送ライン３２ｂを経て能動移
相器４０の入力に結合され、該移相器は複数の段
（図示せず、第５，６及び７図に関連して後述）
を有する不可逆能動移相器である。能動移相器の
各段は、適当にバイアスされ通過する高周波信号
にゲインを与える電界効果トランジスタを含む。
能動移相器４０に対する制御信号はバス２９ｉの
バス２９i₂，２９₂を経て送られる。能動移相器
４０の出力は伝送ライン３２ｃを経てＴ／Ｒスイ
ツチ１８ｂの共通ポート２３ｂに結合される。 送信モードの間、トランシーバ装置１２ｉはレ
ーダ・システム１１からのマイクロ周波数信号を
アンテナ素子２６ｉに結合する。レーダ・システ
ム１１からの信号を給電回路網１４を介してアン
テナ素子２６ｉに結合するための送信信号路は、
第２図に中空に矢印１３で示す。送信モードにお
いては、ライン２９i₁，２９₁上の制御信号は、
共通ポート２０ａ〜２０ｄの各々をＴ／Ｒスイツ
チ１８ａ〜１８ｄの対応するブランチ・ポート１
９ａ〜１９ｄに結合するために使用される。こう
して、マイクロ波信号の一部はレーダ・システム
１１から能動移相器４０の入力に結合される。能
動移相器４０は、加えられるマイクロ波周波数信
号の位相シフトを、移相器４０の制御入力４２に
送られるバス２９i₂，２９₂上の制御信号に従つ
て所定量だけ変化させるために使用される。位相
シフトされたマイクロ周波数信号は、次に、送信
増幅器２４の入力に結合される。送信増幅器２４
の出力の信号はアンテナ素子２６ｉに結合され
る。 受信モードの間、受信された反射信号の一部は
アンテナ素子２６ｉからレーダ・システム１１に
結合される。アンテナ素子２６ｉからの受信した
反射信号をレーダ・システム１１に結合するため
の受信信号路は、第２図に中空でない矢印１５に
よつて示される。受信モードの間、ライン２９
i₁，２９₁上の相補的論理状態信号は、共通ポー
ト２０ａ〜２０ｄの各々をＴ／Ｒスイツチ１８ａ
〜１８ｄのブランチ・ポート２１ａ〜２１ｄに結
合するために使用される。こうして、反射信号は
アンテナ素子２６ｉから受信増幅器２８に結合さ
れる。受信増幅器２８の出力の信号は能動移相器
４０の入力に結合される。この移相器を通過する
信号は、バス２９i₂，２９₂に供給される制御信
号に従つて再び位相シフトを受ける。能動移相器
４０の出力に発生する位相シフトを受けた信号
は、次に、給電回路網１４を経てレーダ・システ
ム１１に結合される。従つて、マイクロ波周波数
信号は、送信モード及び受信モードの両方におい
て能動移相器４０に同じ方向で結合されることが
理解される。第１図を再び参照すれば、複数のト
ランシーバ装置１２ａ〜１２ｎの各々は、マイク
ロ波信号の一部を給電回路網１４を介してレー
ダ・システム１１と複数のアンテナ素子２６ａ〜
２６ｎとの間に結合して、送信モード及び受信モ
ードにおいて、照準を合せて方向付けられたビー
ム（図示せず）を発生するのに使用される。 ここで、第３図を参照すると、第１図の位相制
御アレイ・アンテナ１０に適合するトランシーバ
装置の他の実施例であるトランシーバ装置１２
i′が示され、該装置は給電回路網１４及びアンテ
ナ素子２６ｉの一部に結合されている。トランシ
ーバ装置１２i′は、図示するように、５ポート・
スイツチ３１０、能動移相器４０、送信増幅器２
４、受信増幅器２８、及び３ポートＴ／Ｒスイツ
チ１８ｃを含む。５ポート・スイツチ３１０は、
基板（図示せず）の下面上に金メツキされた接地
面（グランド・プレーン）（図示せず）を有する
半絶縁ガリウム砒素（GaAs）から成る基板上に
形成される。半絶縁基板の上面の能動領域部分に
はFET（GaAs FET）５０ａ〜５０ｄが形成さ
れ、該FETの各々はゲート電極５２ａ〜５２ｄ
（第３図）、ドレーン電極５４ａ〜５４ｄ、及びソ
ース電極５６ａ〜５６ｄを有する。FET５０ａ，
５０ｄのゲート電極は制御ライン２９i₁に、FET
５０ｂ，５０ｃのゲート電極は制御ライン２９₁
に、接続される。FETはコモン（接地された）
ソース形態で接続される。Ｔ／Ｒスイツチ３１０
は更に伝送ライン６０ａ〜６０ｆを含んでいる。
各伝送ライン６０ａ〜６０ｆは1/4波長（λ_c／４）
に相応する電気長（electrical length）を有し、
ここでλ_cは回路の公称（動作）中心帯周波数
（c）に対応する波長である。給電回路網１４は、
λ_c／４伝送ライン６０ａの第１端６０a₁及びλ_c／
４伝送ライン６０ｆの第１端６０f₁に、伝送ライ
ン３３ｉを通して電気的に接続される。FET５
０ｃのドレーン電極５４ｃはλ_c／４伝送ライン６
０ａの第２端６０a₂に電気的に接続される。λ_c／
４伝送ライン６０ｂの第１端は伝送ライン６０ａ
の第２端６０a₂及びドレーン電極５４ｃに電気的
に接続される。λ_c／４伝送ライン６０ｂの第２端
６０b₂は、伝送ライン３２ｂを介して能動移相器
４０の入力ポートに、そしてλ_c／４伝送ライン６
０ｄの第１端６０d₁に電気的に接続される。伝送
ライン６０ｄの第２端６０d₂は受信増幅器２８の
出力及びFET５０ｄのドレーン電極５４ｄに電
気的に接続される。λ_c／４伝送ライン６０ｆの第
２端６０f₂はλ_c／４伝送ライン６０ｅの第１端６
０e₁とFET５０ａのドレーン電極５４ａに電気
的に接続される。λ_c／４伝送ライン６０ｅの第２
端６０e₂は、伝送ライン３２ｄを介して能動移相
器４０の出力に、そしてλ_c／４伝送ライン６０ｃ
の第１端６０c₁に結合される。λ_c／４伝送ライン
６０ｃの第２端６０c₂は、送信増幅器２４の入力
及びFET５０ｂのドレーン電極５４ｂに結合さ
れる。送信増幅器２４と受信増幅器２８とのＴ／
Ｒスイツチ１８ｃへの接続は、第２図に関連して
前述したように行なわれる。 送信モードにおいては、バス２９ｉのライン２
９i₁上の論理制御信号が、中空の矢印１３によつ
て示すように、FET５０ａ，５０ｂのゲート電
極５２ａ，５２ｄに送られ、その論理制御信号の
相補信号がバス２９のライン２９₁を通つて
FET５０ｂ，５０ｃのゲート５２ｂ，５２ｃに
送られる。これらの信号に応答して、FET５０
ａ，５０ｄは導通状態となり、FET５０ｂ，５
０ｃは不導通状態となる。λ_c／４伝送ライン６０
ｄ，６０ｅ及び６０ｆは前述したようにFET５
０ａ及び５０ｂに電気的に接続される端６０d₂，
６０e₁及び６０f₂を有する。FET５０ａ，５０ｄ
に導通状態にあるとき、シヨート回路（で示す
接地へと低インピーダンス路）がFET５０ａ，
５０ｄに結合される伝送ライン６０ｄ−６０ｆの
端６０d₂，６０e₁及び６０f₂に生じる。端６０
d₂，６０e₁，６０f₂のシヨート回路の1/4波長
（伝送ライン６０ｄ−６０ｆの他端６０d₁，６０
e₂，６０f₁）のところは、オープン回路（で示
す接地への高インピーダンス路）がトランシーバ
装置の公称（動作）中心帯周波数に対する波長に
ほぼ等しい波長を有するマイクロ波周波数信号に
対して生じる。こうして、送信モード中は、ライ
ン６０ｆを通る信号路は与えられず、エネルギは
ライン６０ａ及び６０ｂを通つて送信される。更
に、第１端６０d₁がオープン回路となるため、
送信エネルギはライン６０ｂから、ライン３２
ｂ、移相器４０及びライン３２ｃを通過する。第
２端６０e₂はオープン回路を示しているので、
位相シフトされたエネルギは、第２図に関連して
前述したように、送信増幅器２２Ｔ／Ｒスイツチ
１８ｄを通つてアンテナ２６ｉに送られる。 受信モードにおいては、ライン２９i₁，２９₁
上の制御信号は、中空でない矢印１５で示される
ように、論理状態が切換えられ、FET５０ａ及
び５０ｄを不導通に、FET５０ｂ及び５０ｃを
導通状態にする。FET５０ｂ及び５０ｄのドレ
ーン電極５４ｂ及び５４ｃに結合されるλ_c／４伝
送ライン６０ａ，６０ｂ及び６０ｃの端６０a₂，
６０b₁及び６０c₂は接地に結合され、伝送ライン
６０ａ，６０ｂ及び６０ｃの他端６０a₁，６０b₂
及び６０c₁はオープン回路に相応するインピーダ
ンスを呈する。こうして、アンテナ素子２６ｉか
らの受信マイクロ波信号は第２図に関連して説明
したように受信増幅器２４の出力に結合される。
受信信号は次に伝送ライン６０ｄを通して能動移
相器４０に結合される。その能動移相器４０の出
力信号は伝送ライン６０ｅ及び６０ｆを通してレ
ーダ・システム１１に結合される。 ここで、第４図を参照すると、第１図の位相制
御アレイ・アンテナ１０に適合し得るトランシー
バの他の実施例（ここではトランシーバ装置１２
i″）が示され、該トランシーバ装置は、伝送ライ
ン３３ｉを通して給電回路網１４の一部に、そし
て伝送ライン３５ｉを通してアンテナ素子２６ｉ
に結合される。トランシーバ装置１２i″は、Ｔ／
Ｒスイツチ１８ａ及び１８ｃ、送信増幅器２４、
受信増幅器２８を含むが、２チヤンネル（デユア
ル・チヤンネル）能動移相器４４が異なつてい
る。この２チヤンネル能動移相器４４は、位相シ
フト段４４ａ〜４４ｄに接続された複数のカスケ
ードを有する。この詳細は、第１０〜１２図に関
連して後述する。Ｔ／Ｒスイツチ１８ａは、伝送
ライン３３ｉを通して給電回路網１４に結合され
る共通ポート２０ａを有する。Ｔ／Ｒスイツチ１
８ａのブランチ・ポート１９ａ及び２１ａは、２
チヤンネル移相器４４の第１チヤンネル４７の入
力４７ａと第２チヤンネル４９の出力４９ｂに
夫々結合される。第１チヤンネル４７の出力４７
ｂは伝送ライン３２ｂを通して送信増幅器２４の
入力に結合される。受信増幅器２８の出力は伝送
ライン３２ｅを通して第２チヤンネル４９の入力
４９ａに結合される。トランシーバ装置１２i″の
アンテナ素子２６ｉ（第１図）への接続は前述し
たとおりである。 送信モードにおいては、中空の矢印１３で示す
ように、ライン２９ｉ，２９₁上の相補的制御信
号に応答して、レーダ・システム１１から共通ポ
ート２０ａに送られるマイクロ波信号はブラン
チ・ポート１９ａに結合される。そのブランチ・
ポート１９ａからの信号は２チヤンネル移相器４
４の入力４７ａに結合される。信号は位相シフト
され、伝送ライン２４及びアンテナ２６i₁に前述
の如く結合される。受信モードでは、中空でない
矢印１５で示すように、ライン２９ｉ，２９ｉ上
の前記制御信号の相補信号に応答して、アンテナ
２６ｉから共通ポート２０ｃに送られるマイクロ
波信号は、ブランチ・ポート２１ｃ及び受信増幅
器２８に結合される。受信増幅器２８の出力信号
は移相器４４の入力４９ａに送られる。位相シフ
トされた信号は、次にＴ／Ｒスイツチ１８ａ及び
レーダ・システム１１に前述の如く送られる。 ここで、第５図を参照すると、トランシーバ装
置１２ｉ（第２図）とトランシーバ装置１２i′（第
３図）に適合し得る単一チヤンネル・デジタル制
御移相器４０が示される。該移相器は、複数のカ
スケード接続された段４０ａ〜４０ｄを含み、各
段の類似の構成要素は同一の参照番号で表わして
いる。その段の１つ（ここでは段４０ａ）を例と
して第６〜８図に関連して詳述する。第６図にお
いて、移相器段４０ａは接地面４３を有する基板
４１（GaAs）上に形成される。第７，８図を参
照すると、位相シフト段４０ａは、50オームのイ
ンピーダンスを有し、入力インピーダンス整合回
路５１３に結合されるマイクロ波伝送ライン５１
２を含む。伝送ライン５１２には伝送ライン３２
ｂ（第２図）からマイクロ波周波数信号が送られ
る。入力インピーダンス整合回路５１３は、位相
シフト段４０ａの入力インピーダンスを伝送ライ
ン５１２に特性インピーダンスに整合させるため
に使用される。整合回路５１３は、主に誘電性の
リアクタンスを有する第１伝送ライン部５１４を
含み、コンデンサ５２６の底板５２６ｃを介して
入力伝送ライン部にシヤント（分路）結合され
る。コンデンサ５２６の底板５２６ｃはシヤント
的に取り付けられる伝送ライン部５１４の一端に
結合される。第２の直列接続されたコンデンサ５
１８の上板５１８ａはライン５１６に、コンデン
サ５１８の底板はホール５１８ｂによつて接地に
結合される。接地パツド５２２はホール５２２ａ
を通して接地に結合される。第６Ｂ図に示すよう
にコンデンサ５２６は基板４１の上面に形成さ
れ、伝送ライン５２８のストリツプ導体部に空気
ブリツジ５２６ｄを介して結合される上板５２６
ａを含む。この上板の下にこれと整列して蒸着さ
れた金から成る底板５２６ｃが基板４１の上に形
成される。上板５２６ａと底板５２６ｃは窒化ケ
イ素（Si₃N₄）の5000オングストローム（Å）の
層５２６ｂで分離される。底板５２６ｃは、フイ
ンガー５２６ｅ（第６図）を有し、該フインガー
は第２回路素子（ここでは伝送ライン部５１４）
をコンデンサ５２６に接続するのに使用される。
その接続は底板５２６ｃに結合される金属−金属
接触で行なわれる。主に誘導性のリアクタンスを
有する第２伝送ライン部５１６はコンデンサ５１
８と５２６の間にシヤント結合される。インダク
タ部５１６へのコンデンサ５１８の接続はゲート
電極へのバイアス供給部５２０を与える。入力イ
ンピーダンス整合回路５１３は、主に誘電性のリ
アクタンスを有する第３伝送ライン部５１８を更
に含み、該伝送ライン部はコンデンサ５２６及び
シヤント伝送ライン部５１６の接続点と共通入力
接続点５３２との間に接続される。位相シフト段
４０ａは、ジユアル・ゲートFET５３０ａ，５
３０ｂを有するFETスイツチ５３０を更に含む。
FET５３０ａ及び５３０ｂは、共通接続点５３
２に結合される第１ゲート電極５３２ａ，５３２
ｂと、第２ゲート電極５３４ａ，５３４ｂと、セ
パレート・ドレーン電極５３６ａ，５３６ｂと、
セパレート・ソース電極５３８ａ，５３８ｂと、
を含む。FET５３０ａ，５３０ｂはコモン（接
地）ソース形態で接続される。FET５３０ａ，
５３０ｂは、各FETによつてゲート電極に送ら
れドレーン電極に結合される信号に対して与えら
れるゲイン及び位相がほぼ等しくなるように組立
てられる。換言すればゲート電極５３２ａ上の信
号からFET５３０ａのドレン電極５３６ａに結
合される電力部分｜S₂₁｜_aが、FET５３０ｂのゲ
ート電極に与えられた入力信号からFET５３０
ｂのドレーン電極５３６ｂで得られる電力部分｜
S₂₁｜_bがほぼ等しということである。同様に、
ΨS_21a＝ΨS₂₁｜_b、即ち、FET５３０ａ，５３０
ｂの各ドレーン電極に送られる瞬時電力の位相が
ほぼ等しい。制御ゲート電極５３４ａ，５３４ｂ
にはライン２９i_2a，２９_2a（第２図）から制御
信号が送られる。これらの制御信号は、ゲート電
極５３２ａ，５３２ｂに送られる入力信号と
FET５３０ａ，５３０ｂの対応するドレーン５
３６ａ，５３６ｂとの結合を制御するのに使用さ
れる。制御ライン２９i_2a，２９_2a上の信号の高
周波成分は、コンデンサ５２７，５２７ｂを通し
て接地に短絡される。ドレーン電極５３６ａ，５
３６ｂは同一のインピーダンス整合回路５４５
ａ，５４５ｂに電気的に接続される。整合回路５
４５ａ（第８図）はドレーン電極５３６ａとカツ
プリング・コンデンサ５５２ａとの間に直列に結
合される第１伝送ライン部５４８ａを含んでい
る。第１伝送ライン部５４８ａ、コンデンサ５５
２ａの底板及び直流阻止コンデンサ５４４の上板
の接続点には、第２伝送ライン部５４９ａが結合
される。直流阻止コンデンサ５４４の底板はホー
ル接続５４４ａ（第６図）によつて接地に接続さ
れる。インピーダンス整合回路５４５ｂはドレー
ン電極５３６ｂに対する基板４１（第６図）上に
同様に形成される。インピーダンス整合回路５４
５ｂは、整合回路５４５ａと同様にドレーン電極
５３６ｂに結合される、伝送ライン部５４８ｂ、
カツプリング・コンデンサ５５２ｂ、及び第２伝
送ライン部５４９ｂを含む。伝送ライン部５４９
ａ，５４９ｂと直流阻止コンデンサ５４４との接
続点はドレーン電極５３６ａ，５３６ｂに対する
バイアス供給部を与える。第６Ａ図に示すよう
に、バイアス供給部５４２は、伝送ライン部５４
８ｂから周知の空隙メツキ・オーバーレイによつ
て絶縁されている。一般に、このようなオーバー
レイは、全実施例において交差する信号路を絶縁
するのに使用される。インピーダンス整合回路５
４５ａ，５４５ｂのカツプリング・コンデンサ５
５２ａ，５５２ｂの上板は、伝送ライン５５４
ａ，５５３のストリツプ導体部と一体に形成され
る。伝送ライン５５４ａは、そこに結合される入
力信号に位相シフトφ₁＋Δφ_aを与える電気長を有
し、伝送ライン５５３はそこに結合される入力信
号に位相シフトφ₁を与える電気長を有する。こ
の伝送ライン５５４ａと５５３の対は、第９ａ図
に示し、また、後述するように位相シフト増分
Δφ_aを有する１つの路を与える。伝送ライン部５
５４ａ，５５３の第２端は周知の３ポート結合器
の対応する入力ポート５６５，５６７に結合さ
れ、該結合器の２つの入力ポートからの電力を結
合し結合した電力をブランチ・アーム５６２，５
６４を介して出力ポートに送出する。このような
結合器は、1981年、２月、IEEE Transactions
on Electron Devices.Vol.ED−28、No.２の
Raymond C.Waterman、Jr.等の「CaAs
Monolithic Lange and Wilkinson Couplers」
に記載されている。３ポート結合器の出力は出力
ポート５７０に電気的に接続される。コンデンサ
５１８，５２６，５４４，５５２ａ，５５２ｂ，
５２７ａ及び５２７ｂは、コンデンサ５２６につ
いて説明したと同様に形成される。 動作において、伝送ライン５１２に送られる入
力信号は各ゲート電極５３２ａ，５３２ｂに結合
される。これらの信号は、ライン２９i_2a，２９
ｉ_2aから制御ゲート電極５３４ａ，５３４ｂに送
られる制御信号に従つて、ドレーン電極５３６
ａ，５３６ｂの１つに選択的に結合される。も
し、ライン２９i_2a，２９_2a上の制御信号に応答
して入力信号がドレーン電極５３６ａに結合され
たとすると、その信号の位相は伝送ライン５５４
ａを通つてφ₁＋Δφ_aだけシフトされる。 これに対し、ドレーン電極５３６ｂから結合器
５６０への電気長はφ₁の位相シフトに相応する
路長も与える。こうして、もし、ライン２９i_2a，
２９ｉ_2a上の制御信号に応答して、入力信号がド
レーン電極５３６ｂに結合されるとすれば、その
信号の出力５７０での位相は伝送ライン５５３を
通してφ₁だけシフトされる。従つて、出力５７
０におけるφ₁又はφ₁＋Δφ₁の入力信号に対する位
相シフトが、ライン２９i_2a，２９_2a上の制御信
号に応答して選択される。そのような位相シフト
段が複数カスケードに接続されて移相器４０を形
成する。 第５図を再び参照すると、伝送ライン５１２上
の入力信号に対し所定の位相シフトを有する出力
信号をポート５７０ｄに発生させるために使用す
る能動不可逆移相器４０は、４つのカスケード接
続された位相シフト段４０ａ〜４０ｄを含んでい
る。第６〜８図に従つて実現された各位相シフト
段４０ａ〜４０ｄは、入力信号に対し夫々Δφ_a＝
180°、Δφ_b＝90°、Δφ_c＝45°及びΔφ_d＝22.5°の
位相
シフトを選択的に与える。各位相シフト段は出力
整合回路５４５ａと３ポート結合器５６０との間
に独自の長さの伝送ラインを有する。伝送ライン
の各長さは、伝送ライン５５３の長さに対して、
独自の位相シフトに対応した路長差を与える。ラ
イン２９i_2a〜２９i_2d、及び２９_2a〜２９_2dｂ
上の制御信号に応答して0°又は180°、0°又は90°、
0°又は45°、0°又は22.5°の位相シフト増分の選択的
組合せは、位相シフト段４０ａ〜４０ｄによつて
与えられ、ライン２９i_2a〜２９i_2d及び２９_2a〜
２９ｉ_2dによつて送られる制御信号はＡ〜Ｄ及び
Ａ〜Ｄによつて夫々示される。入力信号が移相器
４０を通して受ける位相シフトφは次の理論式で
表わされる。 φ〔（Ａ（φ₁＋Δφ_a）＋（φ₁））＋（Ｂ（
φ₁＋Δφ_b）＋（φ₁））＋（Ｃ（φ₁ ＋Δφ_c）＋（φ₁））＋（Ｄ（φ₁＋Δφ_d）
＋（φ₁））〕 このように、移相器４０は、段４０ａの伝送ラ
イン５１２に送られる信号の位相を０から360°ま
で22.5°増分で変えるのに使用される。 ここで第９Ａ〜９Ｄ図を参照すると、第５図の
各段に対し独自の位相シフト増分を与えるのに使
用される伝送ライン部５５３及び５５４ａ〜５５
４ｄが示され、類似部分は同じ数字で表わしてい
る。伝送ライン５５３及び５５４ａ〜５５４ｄは
３ポート結合器５６０の薄膜負荷抵抗５６２及び
ブランチ・アーム５６４を有する入力ポート５６
５，５６７とインピーダンス整合回路５４５ａ，
５４５ｂに結合される。伝送ライン５５４ａ〜５
５４ｄは半絶縁基板４１の上にストリツプ導体５
５５ａ〜５５５ｄ及び５５７によつて形成され、
接地面４３は絶縁体（ここでは半絶縁基板４１に
よつて分離されている。ストリツプ導体５５５ａ
〜５５５ｄ及び５５７は対応する伝送ライン５５
４ａ〜５５４ｄ及び５５３に50オーム特性インピ
ーダンスを与える。伝送ライン５５４ａ〜５５４
ｄの各々は、伝送ライン部５５３に対し相応する
正確な微小波長λ_c／2ⁿに等しい電気長を有する。
ここでλ_cは能動移相器の公称又は中心帯動作周波
数の波長であり、ｎは段の総数である。従つて、
伝送ライン５５４ａは伝送ライン５５３に対しλ
_２／２に等しい路長（Δφ_a）ｂを有する。同様に、
伝送ライン部５５３に対して各セグメント５５４
ｂ〜５５４ｄの路長はλ_c／４、λ_c／８、λ_c／16で
ある。従つて、伝送ライン５５４ａ〜５５４ｄ
は、伝送ライン部５５３に対して、180°、90°、
45°及び22.5°の信号の位相シフトに対応する路長
差を表わす。 ここで第１０図を参照すると、第４図に示すト
ランシーバ装置１２i″に適合する２チヤンネル移
相器４４が示され、該移相器はチヤンネル４７及
び４９を有し、またカスケード接続された４つの
１ビツト位相シフト段（P.S.段）４４ａ〜４４ｄ
を含んでいる。２チヤンネル位相シフト段４４ａ
〜４４ｄは、各段の位相シフト回路網を形成する
路長差（位相シフト増分）（Δφ_i）を除き同じも
のである。２チヤンネル移相器の各チヤンネルは
２つの信号路の１つを提供し、その路はライン２
９i_2a〜２９i_2d及び２９_2a〜２９_2d上に送られ
る制御信号に応答して選択される。これらの信号
路はφ₁の位相シフト又はφ₁＋Δφ_iの位相シフトを
与える（ここでｉは段数である）。第１０図に示
す４つの段４４ａ〜４４ｄに対する位相シフト増
分（Δφ_i）は、第９ａ〜９ｄ図に関連して説明し
たように、Δφ_a＝180°、Δφ_b＝90°、Δφ_c＝45°及
び
Δφ_d22.5°である。 ここで、第１１図を参照すると、位相シフト段
の１つ（ここでは位相シフト段４４ａ）が例示的
に示される。位相シフト段４４ａはFET５３０
ａ〜５３０ｄを含み、その各FETは、一対のゲ
ート電極５３２ａ〜５３２ｄ及び５３４ａ〜５３
４ｄ、ドレーン電極５３６ａ〜５３６ｄ及び共通
ソース電極５３８を有する。FET５３０ａ〜５
３０ｄは、本発明と同じ譲受人に付与された米国
特許第4313126号に開示された型式の双極双投
FETスイツチ５３０で実現できる。FET５３０
ａ〜５３０ｄの各々は、コモン（接地）ソース形
態で接続される。各FET５３０ａ〜５３０ｄは、
図示の如く、他のFET５３０ａ〜５３０ｄに非
常に接近して基板４１上に形成される。FET５
３０ａ〜５３０ｄは、第６，７図に関連して説明
したように、入力信号に与えられるゲイン及び位
相がほぼ等しくなるように組立てられる。 第１移相器チヤンネル４７は、位相シフト段４
４ａに対し信号入力を与える伝送ライン３２ａを
通してトランシーバ装置１２i″に結合されるマイ
クロ波伝送ライン５１２を含んでいる。マイクロ
波伝送ライン５１２は、第６〜８図に関連して前
述したインピーダンス整合回路５１３ａに電気的
に接続される。整合回路５１３は共通入力接続部
５３２に電気的に接続される。入力接続部５３２
はFET５３０ａ，５３０ｂの夫々の入力ゲート
電極５３２ａ，５３２ｂに結合される。レーダ・
システム１１からライン２９i_2a，２９_2a上に送
られる信号は第２ゲート電極５３４ａ，５３４ｂ
に送られ、入力ゲート電極５３２ａ，５３２ｂ上
の入力信号の対応するFET５３０ａ，５３０ｂ
のドレーン電極５３６ａ，５３６ｂへの導通を制
御するライン２９i_2a，２９_2aに送られる制御信
号の高周波成分は、コンデンサ５２７ａ，５２７
ｂによつて接地に短絡される。入力ゲート電極５
３２ａ，５３２ｂに等しく与えられる入力信号
は、制御ゲート電極５３４ａ，５３４ｂに送られ
るライン２９i_2a，２９_2a上の制御信号に従つて
対応するドレーン電極５３６ａ，５３６ｂに選択
的に結合される。ドレーン電極５３６ｃは、第５
〜７図に関連して記載したインピーダンス整合回
路網５４５ａに電気的に接続される。ドレーン電
極５３６ｂは、同様にインピーダンス整合回路網
５４５ｂに電気的に接続される。インピーダンス
整合回路網５４５ａはマイクロ波伝送ライン５５
４ａに結合される。同様にインピーダンス整合回
路網５４５ｂはマイクロ波伝送ライン５５３に結
合される。伝送ライン５５３及び５５４の第２端
は周知の３ポート結合器５６０の入力ポート５６
５，５６７の対に結合される。 デジタル位相シフト段４４ａの第２チヤンネル
４９は、伝送ライン３２ｇ（第２図）を通してト
ランシーバ装置１２i″（第４図）に結合されるマ
イクロ波伝送ライン５１２′を含み、該ラインは
チヤンネル４９に信号入力を与える。マイクロ波
伝送ライン５１２′は、第５〜７図に関連して前
述したようにインピーダンス整合回路５１３′に
電気的に接続される。第２整合回路５１３′は共
通接続点５３２′に電気的に接続される。共通接
続点５３２′はFET５３０ｃ，５３０ｄの入力ゲ
ート電極５３２ｃ，５３２ｄに電気的に接続され
る。FET５３０ｃ，５３０ｄの制御ゲート５３
４ｃ，５３４ｄはゲート電極パツド５２４，５２
７に夫々電気的に接続される。制御電極５３４
ｃ，５３４ｄには、レーダ・システム１１（第１
図）からライン２９i_2a，２９_2a上の信号が送ら
れ、入力ゲート電極５３２ｃ，５３２ｄ上の入力
信号のFET５３０ａ，５３０ｂのドレーン電極
５３６ｃ，５３６への導通が制御される。ドレー
ン電極５３６ｃ，５３６ｄは、第６〜８図に関連
して説明したように、インピーダンス整合回路網
５４５ｃ，５４５ｄに電気的に接続される。伝送
ライン５５３′及び５５４a′はインピーダンス整
合回路網５４５ｃ，５４５ｄと３ポート結合器５
６０′との間に結合される。３ポート結合器５６
０′は出力ポート５７０′に電気的に接続される。 チヤンネル４７に対し、ドレーン電極５３６ａ
の３ポート結合器５６０への接続の全路長差は、
第９ａ〜９ｄ図に関連して説明したように、φ₁
＋Δφ_aに等しい移相シフトに相応するものを与え
るように選択される。ドレーン電極５３６ｂの３
ポート結合器への接続の全路長差はφ₁に等しい
位相シフトに相応して与えるように選択される。
ゲート電極５３２ａ，５３２ｂに加えられる信号
の位相は、制御ゲート電極５３４ａ，５３４ｂに
送られる制御信号に従つて、φ₁＋Δφ_a又はφ₁だけ
選択的にシフトされる。同様に、伝送ライン５５
３′，５５４a′はドレーン５３６ｃ，５３６ｄ間
のチヤンネル４９にφ₁＋Δφ_a又はφ₁の路長を与え
る。 再び第１０図を参照すると、チヤンネル４７及
び４９を有する２チヤンネル移相器４４は段４４
ａ〜４４ｄを有し、各段は加えられた信号に独自
の位相シフトを与える。各チヤンネルは、ライン
２９i_2a，２９i_2d、２９_2a〜２９_2dの制御信号
に応答して、位相シフト増分Δφ_a＝180°、Δφ_b＝
90°、Δφ_c＝45°、及びΔφ_d＝22.5°の選択的組合せ
を与える。 ここで、第１２図を参照すると、位相シフト段
４４abが示され、該シフト段は、一方側に接地
面４３を有する半絶縁基板４１の上に形成され
る。低インダクタンス接地接続５３７がソース電
極領域５３８に形成される。５２６等の平行板コ
ンデンサが、第６Ｂ図に関して前述したように、
基板４１上に形成される。交差する信号路は、第
６Ａ図に関連して説明したように、周知の空隙メ
ツキ・オーバーレイによつて相互に絶縁される。 第８図を参照すると、４ビツト移相器４０及び
４４′の各々に対する正味の全ゲインは段当り約
８デジベル（db）又は2dbである。各段は入力信
号の分割で3dbの損失を与え、他の3dbの損失は
３ポート結合器５６０で再結合する電力のためで
ある。寄生損失及び整合回路網による全損失は
1db以下である。相当の不整合を考慮すると、約
8dbのゲインがＸ帯で動作するデユアル・ゲート
FETから実現できる。こうして、第９図及び第
１２図の移相器に対し、段当り約2db又は8dbの
正味ゲートが実現できる。常に、段当り１つで、
４つのFETのみが、各移相器４０，４４におい
て動作するので、直流電力消費は１つのFETに
対するものの４倍となる。 第１３図を参照すると、トランシーバ装置１２
ｉ及び１２i′（第２図及び第３図）に適合する移
相器の他の実施例として４ビツト・デジタル制御
移相器４０′が示され、該移相器は単極４投
（SP4T）FETスイツチ１３３０を有する第１段
４０a′bとSP4T FETスイツチ１３７０を有する
第２段４０b′とを含む。SPT4T FETスイツチ１
３３０及び１３７０は前述した米国特許第
4313126号に開示される型式のものである。各段
４０a′，４０b′bは接地面（図示せず）．を有する
基板（図示せず）上に形成される。 ４ビツト・デジタル移相器４０′の第１段４０
a′は、更に、FET１３３０ａ〜１３３０ｄを含
んでいる。FET１３３０ａ〜１３３０ｄは、入
力信号に与えられるゲイン及び位相は、第５〜７
図に関連して説明したように、ほぼ等しい。各
FET１３３０ａ〜１３３０ｄは、入力ゲート１
３３２ａ〜１３３２ｄ、制御ゲート１３３４ａ〜
１３３４ｄ、ドレーン電極１３３６ａ〜１３３６
ｄ、及びソース領域１３３８を有する。FET１
３３０ａ〜１３３０ｄはコモン（接地）ソース形
態で接続される。低インダクタンス接地接続は、
ソース電極１３３８から接地面４３（図示せず）
に周知のホール接続によつて行なわれる。 マイクロ波伝送ライン５１２は、第４〜６図に
関連して前述したように、50オームのインピーダ
ンスを有し、インピーダンス整合回路５１３に結
合される。インピーダンス整合回路は入力ゲート
電極１３３２ａ〜１３３２ｄに結合される。ドレ
ーン１３３６ａ〜１３３６ｄは、第８図に関連し
て前述したような型式の同一インピーダンス整合
回路網５４５ａ〜５４５ｄに電気的に接続され
る。インピーダンス整合回路網５４５ａ〜５４５
ｄは特性インピーダンスZo（ここでは50オーム）
を有する伝送ライン１３２０に結合される。伝送
ライン１３２０は、50オーム（伝送ライン１３２
０の特性インピーダンス）に等しい値の抵抗１３
２２の１端で終端している。抵抗１３２２は伝送
ライン１３２０及び接地の間にシヤント状に結合
される。ドレーン電極１３３６ｄはインピーダン
ス整合回路５４５ｄを介して伝送ライン１３２０
の端部に電気的に接続される。FET１３３０ｃ
のドレーン１３３６ｃは、伝送ライン１３２６の
一部を形成する整合回路５４５ｃを介して伝送ラ
イン１３２０に電気的に接続され、FET１３３
０ｂのドレーン電極１３３６ｂは、伝送ライン１
３２４の一部を形成する整合回路５４５ｂを介し
て伝送ライン１３２０に電気的に接続され、
FET１３３０ａのドレーン電極１３３６ａは、
伝送ライン１３２２の一部を形成する整合回路５
４５ａを介して伝送ライン１３２０に電気的に接
続される。ここで、総ての伝送ライン部１３２２
〜１３２６は同じ電気長を有し、各部が印加信号
の位相を同量シフトする。伝送ライン５１２を通
して送られる入力信号の位相に対する出力信号の
総位相シフト量は、同じ電気長の伝送ライン部１
３２２，１３２４及び１３２６の各々によつて与
えられる位相シフトの合計で、その出力信号はド
レーン電極１３３６ａ〜１３３６ｄの選択された
１つから出力ポート１３３１に通過する。 動作において、入力信号は、レーダ・システム
１１（第１図）の適当な変更によつて与えられる
ライン２９i_2a〜２９i_2dから制御ゲート電極１３
３４ａ〜１３３４ｄに送られる制御信号に従つて
選択される、ゲート電極１３３２ａ〜１３３２ｄ
と対応するドレーン電極１３３６ａ〜１３３６ｄ
との間に結合されたり、分離されたりされる。制
御ライン２９i_2a〜２９i_2dの制御信号は論理的制
御信号である。このライン２９i_2a〜２９i_2dの信
号の１つは「オン」状態で選択され、残りの信号
は「オフ」状態にされて、FET１３３０ａ〜１
３３０ｄの１つのFETのみが導通状態に、残り
のFETが不導通にされる。同様に、第１段から
の出力信号は、ライン２９i_2e〜２９i_2hを介して
制御ゲート電極１３７４ａ〜１３７４ｄに送られ
る制御信号に応答して、選択されるゲート電極１
３７２ａ〜１３７２ｄと対応するドレーン電極１
３７６ａ〜１３７６ｄとの間で、結合されたり、
又は分離される。 制御ゲート電極１３３４ａ〜１３３４ｄの１つ
に送られる制御信号に応答して、FET１３３０
ａ〜１３３０ｄの対応する１つが導通状態にさ
れ、そのFETの入力ゲート電極の入力信号をそ
のFETの対応するドレーン電極に結合する。
FET１３３０ａ〜１３３０ｄの残りのFETは、
制御ゲート１３３４ａ〜１３３４ｄの残りのもの
送られる制御信号によつて不導通に保持される。
こうして、ドレーン電極１３３６ａから伝送ライ
ン１３２０に結合される信号は、ドレーン電極１
３３６ａ上の入力信号の位相に対し正味3Δφの位
相シフトを有する。これは、ドレーン電極１３３
６ａから結合される信号は出力ポート１３３０に
到達するまでに伝送ライン１３２０の３つの位相
シフト部１３２２，１３２４及び１３２６を通過
するからである。同様に、ドレーン電極１３３６
ｂから伝送ライン１３２０に加えられる信号は、
正味2Δφの位相シフトを有し、ドレーン電極１３
３１ｃから伝送ライン１３２０に加えられる信号
はΔφの位相シフト増分を有し、ドレーン電極１
３３６ｄから伝送ライン１３２０に加えられる信
号はドレーン電極１３３６ｄ上の信号に対し0°の
位相シフト増分を有する。制御ゲート１３３４ａ
〜１３３４ｄに送られる制御信号の選択的印加に
よつて、3Δφ、2Δφ、Δφ又は位相シフト増分が
得られる。22.5°に等しい第１段の各位相シフト
増分（Δφ）の電気長を選択することによつて、
67.5°に及び全位相シフトが第１段によつて供給
される。整合回路網５４５ａ〜５４５ｄによつて
与えられる位相シフトは各ドレーン電極整合回路
に対し等しく、発生される位相シフト微分に影響
を与えない。 第１段４０a′の出力は第２段４０b′の入力に接
続される。４ビツト・デジタル移相器４０′の第
２段４０b′は伝送ライン１３２０′の電気長を除
き第１段４０a′と同一である。同様に、第１段４
０a′について説明したように、４ビツト・デジタ
ル移相器４０′の第２段は伝送ライン１３２０′の
一部に電気的に接続されるドレーン電極１３７６
ａ〜１３７６ｂを有する。伝送ライン１３２０′
の位相シフト増分はここでは90°に設定される。
従つて、出力１３３１′において270°の全位相シ
フトは第２段４０b′で得られる。67.5°の全位相シ
フトを有する第１段４０a′との組合せによつて、
22.5°増分で360°の位相シフトを与えることが可能
な４ビツト・デジタル移相器４０′を提供する。 ここで、第１４図を参照すると、トランシーバ
装置１２ｉ（第２図）のＴ／Ｒスイツチ１８ｂ，
１８ｄ及び移相器４０を取り替えることによつて
また、トランシーバ装置１２i″（第４図）の移相
器４４を取り替えることによつて、適合し得るデ
ジタル制御位相シフト部５０が示され、該位相シ
フト部は第１３図の単一チヤンネル移相器４０′
とFET１４１０ａ〜１４１０ｄを含んでいる。
各FET１４１０ａ〜１４１０ｄは、図示の如く、
信号ゲート電極１４１２ａ〜１４１２ｄ、制御ゲ
ート電極１４１４ａ〜１４１４ｄ、ドレーン電極
１４１６ａ〜１４１６ｄ及びソース電極１４１８
ａ〜１４１８ｄを有する。FET１４１０ａ〜１
４１０ｄはコモン（接地）ソース形態で接続され
る。FET１４１０ａ〜１４１０ｂの信号ゲート
電極１４１２ａ，１４１２ｂは、第５図に関連し
て説明したように、一対のインピーダンス整合回
路５１３を介して、トランシーバ装置１２ｉ（第
２図）の伝送ライン３２ａ及び３２ｇに結合され
る。各ドレーン電極１４１６ａ，１４１６ｂは伝
送ライン１４２０を通して移相器４０′に結合さ
れる。移相器４０′の出力はFET１４１０ｃ，１
４１０ｄの入力ゲート電極１４１２ｃ，１４１２
ｄに伝送ライン１４２２及びインピーダンス整合
回路５１３を通して結合される。ドレーン電極１
４１６ｃ，１４１６ｄはトランシーバ装置（第２
図）の伝送ライン３２ｈ及び３２ｇに夫々結合さ
れる。動作において、入力チヤンネル１４３０，
１４３２の信号ゲート電極１４１２，１４１２ｂ
に送られる一対の入力信号の１つは、制御ゲート
電極１４１４ａ，１４１４ｂに送られるライン２
９i₁，２９i₁上の信号に応答して、相応するドレ
ーン電極１４１６ａ，１４１４ｂに選択的に結合
される。その選択的に結合された信号は移相器４
０′に送られ、その信号の位相は前述の制御信号
２９i_2a〜２９i_2hに応答してシフトされる。一対
の出力チヤンネル１４３４，１４３６の１つは制
御ゲート電極１４１４ｃ，１４１４ｄに送られる
ライン２９i₁，２９i₁上の信号によつて選択され
る。位相シフトされた信号はFET１４１０ｃ，
１４１０ｄの入力ゲート電極１４１２ｃ，１４１
２ｄに結合される。入力ゲート電極１４１２ｃ，
１４１２ｄの各々に送られる位相シフトされた信
号は、前述の如く、制御ゲート１４１４ｃ，１４
１４ｄに送られるライン２９i₁，２９i₁上の制御
信号に応答して、ドレーン電極１４１６ｃ，１４
１６ｄの１つに選択的に結合される。ドレーン電
極１４１６ｃ，１４１６ｄの選択された１つの信
号は、受信モードの間は伝送ライン３２ｈに結合
され、送信モードの間はトランシーバ装置１２ｉ
（第２図）の３２ｄに結合される。 FET当り１ミリワツトの電力消費があるとす
ると、移相器５０の電力消費は、４つのFETが
同時に導通するので４ミリワツトである。移相器
の動作中、４つの可逆スイツチの２つのFETが
導通し、各段４０a′及び４０b′（第１３図）の１
つのFETが導通する。移相器５０に対する正味
の全ゲインは約4dbである。これは次の様に推測
される。入力信号を位相シフト段４０a′（第１３
図）のFET１３３０ａ〜１３３０ｄの４チヤン
ネルに分割されるための6dbの損失があり、段４
０b′（第１３図）に対する入力信号の分割による
6dbの損失がある。更に、伝送ライン１３２０及
び１３２０′（第１３図）のための終端抵抗１３
２２に起因する3dbの損失が各段（４０a′，４０
b′）に存在し、寄生及び整合回路による段当り
1dbの損失が存在する。これら損失は、各FETに
対し最低で8dbのゲインによつて部分的に補償さ
れ、段当り多くて2dbの損失となる。更に、FET
スイツチ１４１０ａ〜１４１０ｄは16dbのゲイ
ンを与える（スイツチ当り8db、同時に２スイツ
チが動作）。しかし、このゲインは、FET１４１
０ａ，１４１０ｄの２チヤンネルに信号を分割す
ることにより3db減少し、寄生及び整合回路によ
り1db減少する。従つて、移相器５０に対する正
味ゲインは約4dbとなる。 ここで、第１５図を参照すると、トランシーバ
装置１２ｉ（第２図）及び１２i′（第３図）に適合
する移相器の他の実施例である移相器４０″が示
され、該移相器は、カスケード接続される第１位
相シフト段４０a″、第２位相シフト段４０b″及び
第３位相シフト段４０c″を含んでいる。各位相シ
フト段４０a″，４０b″及び４０c″は第６〜８図に
関連して説明したデジタル制御位相シフト段４０
ａと類似したものである。しかし、位相シフト段
４０a″は、ここでは、0°と90°の間の連続可変位
相シフトを与える。位相シフト段４０b′はφ＝0°
又はφ＝90°の位相シフトを発生し、位相シフト
段４０c″はφ＝0°又はφ＝180°の位相シフトを与
えるのに使用される。位相シフト段４０a″，４０
b″及び４０c″のカスケード接続は、入力信号の位
相を0°から360°の範囲で連続的に変化させること
ができる移相器４０″を提供する。 第１６，１７図を参照すると、段４０a″〜４０
c″の例示的な１つ、４０a″が示され、該段４０
a″は接地面４３を有する基板４１上に形成され
る。位相シフト段４０a″はトランシーバ装置１２
ｉ（第２図）の伝送ライン３２ｂに結合される。
位相シフト段４０a″は、第５図に関連して説明し
た入力整合回路網５１３とトランシーバ装置１２
ｉ（第２図）の伝送ライン３２ｂとの間に結合さ
れる。整合回路網５１３は、一対のFET５３０
ａ，５３０ｂの入力ゲート電極５３２ａ，５３２
ｂに結合される。FET５３０ａ，５３０ｂは、
更に、制御ゲート電極５３４ａ，５３４ｂ、ソー
ス電極５３８ａ，５３８ｂ及びドレーン電極５３
６ａ，５３６ｂを含む。FET５３０ａ，５３０
ｂは、入力ゲート電極５３２ａ，５３２ｂに送ら
れる入力信号に与えられるゲインと位相が第６図
に関連して説明したようにドレーン電極５３６
ａ，５３６ｂにおいてほぼ等しくなるように組立
てられる。FET５３０ａ，５３０ｂは、図示の
如く、コモン（接地）ソース形態で接続される。
制御ゲート電極５３４ａ，５３４ｂには制御ライ
ン２９i_3a，２９i_3bから電圧レベル制御信号が送
られる。レーダ・システム（第２図）はライン２
９i_3a，２９i_3b（第２図には示さず）上にその制御
信号を与える。制御ライン２９i_3a，２９i_3b上の
信号のレベルは、各FETの動作点即ち、ドレー
ン電極５３６ａ，５３６ｂに加えられる信号の振
幅を制御するのに使用される。ドレーン電極５３
６ａ，５３６ｂは、第６〜８図に関連して説明し
たように、コンデンサ５４４及びインピーダンス
整合回路網５４５ａ，５４５ｂに電気的に接続さ
れる。本発明の好適実施例においては、インピー
ダンス整合回路網５４５ａ，５４５ｂは周知の４
ポート又は直角位相結合器１５６０に電気的に結
合される。このような結合器．は、1981年、２月
のIEEE Transactions on Electron Devices、
Vol.ED−28、No.２、Raymond C.Waterman、
Jr.等の「GaAs Monolithic Lange and
Willkinson Couplers」に記載されている。直角
位相結合器は、各入力の入力信号を出力に直角位
相で結合する。即ち、結合器の出力１５７０に結
合されるドレーン電極５３６ｂからの入力信号の
位相が、結合器の出力１５７０に結合されるドレ
ーン電極５３６ａからの入力信号の位相から90°
遅れる。 このように、本発明のこれまでの実施例と異な
つて、制御ゲート電極５３４ａ，５３４ｂに送ら
れる信号が制御信号の相補的対であるとき、
FETをオフ又はオンにするめに与えられる信号、
及び制御ゲート電極５３４ａ，５３４ｂにライン
２９i_3a，２９i_3bから送られる信号は、FETのピ
ンチオフ及び零ボルト「オン」レベルとの間で選
択される。 第５〜１４図に関連して開示される実施例にお
いて、ドレーン電極で測定したとき、入力ゲート
電極に送られる入力信号Vi＝A_pejtに対する出力
電圧信号V₀は、次の様に表らされる。 V_p＝BA_pe^j(〓^t+〓⁾ ここでＢはゲイン、ΨはFETによつて入力信
号に与えられた位相である。しかし、制御ゲート
５３４ａ，５３４ｂに送られるライン２９i_3a，
２９i_3bの制御信号がFETの動作点をオフとオン
との間で変化させる電圧レベル信号を与えるとす
ると、FET５３０ａ，５３０ｂはスイツチとし
て機能せず、むしろFET５３０ａ，５３０ｂは
可変ゲイン増幅器として機能する。FET５３０
ａの出力電圧V_p ^(A)が制御ゲート５３４ａに送ら
れる制御ゲート電圧V_(g)の関数であるとき、電圧
V_p ^(A)からの結合器１５６０の出力の出力電圧V_pt
の一部はV_p＝B_AA_pe^j(〓^t+〓⁺〓〓ⁿ⁾で与えられる。こ
こで、B_Aは制御ゲート電圧の関数としてのFET
５３０ａのゲインであり、Δφnはｎ段目のFET
のドレーン電極と結合器１５６０の出力との間の
路長に相応する位相シフトである。FET５３０
ａとFET５３０ｂの出力電圧は夫々次の様に表
わされる。 V_p ^(A)＝B_AA_pe^j(〓^t+〓⁾ V_p ^(B)＝B_BA_pe^j(〓^t+〓⁾ 直角位相結合器１５６０は２つの入力信号V_p ^(A
）とV_p ^(B)とを90°位相をずらして結合するので結合
器１５６０の出力電圧は次の様に表わされる。 V_pT＝V_p ^(A)−jV_p ^(B) ＝B_AA_pe^j(〓^t+〓〓〓^A)＋B_BA_pe^j(〓^t+〓〓〓^B) ＝A_pe^j(〓^t+〓〓〓^A)〔B_A＋B_Be^-j〓^/2〕 これを簡単に表わせば V_pt＝A_p′B′e^j〓 となる。ここでB′＝（B_A ²＋B_B ²）^1/2、tanθ＝B_B／
B_Aこのように、入力信号Vi（第１５図）の位相は
その入力信号のV_p ^(A)、V_p ^(B)の振振の比に従つてシ
フトされる。その入力信号は各ドレーン電極５３
６ａ，５３６ｂに結合され、90°の位相ずれの状
態で結合されて直角位相結合器１５６０の出力に
おける信号V_pt（第１５図）を与える。 従つて、B₁とB₂の値を選択することによつて、
０とπ／２の間の任意の位置が実現できる。B₁
とB₂と比はただ１つの位相を決定するのでB′を
一定、即ち段４０a″の全ゲインをほぼ一定にする
ことが可能となる。これは、B₁とB₂の値を別々
に調節することによつて達成される。これによつ
て、位相制御と共に振振の制御をも可能となる。 例として、π／16の最小位相シフト増分に対し
ほぼ一定の振幅B′で８つの位相シフト増分を０
とπ／２との間で与えるB₁とB₂の値は次の表の
通りである。 【表】 可変シフト段４０a″によつて与えられる最小位
相シフト増分は、位相シフト段４０a″のFET５
３０ａ，５３０ｂの制御ゲート電極に加えられ
る。電圧の制御の程度によつてのみ制限される。 位相シフト段４０a″は位相シフト段４０b″に図
示の如くカスケード接続される。位相シフト段４
０b″は位相シフト段４０a″と同じものである。段
４０a″と４０b″bとの唯一の差は、位相シフトを
生じさせる技術（方法）である。位相シフト段４
０b″によつて与えられる0°又は90°の位相シフト
は、第６〜８図に関連して前述したように、
FET５３０ａ〜５３０ｂがオン状態にバイアス
されるように制御することによつて決定される。 位相シフト段４０c″は、インピーダンス整合回
路網５４５ａ及び結合器１５６０の間に結合され
る伝送ライン部５５４ｂ（第９ｂ図）のような付
加的な90°の路長差を含む以外は、位相シフト段
４０a″と同様である。 ここで第１８，１９図を参照すると、伝送ライ
ン３２ａ（第２図）に結合される第１ブランチ・
ポート１９ａと、伝送ライン３２ｈ（第２図）に
結合される第２ブランチ・ポート２１ａと、伝送
ライン３３ｉ（第２図）に結合される共通ポート
２０ａと、を有する双方向スイツチ１８ａが示さ
れる。双方向スイツチ１８ａは、基板４１上に形
成され、基板４１の下面に形成される接地面４３
を有する。FET５０ａ，５０ｂは基板４１の一
部の上に形成される。好適実施例において、
FET５０ａ，５０ｂは複数のFETセルを有し、
各セルは、第２０図に示すように、各セルのドレ
ーン電極とソース電極との間に結合されるリアク
タンス性要素（C″）を有する。回路網、ここで
はFET５０ａは各FETセルのドレーン電極の
各々を相互接続して形成される。このように回路
網は伝送ライン部５８ａ，５８ｂの特性インピー
ダンス（ここでは50オーム）に等しい特性インピ
ーダンスを有して形成される。その回路網は次の
様に形成される。各FETのセル間に結合される
とき所定の特性インピーダンスZ_p＝（L_L（C_L＋２
（C″／ｄ）））^1/2を与えるように、単位長当りの分
布インダクタンス（L_L）と単位長当りの分布キ
ヤパシタンス（C_L）とを有するマイクロストリ
ツプ導体５９の長さ(d)が選択される。双方向スイ
ツは、更に、一対の伝送ライン５８ａ，５８ｂを
含み、その各々は４分の１波長（λ_c／４）にほぼ
等しい電気長を有する。ここで、λ_cは回路につい
ての公称動作周波数の波長である。FET５０ａ
の第１ドレーン電極５４ａは、第１ブランチ・ポ
ート１９ａと伝送ライン５８ａの一端に結合され
る。伝送ライン５８ａはブランチ・ポート１９ａ
と共通ポート２０ａとの間に結合される。第
2FET５０ｂのドレーン電極５４ｂは第２ブラン
チ・ポート２１ａと伝送ライン５８ｂの一端に結
合される。伝送ライン５８ｂの他端は共通ポート
２０ａに結合される。FET５０ａ，５０ｂのソ
ース５６ａ，５６ｂは接地に電気的に接続され
る。FET５０ａ，５０ｂは相補的信号を送る制
御ライン２９i₁，２９i₁に電気的に接続される。 Ｔ／Ｒスイツチ１８ａは、共通ポート２０ａに
送られるトランシーバ装置１２ｉ（第２図）の伝
送ライン３３ｉ上の信号を、ゲート電極５２ａ，
５２ｂに送られるライン２９i₁，２９₁上の一
対の相補制御信号に従つてブランチ・ポート１９
ａ，２１ａの１つに結合するのに使用される。
Ｔ／Ｒスイツチ１８ａは共通ポート２０ａからの
入力信号を次の様にブランチ・ポート１９ａに結
合する。ライン２９i₁上の制御信号はFET５０ａ
のゲート電極５２ａに送られFET５０ａを不導
通状態にする。これに対応して、ライン２９i₁に
送られる制御信号はFET５０ｂのゲート電極５
２ｂに送られFET５０ｂを導通状態にする。
FET５０ｂを導通状態にすることによつて、シ
ヨート回路（接地への低インピーダンス路）が
ドレーン電極５４ｂに結合される伝送ライン５８
ｂの端部５８b′に生じる。この点から1/4波長
（伝送ライン５８ｂの第２端）では、第１端のシ
ヨート回路が、双方向スイツチ１８ａに対する動
作の中心帯周波数の波長にほぼ等しい波長を有す
るマイクロ波周波数信号に対しオープン回路
（高インピーダンス）として現われる。伝送ライ
ン５８ａと不導通状態のFED５０ａによるオー
プン回路は、伝送ライン５８ａの共通ポート側５
８a′に50オーム伝送ラインとして現われる。こう
して共通ポート２０ａ上の信号はブランチ・ポー
ト１９ａに結合される。同様に、ライン２９i₁，
２９i₁上に制御信号の相補対の状態を変えること
によつて、共通ポート２０ａ上のマイクロ波周波
数信号はブランチ・ポート２１ａに結合される。 本発明を好適実施例に従つて説明したが、本発
明の範囲内で他の実施例が可能であることは当業
者には明らかである。

【図面の簡単な説明】

第１図は、複数のトランシーバ装置を介して位
相制御アレイ・アンテナ装置に結合されるレー
ダ・システム全体のブロツク図である。第２図
は、第１図に示す複数のトランシーバ装置のうち
の１つのトランシーバ装置のブロツク図である。
第３図は、５ポート・スイツチを利用したトラン
シーバ装置のブロツク図である。第４図は、２チ
ヤンネル移相器を使用したトランシーバ装置のブ
ロツク図である。第５図は、４ビツト不可逆移相
器のブロツク図である。第６図は、１つのトラン
シーバ装置に使用される４ビツト不可逆移相器の
180°移相増分段の概略図である。第６Ａ図は、空
隙メツキ・オーバーレイによつて相互に絶縁され
たバイアス・ラインと出力ラインを示す。第６Ｂ
図は、基板上に形成された平行板コンデンサの断
面図である。第７図は、第５図に示す位相シフト
段のブロツク図である。第８図は、第５図に示す
位相シフト段の詳細回路図である。第９Ａ〜９Ｄ
図は、４ビツト移相器を実現するのに使用される
電気長差を与える伝送ライン対の平面図である。
第１０図は、４ビツト・デユアル・チヤンネル移
相器のブロツク図である。第１１図は、可逆移相
器の１つの段の回路図である。第１２図は、第１
１図のデユアル・チヤンネル移相器の段の概略図
である。第１３図は、４ビツト不可逆移相器の他
の実施例を示す。第１４図は、可逆スイツチを含
む第１３図の不可逆移相器のブロツク図である。
第１５図は、直角位相結合器を利用する可変移相
器の回路図である。第１６図は、第１５図に示す
可変移相器の平面図である。第１７図は、第１６
図に示すｎビツト可変移相器の１段のブロツク図
である。第１８図は双方向３ポート・スイツチの
概略図である。第１９図は第１８図に示す双方向
スイツチの回路図である。第２０図は第１８図の
双方向スイツチに使用される電界効果トランジス
タ（FET）の回路図である。 （符号説明）、１０：位相制御アレイ・アンテ
ナ、１１：レーダ・システム、１４：給電回路
網、２６ａ〜２６ｎ：アンテナ素子、４０：能動
移相器、４４：２チヤンネル移相器、５０：デジ
タル制御位相シフト部。

Claims (1)

1. 【特許請求の範囲】 １ 入力ポートに送られる一対の信号を90°の位
   相差で結合する装置と、 各トランジスタが第１制御電極、第２制御電極
   及び出力電極を有する一対のトランジスタであつ
   て、各トランジスタの第１制御電極には入力信号
   が送られ、各トランジスタの第２制御電極には電
   圧レベル制御信号が送られる一対のトランジスタ
   と、 から構成され、前記各トランジスタの出力電極は
   前記結合装置の入力ポートに電気的に結合され前
   記入力信号の位相に対し所定の位相シフトを有す
   る出力信号を前記結合装置の出力に与える移相
   器。 ２ 前記一対のトランジスタの各出力電極が直角
   位相結合器の対応する入力ポートに電気的に接続
   される特許請求の範囲第１項記載の移相器。 ３ 前記トランジスタがデユアル・ゲート電界効
   果トランジスタである特許請求の範囲第１項記載
   の移相器。 ４ 各トランジスタが一対の制御電極と１つの出
   力電極を有する一対のトランジスタを有する可変
   位相シフト段であつて、前記制御電極対の第１制
   御電極が共通入力に結合され、第２制御電極には
   電圧レベル制御信号が与えられ、各トランジスタ
   の出力電極は結合装置に接続され、該結合装置が
   一対の信号を90°の位相ずれの状態で結合して共
   通入力に送られる入力信号に対し0°と90°との間
   の位相シフトを有する出力信号を発生するもの
   と、 カスケード接続され、入力信号に対しデスクリ
   ート増分で0°と270°の間の位相シフトを有する出
   力信号を与える複数の位相シフト段と、 から成り、前記可変位相シフト段と複数の位相シ
   フト段とが相互接続され、前記位相シフト段の第
   １段に送られる入力信号に対し0°と360°との間で
   可変の位相シフトを有する出力信号を発生する、
   移相器。