JPH024173B2 - - Google Patents
Info
- Publication number
- JPH024173B2 JPH024173B2 JP10783385A JP10783385A JPH024173B2 JP H024173 B2 JPH024173 B2 JP H024173B2 JP 10783385 A JP10783385 A JP 10783385A JP 10783385 A JP10783385 A JP 10783385A JP H024173 B2 JPH024173 B2 JP H024173B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- law
- value
- output
- switching means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
〔概要〕
リニアコードをμ則コードまたはＡ則コードに
変換するデイジタル圧縮回路において、リニアコ
ードに定数を加算して出力を発生するとともにこ
の定数を切り替えられるようにし、加算出力にお
いて最初に“１”が現れる位置を検出するととも
にこの検出を行う範囲を切り替えられらるように
し、加算出力における上位ビツトからの“１”の
検出位置までのビツト数を計数するとともにこの
計数値をそのまままたは反転して出力することに
よつてμコードまたはＡ則コードのセグメント値
を得、“１”の検出位置に続く所定ビツト数の信
号を抽出して反転してまたはそのまま出力するこ
とによつてμ則またはＡ則のステツプ値を得るよ
うにした。
変換するデイジタル圧縮回路において、リニアコ
ードに定数を加算して出力を発生するとともにこ
の定数を切り替えられるようにし、加算出力にお
いて最初に“１”が現れる位置を検出するととも
にこの検出を行う範囲を切り替えられらるように
し、加算出力における上位ビツトからの“１”の
検出位置までのビツト数を計数するとともにこの
計数値をそのまままたは反転して出力することに
よつてμコードまたはＡ則コードのセグメント値
を得、“１”の検出位置に続く所定ビツト数の信
号を抽出して反転してまたはそのまま出力するこ
とによつてμ則またはＡ則のステツプ値を得るよ
うにした。
本発明はデイジタル音声信号を圧縮するための
デイジタル圧縮回路に係り、特にリニアコードか
らなる信号を、μ則コードとＡ則コードとに変換
する際に、共通の回路で処理を行うことができる
デイジタル圧縮回路に関するものである。
デイジタル圧縮回路に係り、特にリニアコードか
らなる信号を、μ則コードとＡ則コードとに変換
する際に、共通の回路で処理を行うことができる
デイジタル圧縮回路に関するものである。
PCM通信の符号器等において、リニアコード
からなる音声信号を通信方式に応じて、μ則コー
ドまたはＡ則コードに非直線符号化して、第３図
に示すような正、負の符号を表す最上位の符号ビ
ツト１ビツトと、次位のサイズを示すセグメント
値３ビツト、および最下位のサイズを示すステツ
プ値４ビツトとからなるPCMコードを作成する
ことが必要となる。本発明はこのような場合の符
号変換の目的に適用されるものである。
からなる音声信号を通信方式に応じて、μ則コー
ドまたはＡ則コードに非直線符号化して、第３図
に示すような正、負の符号を表す最上位の符号ビ
ツト１ビツトと、次位のサイズを示すセグメント
値３ビツト、および最下位のサイズを示すステツ
プ値４ビツトとからなるPCMコードを作成する
ことが必要となる。本発明はこのような場合の符
号変換の目的に適用されるものである。
PCM通信においては、デイジタル化された音
声信号を伝送する際の伝送効率を向上させるため
に、非直線形の量子化を行つて符号長を圧縮して
伝送する方法が広く行われており、この場合の非
直線符号化則として、μ則とＡ則とが一般に用い
られている。
声信号を伝送する際の伝送効率を向上させるため
に、非直線形の量子化を行つて符号長を圧縮して
伝送する方法が広く行われており、この場合の非
直線符号化則として、μ則とＡ則とが一般に用い
られている。
このような非直線符号化を行う場合には、送受
信端においてそれぞれリニアコードからμ則もし
くはＡ則コードへの、またはμ則もしくはＡ則コ
ードからリニアコードへの圧縮変換を行うことが
必要であるが、この場合の変換方法としては、リ
ニアコードとμ則またはＡ則コードとの対応関係
を記憶させた読み出しメモリ（ROM）を用い
て、テーブルルツクアツプ方式で変換を行う方法
が従来多く用いられている。
信端においてそれぞれリニアコードからμ則もし
くはＡ則コードへの、またはμ則もしくはＡ則コ
ードからリニアコードへの圧縮変換を行うことが
必要であるが、この場合の変換方法としては、リ
ニアコードとμ則またはＡ則コードとの対応関係
を記憶させた読み出しメモリ（ROM）を用い
て、テーブルルツクアツプ方式で変換を行う方法
が従来多く用いられている。
しかしながら、ROMを用いた符号変換方法は
処理速度は速いが、ROM自体によつて回路規模
が増大するという問題があり、そのため論理演算
処理によつてこのような変換を行う方法が用いら
れるようになつた。
処理速度は速いが、ROM自体によつて回路規模
が増大するという問題があり、そのため論理演算
処理によつてこのような変換を行う方法が用いら
れるようになつた。
従来、リニアコードからμ則コードまたはＡ則
コードへ、論理演算処理によつて変換を行うデイ
ジタル圧縮回路としては、リニアコードからμ則
コードへ、またリニアコードからＡ則コードへ、
それぞれ単一の変換処理を行うものは既に知られ
ている。
コードへ、論理演算処理によつて変換を行うデイ
ジタル圧縮回路としては、リニアコードからμ則
コードへ、またリニアコードからＡ則コードへ、
それぞれ単一の変換処理を行うものは既に知られ
ている。
しかしながら、リニアコードからμ則コードお
よびＡ則コードへの変換を、共通に処理すること
ができるデイジタル圧縮回路は、従来知られてい
なつた。
よびＡ則コードへの変換を、共通に処理すること
ができるデイジタル圧縮回路は、従来知られてい
なつた。
本発明はこのような従来技術の問題点を解決し
ようとするものであり、３種類の切替回路を設け
ることによつて、リニアコードからμ則コードお
よびＡ則コードへの変換を共通の回路によつて処
理することができるデイジタル圧縮回路を得供す
ることを目的としている。
ようとするものであり、３種類の切替回路を設け
ることによつて、リニアコードからμ則コードお
よびＡ則コードへの変換を共通の回路によつて処
理することができるデイジタル圧縮回路を得供す
ることを目的としている。
第４図はリニアコードからμ則コードへの圧縮
を行う場合のアルゴリズムを説明したものであ
り、第５図はリニアコードからＡ則コードへの圧
縮を行う場合のアルゴリズムを説明したものであ
る。第４図および第５図においては、ステツプ値
が０の場合をリニアなセグメント境界値として、
２進数で表示している。また第４図においてＡは
セグメント値、Ｂはリニアなセグメント境界値、
Ｃはセグメント境界値に定数＆H21（16進表示）
を加算した値を示し、第５図においてはＡはセグ
メント値、Ｂはリニアなセグメント境界値であ
る。ただし第４図Ｃにおける境界値＋＆H21の
値、および第５図Ｂにおけるリニアセグメント境
界値は、14ビツト目以上に“１”が立つている場
合は、すべて一定値“１ 1111 0000 0000”に製
限するものとし、従つて各図において14ビツト目
以上はすべて“０”として表示されている。
を行う場合のアルゴリズムを説明したものであ
り、第５図はリニアコードからＡ則コードへの圧
縮を行う場合のアルゴリズムを説明したものであ
る。第４図および第５図においては、ステツプ値
が０の場合をリニアなセグメント境界値として、
２進数で表示している。また第４図においてＡは
セグメント値、Ｂはリニアなセグメント境界値、
Ｃはセグメント境界値に定数＆H21（16進表示）
を加算した値を示し、第５図においてはＡはセグ
メント値、Ｂはリニアなセグメント境界値であ
る。ただし第４図Ｃにおける境界値＋＆H21の
値、および第５図Ｂにおけるリニアセグメント境
界値は、14ビツト目以上に“１”が立つている場
合は、すべて一定値“１ 1111 0000 0000”に製
限するものとし、従つて各図において14ビツト目
以上はすべて“０”として表示されている。
これらの両図から明らかなようにμ則のとき
は、境界値＋＆H21の値（第４図Ｃ）においてＳ
で示すように、MSBから何ビツト目に“１”が
立つているかによつて、一義的にセグメント値
（第４図Ａ）を決定することができ、この場合の
ステツプ値はその“１”より下位のビツトの値を
反転したものをとればよい。
は、境界値＋＆H21の値（第４図Ｃ）においてＳ
で示すように、MSBから何ビツト目に“１”が
立つているかによつて、一義的にセグメント値
（第４図Ａ）を決定することができ、この場合の
ステツプ値はその“１”より下位のビツトの値を
反転したものをとればよい。
またＡ則のときは、定数を加算しないで表示し
た境界値（第５図Ｂ）において、同様にＳで示す
ようにMSBから何ビツト目に“１”が立つてい
るかによつて、一義的にセグメント値（第５図
Ａ）を決定することができ、ステツプ値はその
“１”より下位の４ビツトの値をとればよい。た
だしセグメント値が“000”の場合だけは例外で
あつて、第５図Ｂに示される位置からステツプ値
が得られる。
た境界値（第５図Ｂ）において、同様にＳで示す
ようにMSBから何ビツト目に“１”が立つてい
るかによつて、一義的にセグメント値（第５図
Ａ）を決定することができ、ステツプ値はその
“１”より下位の４ビツトの値をとればよい。た
だしセグメント値が“000”の場合だけは例外で
あつて、第５図Ｂに示される位置からステツプ値
が得られる。
第１図は本発明の原理的構成を示したものであ
る。
る。
１０１は加算手段であつてリニアコードからな
る入力信号に定数を加算して出力を発生する。
る入力信号に定数を加算して出力を発生する。
１０２は第１の切替手段であつて、リニアコー
ドに加算すべき定数値をμ則またはＡ則に応じて
切り替える。
ドに加算すべき定数値をμ則またはＡ則に応じて
切り替える。
１０３は位置検出手段であつて、加算手段１０
１の出力において最初に“１”が現れる位置を検
出する。
１の出力において最初に“１”が現れる位置を検
出する。
１０４は第２の切替手段であつて、“１”の検
出を行うべき範囲を切り替える。
出を行うべき範囲を切り替える。
１０５は計数手段であつて、加算手段１０１の
出力におえる上位ビツトから最初の“１”検出位
置までのビツト数を計数する。
出力におえる上位ビツトから最初の“１”検出位
置までのビツト数を計数する。
１０６は所定ビツト抽出手段であつて、加算手
段１０１の出力における“１”の検出位置に続く
所定ビツト数の信号を抽出する。
段１０１の出力における“１”の検出位置に続く
所定ビツト数の信号を抽出する。
１０７は第３の切替手段であつて、計数手段１
０５をその計数出力をそのまままたは反転して出
力する。
０５をその計数出力をそのまままたは反転して出
力する。
１０８は第４の切替手段であつて、所定ビツト
抽出手段１０６の抽出信号を反転してまたはその
まま出力する。
抽出手段１０６の抽出信号を反転してまたはその
まま出力する。
第４図および第５図に示すように、リニアコー
ドに定数（μ則の場合は＆H21、Ａ則の場合は
０）を加算した結果における上位ビツトから最初
に“１”が現われるまでのビツト数はセグメント
値に対応しているので、このビツト数を計数す
る。またこの“１”の検出位置に続く所定ビツト
数の信号はステツプ値に対応しているので、これ
を抽出する。そして計数値をそのままセグメント
値として出力し抽出値を反転してステツプ値とし
て出力することによつてμ則コード化された出力
が得られる。また計数値を反転してセグメント値
として出力し、抽出値をそのままステツプ値とし
て出力することによつてＡ則コード化された出力
が得られる。
ドに定数（μ則の場合は＆H21、Ａ則の場合は
０）を加算した結果における上位ビツトから最初
に“１”が現われるまでのビツト数はセグメント
値に対応しているので、このビツト数を計数す
る。またこの“１”の検出位置に続く所定ビツト
数の信号はステツプ値に対応しているので、これ
を抽出する。そして計数値をそのままセグメント
値として出力し抽出値を反転してステツプ値とし
て出力することによつてμ則コード化された出力
が得られる。また計数値を反転してセグメント値
として出力し、抽出値をそのままステツプ値とし
て出力することによつてＡ則コード化された出力
が得られる。
第２図は本発明の一実施例を示したものであ
る。同図において１１はラツチ回路（LT）、１２
は２の補数回路（COM）、１３は加算器
（ADD）、１４はセレクタ（SEL）、１５は制限回
路（LIM）、１６はシフトレジスタ（Ｐ／Ｓ）、
１７はセレクタ（SEL）、１８，１９はオア回路、
２０はカウンタ、２１，２２は反転回路、２３は
セレクタ（SEL）、２４は反転回路である。
る。同図において１１はラツチ回路（LT）、１２
は２の補数回路（COM）、１３は加算器
（ADD）、１４はセレクタ（SEL）、１５は制限回
路（LIM）、１６はシフトレジスタ（Ｐ／Ｓ）、
１７はセレクタ（SEL）、１８，１９はオア回路、
２０はカウンタ、２１，２２は反転回路、２３は
セレクタ（SEL）、２４は反転回路である。
第２図において、セレクタ１４、セレクタ１
７、セレクタ２３は、μ則コードへの変換を行う
場合は(1)の側へ、Ａ則コードへの変換を行う場合
は(2)の側へ切り替えられる。
７、セレクタ２３は、μ則コードへの変換を行う
場合は(1)の側へ、Ａ則コードへの変換を行う場合
は(2)の側へ切り替えられる。
16ビツトからなり２の補数表示されたリニアコ
ードからなる入力信号SLは、ラツチ回路１１に
一時記憶され、２の補数回路１２に加えられて15
ビツトからなる絶対値の信号を生じる。加算器１
３はこの絶対値の信号に対して、μ則の場合は一
定値＆H21（16進表示）を加算し、Ａ則の場合は
０を加算して16ビツトの出力を生じる。制御回路
１５は、14ビツト目以上に“１”が立つていない
ときは13ビツトの信号をそのまま出力し、14ビツ
ト目以上に“１”が立つている場合に一定値＆
H1F00（16進表示）に制限して13ビツトの出力を
生じる。制御回路１５の出力はシフトレジスタ１
６にロードされる。
ードからなる入力信号SLは、ラツチ回路１１に
一時記憶され、２の補数回路１２に加えられて15
ビツトからなる絶対値の信号を生じる。加算器１
３はこの絶対値の信号に対して、μ則の場合は一
定値＆H21（16進表示）を加算し、Ａ則の場合は
０を加算して16ビツトの出力を生じる。制御回路
１５は、14ビツト目以上に“１”が立つていない
ときは13ビツトの信号をそのまま出力し、14ビツ
ト目以上に“１”が立つている場合に一定値＆
H1F00（16進表示）に制限して13ビツトの出力を
生じる。制御回路１５の出力はシフトレジスタ１
６にロードされる。
シフトレジスタ１６には、μ則の場合はクロツ
クCK１が供給され、Ａ則の場合はクロツクCK２
が供給される。クロツクCK１はシフトレジスタ
１６に信号がロードされたときから８クロツクで
あり、クロツクCK２は同じく７クロツクである。
カウンタ２０はシフトレジスタ１６に信号が入力
されると同時にリセツトされ、クロツクCK１が
供給されるようになつている。シフトレジスタ１
６は信号のMSBから出力し、“１”が出力される
とシフトレジスタ１６およびカウンタ２０に対す
るクロツクの供給が停止して、その時の状態が保
持される。
クCK１が供給され、Ａ則の場合はクロツクCK２
が供給される。クロツクCK１はシフトレジスタ
１６に信号がロードされたときから８クロツクで
あり、クロツクCK２は同じく７クロツクである。
カウンタ２０はシフトレジスタ１６に信号が入力
されると同時にリセツトされ、クロツクCK１が
供給されるようになつている。シフトレジスタ１
６は信号のMSBから出力し、“１”が出力される
とシフトレジスタ１６およびカウンタ２０に対す
るクロツクの供給が停止して、その時の状態が保
持される。
この状態でμ則のときはカウンタ２０の３ビツ
トの出力をそのままセグメント値とし、シフトレ
ジスタ１６の並列４ビツト出力の反転信号をステ
ツプ値とし、これにラツチ回路１１におけるリニ
アコードSLの符号ビツトの反転信号を符号ビツ
トとして付加することによつて、μ則コードに変
換された８ビツトの出力信号SPを得る。
トの出力をそのままセグメント値とし、シフトレ
ジスタ１６の並列４ビツト出力の反転信号をステ
ツプ値とし、これにラツチ回路１１におけるリニ
アコードSLの符号ビツトの反転信号を符号ビツ
トとして付加することによつて、μ則コードに変
換された８ビツトの出力信号SPを得る。
またＡ則のときは、カウンタ２０の３ビツトの
出力を反転してセグメント値とし、シフトレジス
タ１６の並列４ビツト出力をそのままステツプ値
とし、リニアコードの符号ビツトの反転信号を符
号ビツトとして付加することによつて、Ａ則コー
ドに変換された８ビツトの出力信号SPを得る。
出力を反転してセグメント値とし、シフトレジス
タ１６の並列４ビツト出力をそのままステツプ値
とし、リニアコードの符号ビツトの反転信号を符
号ビツトとして付加することによつて、Ａ則コー
ドに変換された８ビツトの出力信号SPを得る。
以上説明したように本発明のデイジタル圧縮回
路によれば、リニアコードから論理演算処理によ
つてμ則コードまたはＡ則コードに圧縮する際
に、共通化された回路によつて処理を行うことが
できるので、回路構成が簡単化される。
路によれば、リニアコードから論理演算処理によ
つてμ則コードまたはＡ則コードに圧縮する際
に、共通化された回路によつて処理を行うことが
できるので、回路構成が簡単化される。
第１図は本発明の原理的構成を示す図、第２図
は本発明の一実施例の構成を示す図、第３図は
PCMコードの構成を示す図、第４図はリニアコ
ードからμ則コードへの変換アルゴリズムを説明
する図、第５図はリニアコードからＡ則コードへ
の変換アルゴリズムを説明する図である。 １１……ラツチ回路（LT）、１２……２の補数
回路（COM）、１３……加算器（ADD）、１４…
…セレクタ（SEL）、１５……制限回路（LIM）、
１６……シフトレジスタ（Ｐ／Ｓ）、１７……セ
レクタ（SEL）、１８，１９……オア回路、２０
……カウンタ、２１，２２……反転回路、２３…
…セレクタ（SEL）、２４……反転回路。
は本発明の一実施例の構成を示す図、第３図は
PCMコードの構成を示す図、第４図はリニアコ
ードからμ則コードへの変換アルゴリズムを説明
する図、第５図はリニアコードからＡ則コードへ
の変換アルゴリズムを説明する図である。 １１……ラツチ回路（LT）、１２……２の補数
回路（COM）、１３……加算器（ADD）、１４…
…セレクタ（SEL）、１５……制限回路（LIM）、
１６……シフトレジスタ（Ｐ／Ｓ）、１７……セ
レクタ（SEL）、１８，１９……オア回路、２０
……カウンタ、２１，２２……反転回路、２３…
…セレクタ（SEL）、２４……反転回路。
Claims (1)
- 【特許請求の範囲】 １ リニアコードに定数を加算して出力を発生す
る加算手段１０１と、 該定数値を切り替える第１の切替手段１０２
と、前記加算出力における最初に“１”が現れる
位置を検出する位置検出手段１０３と、 該検出を行うべき範囲を切り替える第２の切替
手段１０４と、 前記加算出力における上位ビツトから前記検出
位置までのビツト数を計数する計数手段１０５
と、 前記検出位置に続く所定ビツト数の信号を抽出
する所定ビツト抽出手段１０６と、 前記計数値をそのまままたは反転して出力する
第３の切替手段１０７と、 前記抽出信号を反転しまたはそのまま出力する
第４の切替手段１０８とを具え、前記各切替手段
の切り替えに応じて 該第３の切替手段の出力にμ則コードまたはＡ
則コードのセグメント値を得、 該第４の切替手段の出力にμ則コードまたはＡ
則コードのステツプ値を得ることを特徴とするデ
イジタル圧縮回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10783385A JPS61274425A (ja) | 1985-05-20 | 1985-05-20 | デイジタル圧縮回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10783385A JPS61274425A (ja) | 1985-05-20 | 1985-05-20 | デイジタル圧縮回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61274425A JPS61274425A (ja) | 1986-12-04 |
| JPH024173B2 true JPH024173B2 (ja) | 1990-01-26 |
Family
ID=14469193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10783385A Granted JPS61274425A (ja) | 1985-05-20 | 1985-05-20 | デイジタル圧縮回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61274425A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1240063A (en) * | 1986-02-25 | 1988-08-02 | Milan Skubnik | Digital companding circuit |
| JP5547102B2 (ja) * | 2011-01-26 | 2014-07-09 | 富士通テレコムネットワークス株式会社 | 圧縮符号化信号伝送システム |
-
1985
- 1985-05-20 JP JP10783385A patent/JPS61274425A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61274425A (ja) | 1986-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU575280B2 (en) | Method of transmitting information, encoding and decoding device | |
| JPH0253974B2 (ja) | ||
| US4209773A (en) | Code converters | |
| US6433725B1 (en) | High speed analog-to-digital converter | |
| US4230908A (en) | Telephone summing circuit | |
| JPH024173B2 (ja) | ||
| US3766542A (en) | Code conversion apparatus | |
| US5107265A (en) | Analog to digital converter | |
| JPS6222289B2 (ja) | ||
| US3735393A (en) | Self companding pulse code modulation systems | |
| GB1150866A (en) | Decoder and Encoder With A Logarithmic Curve | |
| SU1656574A1 (ru) | Устройство дл сжати информации | |
| US3032610A (en) | Encoders for pcm codes of base greater than two | |
| SU1358111A2 (ru) | Дифференциальный импульсный кодер телевизионного сигнала | |
| RU93033875A (ru) | Способ суммирования цифровых сигналов | |
| KR930005386B1 (ko) | 디지탈 신호 압신기 | |
| KR860001344B1 (ko) | 가변어장(Variable-Word-Length) 데이타 코우드용 디지탈 데이타 코우드 변환회로 | |
| KR0182169B1 (ko) | 로그값 계산회로 | |
| SU750721A1 (ru) | Аналого-цифровой преобразователь | |
| SU1241477A1 (ru) | Устройство дл цифровой передачи звуковых сигналов | |
| JPH0226888B2 (ja) | ||
| SU1029190A1 (ru) | Функциональный преобразователь | |
| SU1506593A1 (ru) | Кодирующее устройство телевизионного сигнала | |
| SU1547071A1 (ru) | Преобразователь кодов | |
| JPH0535451B2 (ja) |