JPH024175B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、無線受信機における混信を除去する
ためのIFシフト回路に関する。

〔従来の技術〕

従来、IFシフトの操作をするのは、受信電波
の通過帯域内に、隣接妨害電波が侵入することに
より、該受信電波を中間周波（IF）段の中心周
波数から上又は下へ移動（シフト）し、同時に該
妨害電波をIF通過帯域外に追い出して妨害を除
去するものであり、標準的AM波やFM波の場合
には、ある程度、同調ツマミを動かすことにより
行なわれていた。

しかし、CW（電信）やSSBを受信する場合に
は同調ツマミを動かすと、復調されるビート音の
ピツチが変化してしまうので、ピツチ調整
（BFO調整）を行ないながら復調していたもので
ある。

〔発明が解決しようとする課題〕

そして、上述のような従来技術においては、同
調操作とピツチ調整というそれぞれの動作が必要
なため、これに対処した初期のSSB受信機とし
て、米国のCollins社製75S型受信機があり、これ
は同調周波数を設定する局部発振器と、BFOの
調整軸をベルトで連結し、これを連動可変したと
きに受信板のIF周波数を動かしても、BFO周波
数と同方向に同一周波数だけ移動するので、上記
周波数の相関関係は不変にすることができるもの
である。しかしながらこの受信機は、機械的に精
巧な機構を必要とするため、他に使用している例
はほとんど見られない。

又、その他に古典的な方法としては米国の
Drake社製2B型受信機があり、第１図に示すよ
うに４段のLC同調回路をコンデンサ１１０，１
１１，１１２でＣ結合して、バンドパス回路のコ
イル１１３，１１４，１１５，１１６のコアーを
連動し、これを微調整することにより、中心周波
数を動かしている。この方法によるIF周波数と
BFO周波数とは不動であるから、周波数ずれの
心配はない。しかしシエープ・フアクタの関係
上、５０ｋHzという極めて低い周波数を使用して
おり、高中間周波数で圧電フイルタ等を使用する
現在の回路においては応用しがたいものである。

第２図は近代形のIFシフト回路例であつて、
前段IFフイルタ１２０（なくてもよい）の出力
をミクサ１２２で後段IF周波数に変換し、後段
IFフイルタ１２１と増幅器１２５を通つて復調
器１２４へ入力され、BFO１２８の発振周波数
を注入してプロダクト検波を行なつている。又、
BFO周波数はバツフア１２６を通り、ミクサ１
２３により固定発振器１２７の周波数と混合し、
ミクサ１２２へ注入する構成である。そして、動
作の詳細な説明は省略するが、BFO周波数を変
化すると、後段フイルタ１２１内を通過するIF
周波数が変化（シフト）し、復調器１２４におけ
るBFO周波数の変化量と一致するので、SSB用
IFシフトに利用できるものである。ただし、ミ
クサ１２２，１２３及び発振器１２７はIFシフ
ト用以外に必らずしも必要でなく、特にミクサ段
が多くなることは回路の複雑化のほかに、内部ビ
ート発生等の原因となりやすい問題がある。

第３図は別のIFシフト回路例であつて、前段
IF周波数をミクサ１３３により中間段IF周波数
に変換し、さらにIFフイルタ１３１を通つてミ
クサ１３４により後段IF周波数に変換して、IF
フイルタ１３２を通り、増幅器及び復調器（いず
れも図示せず）へ入力している。一方、ミクサ１
３３と１３４の局部周波数を同一の発振器１３５
より供給すると、発振周波数の変化に伴つて中間
段のIF周波数が変化するから、フイルタ１３１
との関係でIFシフト作用が行なわれ、ミクサ１
３３と１３４とは逆周波数変換となるので、前段
IFと後段IFとは完全に一致し、IFシフトするこ
とによる影響はないものである。又、フイルタ１
３２はフイルタ１３１よりシフトする分だけ広帯
域にする必要がある。

そして、上記のような理由から、この回路にお
いても余分のミクサが信号回路に入ることは雑音
や混変調の特性上、不利な点であることは免れな
い。なお、各局部発振器において水晶制御を行な
う場合、周波数は不変と思われがちであるが、厳
密には併用素子の経年変化等があつて変動するの
で、数年ごとに補調整することが望ましい。

〔課題を解決するための手段〕

本発明は、前記のような問題点を解決しようと
するもので、マイクロコンピユータ（以下、
CPUと称す）の計算・比較判定、記憶能力を利
用して、悪影響を及ぼすようなミクサを増加する
ことなく、又使用の都度、IF中心周波数位置の
自動校正により、経年変化の補正を行なう特徴を
有するものであつて、単一の基準発振器により制
御される周波数マーカ発振器、PLL制御の第１
局部発振器及びCPUと、該びCPUにより周波数
制御される第１局部発振器、中間周波段間ミクサ
のための第２局部発振器及び復調器のための第３
局部発振器（BFO）とより成り、該CPUに制御
データを記憶する構成であり、そして機器を始動
する際、該CPUの指令にしたがいマーカ周波数
を基準とし、PLL制御の第１局部発振周波数、
第２局部発振周波数及び第３局部発振周波数を中
間周波帯域フイルタの中心保持周波数に設定し
て、かつ、この設定値から後段中間周波帯域フイ
ルタの通過帯域内において、中間周波数よりIF
シフトした場合のステツプ周波数ごとの第２局部
発振器と、第３局部発振器の設定データを記憶し
ておき、IFシフト調整器の操作にしたがい、こ
れに相当する記憶データを出力して、第２局部発
振周波数と第３局部発振周波数の設定をすること
により、IFシフト動作を行なう無線受信機のIF
シフト回路である。

又、上記においてPLL制御局部発振器を第１
局部発振器、中間周波段間ミクサの発振器を第２
局部発振器、復調器のBFOを第３局部発振器と
したのは、回路のミクサ段を極力少なくしたいと
する本願発明の趣旨に添うための必要最少限の構
成であつて、他の目的あるいは用途に使用するミ
クサ、及び局部発振器が付加されても、それによ
り本願発明の技術的思想が左右されることはない
ものである。

〔実施例〕

本発明の実施例を図面にもとづいて説明する
と、第４図において受信信号回路は、高周波増幅
回路１、第１ミクサ２、第１中間周波フイルタ
３、第２ミクサ４、第２中間周波フイルタ５、中
間周波増幅器６、復調器７を経て音声出力７１を
得ている。そして、上記の受信回路において通過
帯域幅は、通常、フイルタ５が主フイルタであつ
て、これにより該帯域幅が決定され、かつフイル
タ３は補助フイルタとして若干広帯域に設定され
ている。

又、第１ミクサ２の局部発振器は、VCO（電圧
制御発振器）８、プログラマブル分周器９及び位
相比較器１０より成るPLL回路（図には必要限
度のみを表示した）であり、基準周波数は基準発
振器１１の周波数を分周器１２で分周して位相比
較器１０に加えている。又、この周波数は、
100kHzあるいは1MHzとすることが多いので、こ
れを高調波発生器１３を通してマーカ周波数と
し、入力回回路に注入している。そして、この基
準発振器１１は同時にCPU１９のクロツク発振
器としても動作し、第１、第２及び第３の局部発
振周波数はCPU１９により制御されるので、結
局、すべての周波数設定は単一の基準発振器１１
により制御されることになる。

さらに、上記第１局部発振周波数は、CPU１
９よりデジタルデータ９１をプログラマブル分周
器９に入力して設定し、第２局部発振器１４は
VXO（可変周波数水晶発振器）であつて、CPU
１９のデジタルデータ９２ＡをＤ／Ａ変換器１５
に通し、制御電圧９２Ｂとして、周波数を微調整
する。これにより第２中間周波数のフイルタ５に
対する相対位置が変化するので、この該データ９
２Ａを外部調整器２１で変化してIFシフト動作
を行なつている。このとき、特にSSB受信モード
では、第３局部発振周波数も厳密に同一変化量を
同一方向に移動する必要があるので、該VXOの
第３局部発振周波数は、CPU１９の出力するデ
ジタルデータ９３ＡをＤ／Ａ変換器１７に通した
制御電圧９３Ｂで制御し、第２局部発振周波数と
第３局部発振周波数とのトラツキングは、該
CPU１９のソフトウエアにより実行される。

そして、上記第４図の各回路について、本発明
を実施するために必要なソフトウエアの実行手順
は、特許請求の範囲第２項に開示されている。す
なわち、 (a) 第２局部発振器１４の周波数制御電圧の想定
可変範囲のほぼ中央の電圧となるように、マイ
クロコンピユータ１９の出力データ９２Ａを
Ｄ／Ａ変換した電圧９２Ｂを印加する。

(b) CPU１９よりマーカ動作出力９４を出力し
てマーカ・リレー２０を起動し、ノーマリ・オ
フの接点２０Ａをオンし、同時に出力回路に入
れたノーマリ・オンの接点２０Ｂをオフして、
校正動作中のビート出力をスピーカに出さない
ようにする。次に、前段中間周波数がフイルタ
３の中心周波数と一致するはずの第１局部発振
周波数となる周波数設定置数９１を該CPU９
１より出力し、PLL回路の周波数設定機能で
あるプログラマブル分周器９に入力する。

(c) 復調器７よりのマーカの復調ビート音７１を
（必要ならば波形整形器１８を通して）CPU１
９に入力し、その周波数が1500Hz又は設定周波
数（機器によつては、1700Hz位まで広く取るこ
ともある）となるように、該CPU１９の出力
９３ＡをＤ／Ａ変換した出力９３Ｂを第３局部
発振器１６の周波数制御電圧として印加し、ビ
ート周波数７１が設定周波数と一致したときの
データを該CPU１９に記憶する。

(d) 次に、第２局部発振周波数をIFシフトのス
テツプ周波数（後段フイルタの帯域幅は3kHz
前後であるから、この間を10段階に周波数シフ
トすると、１ステツプは300Hz程度となるので、
IFシフトのステツプは用途に応じて100Hzから
500Hz単位とするのが実用的である）の一単位
周波数だけシフトする制御電圧９２ＢをCPU
１９より出力するデータ９２ＡをＤ／Ａ変換器
１５を通して与え、そのときのデータを該
CPU１９に記憶する。

(e) 再び復調するビート音７１が1500Hzあるいは
設定周波数となるように、CPU１９はデータ
９３Ａを変化して第３局部発振周波数を移動
し、そのときのデータをCPU１９に記憶する。

(f) 以下、データ９２ＡをIFシフトのステツプ
周波数単位で増加、又は減少させながらｄ項と
ｅ項の操作をくり返えし、ビート出力７１が消
失する直前のデータを通過帯域端とする。

(g) さらに、ｂ，ｃ項で記憶したデータをリコー
ルし、ｄ項の局部発振周波数を逆の方向に変化
させ、ｅ，ｆ項と同様にして逆の通過帯域端ま
でのデータをCPU１９に記憶する。

(h) 前項のｆ項とｇ項で得た上下の通過帯域端周
波数の算術平均周波数に、最も近い周波数デー
タをIF中心周波数データとして、IFシフトの
周波数ステツプごとのデータ列に記憶値を再編
成する。

(i) 以上が終るとマーカ注入信号９４は停止し、
マーカ回路接点２０Ａが離れ、音声回路接点２
０Ｂは繋がつて受信状態となる。又、IFシフ
ト調整器２１を作動することにより、先にｄ項
とｅ項の操作によりCPU１９内に設定され、
かつ記憶されたデータ９２Ａと９３Ａを一組と
し、該IFシフトのステツプごとにリコールす
ることによつて、所望のIFシフトを行なうも
のである。

〔発明の効果〕

本発明のIFシフト回路によれば、使用の都度、
電源投入時においてIF中心周波数位置を自動校
正することにより、各回路定数の経年変化を補正
しなくともよい特徴があり、かつ従来の電気的
IFシフト回路の構成に必要であつたシフト回路
のミクサ段を排除したことによつて、内部ビート
の発生を防止する効果があり、又該ミクサ段がな
い分、回路の構成を簡略化することができるもの
である。

そして、本回路においては、基準発振器の周波
数を補正するのみで、正しい周波数関係が保持で
きる効果があり、又各回路の設定操作は、電源が
ONし、機器が正規の動作を開始するまでの短時
間の内に行なわれるものであるから、CPUにお
いて、正規の動作に余分な負担をかけない効果が
ある。

【図面の簡単な説明】

第１図は従来におけるIFシフト回路の構成例、
第２図は現在において実用されているIFシフト
回路の構成例、第３図はIFシフト回路の他の構
成例、第４図は本発明の実施回路例、第５図及び
第６図はCPUの動作を説明するフローチヤート
である。 １……高周波増幅器、２，４，１２２，１２
３，１３３，１３４……ミクサ、３，５，１２
０，１２１，１３１，１３２……フイルタ、７，
１２４……復調器、８……VCO、９……プログ
ラマブル分周器、１０……位相比較器、１１……
基準発振器、１２……分周器、１３……高調波発
生器、１４，１６……VXO、１５，１７……
Ｄ／Ａ変換器、１８……波形整形器、１９……
CPU、２０〜２０Ｂ……マーカ・リレー、２１
……IFシフト調整器、２２……同調器、１１０
〜１１２……結合コンデンサ、１１３〜１１６…
…バンドパスコイル、１２５，１２６，１３７…
…増幅器、１２７，１２８，１３５……局部発振
器。

Claims (1)

1. 【特許請求の範囲】 １ 単一の基準発振器により制御される、周波数
   マーカ発振器、PLL制御の第１局部発振器、マ
   イクロコンピユータと、該マイクロコンピユータ
   により周波数制御される第１局部発振器、中間周
   波段間ミクサのための第２局部発振器、復調器の
   ための第３局部発振器（BFO）とよりなり、該
   マイクロコンピユータに制御データを記憶する構
   成であり、該周波数マーカ発振器による発振周波
   数を基準として、PLL制御の第１局部発振周波
   数、第２局部発振周波数及び第３局部発振周波数
   を中間周波帯域フイルタの中心保持周波数に設定
   し、後段中間周波帯域フイルタの通過帯域内にお
   いて、中心周波数よりIFシフトした場合のステ
   ツプ周波数ごとの第２局部発振器と、第３局部発
   振器の周波数設定データを該マイクロコンピユー
   タに記憶しておき、IFシフト調整器の操作にし
   たがい、これに相当する記憶データを出力して、
   該第２及び第３局部発振周波数を設定することに
   より、IFシフト動作を行なう無線受信機のIFシ
   スト回路。 ２ 機器の始動時における第１局部発振周波数、
   第２局部発振周波数、第３局部発振周波数の設定
   作業と、IFシフト調整器の操作に伴う第２局部
   発振周波数と第３局部発振周波数の変更設定作業
   は、電源ON時に (a) 第２局部発振器の発振周波数制御電圧の想定
   可変範囲のほぼ中央の電圧となるように、マイ
   クロコンピユータの出力データをＤ／Ａ変換し
   た電圧を印加する。 (b) アンテナ回路を切り離して、マーカ出力を入
   力に注入し、前段中間周波数が前段帯域フイル
   タの中心周波数と一致するはずの第１局部発振
   周波数となる周波数設定置数をマイクロコンピ
   ユータより出力し、PLL回路の周波数設定機
   能に入力する。 (c) マーカの復調ビート音をマイクロコンピユー
   タに入力し、その周波数が1500Hz又は設定周波
   数となるように、マイクロコンピユータの出力
   をＤ／Ａ変換した電圧を第３局部発振器の周波
   数制御電圧として印加し、周波数が一致したと
   きのデータをマイクロコンピユータに記憶す
   る。 (d) 次に、第２局部発振周波数をIFシフトのス
   テツプ周波数の一単位周波数だけシフトする制
   御電圧をマイクロコンピユータよりＤ／Ａ変換
   器を通して与え、そのときのデータをマイクロ
   コンピユータに記憶する。 (e) 再び復調ビート音が1500Hz、又は設定周波数
   となるように第３局部発振周波数を移動し、そ
   のときのデータをマイクロコンピユータに記憶
   する。 (f) 以下、IFシフトのステツプ周波数単位の変
   化をしながらｄ項とｅ項の操作をくり返えし、
   復調ビート出力が消失する直前のデータを通過
   帯域端とする。 (g) さらに、ｄ項及びｃ項のデータをリコール
   し、ｄ項の局部発振周波数をｄ項と逆方向に変
   化して、ｅ項及びｆ項と同様、逆の通過帯域端
   までのデータをマイクロコンピユータに記憶す
   る。 (h) 前項において、上下の通過帯域端周波数の算
   術平均周波数に最も近い周波数データを、IF
   中心周波数データとしてIFシフトの周波数ス
   テツプごとのデータ列に記憶値が再編成され
   る。 (i) 以上が終わるとマーカの注入を切り、アンテ
   ナ回路を接続して受信状態に移し、IFシフト
   調整にしたがい先のｄ項とｅ項の操作により設
   定され、かつ記憶されたデータを１組としてリ
   コールすることにより、IFシフトが行なわれ
   る。 前記各項の構成による動作を特徴とした特許請
   求の範囲第１項記載のIFシフト回路。