JPH0241931B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高電圧高周波信号の開閉を行う電子
スイツチ回路およびマルチプレクサ回路に関する
ものである。

従来例の構成とその問題点 第１図は本出願人が提案した高耐圧電子スイツ
チ回路を示す図である。第１図において、PNP
トランジスタ１とNPNトランジスタ２のエミツ
タ同志を互いに接続し、コレクタにそれぞれダイ
オード５及びダイオード６を接続する。さらに、
これとは逆方向に接続した、トランジスタ３，４
とダイオード７，８からなる直列回路を上記の回
路と並列に接続する。さらにトランジスタ２，３
のベースより抵抗器９，１０とスイツチ１３を介
して、電源１４に接続する。電源１４からの電流
を、スイツチ１３でオン、オフすることによつ
て、入力端子１５からの信号の導通を開閉する。
抵抗器９，１０から供給された電流はトランジス
タ１，４のベースより抵抗器１１，１２を介し接
地する。開閉された信号は負荷１６に供給する。

第２図は第１図に示す回路の要部波形図であつ
て、ａはスイツチ１３のオン、オフの状態を示
し、ｂは入力信号を、ｃは負荷１６に供給される
信号をそれぞれ示す。ａに示すようにスイツチ１
３がオンし回路が閉じている場合は、ｃに示すよ
うに入力信号ｂはそのまま負荷１６に伝達され
る。しかし、スイツチ１３がオフし、回路が開い
ている間は、入力パルスに比べ小さく細いパルス
が負荷１６に加わる。さらに、回路をオンからオ
フに切り換えた後の最初の入力パルスにおいて
は、大きな振幅の細いパルスが負荷１６に加わ
る。なお、説明は正方向のパルスについて行なつ
たが、負方向も同じ特性を示す。

このように、第１図に示す電子スイツチ回路は
回路を開いた場合に信号の漏洩が多い。

また、回路を開く場合、トランジスタ２，３の
ベースが高インピーダンスになるため、応答速度
が遅く高い周波数信号を扱うのには不適である。
さらに、電子スイツチ回路を構成するトランジス
タの数が多く、製品の歩留りも悪くコスト高であ
つた。

ところで、従来のマルチプレクサ回路は、第１
図に示す電子スイツチ回路を複数個単に並列に接
続したものであり、したがつて、このような従来
のマルチプレクサ回路は、信号の漏洩が多く、応
答速度が遅く、さらに使用するトランジスタの個
数が膨大になるという欠点を有していた。

発明の目的 本発明は回路を開いた場合の信号の漏洩が少な
く、切換の応答速度が速く、使用トランジスタ数
の少ない電子スイツチ回路およびマルチプレクサ
回路を提供することを目的とするものである。

発明の構成 本発明は、この目的を達成するため、トランジ
スタとダイオードからなる互いに逆極性の２個の
直列接続体と、この直列接続体を接続するダイオ
ードと容量素子との並列接続体と、各直列接続体
のトランジスタとダイオードとの接続点に接続さ
れた電圧源と、並列接続体に接続された電流源
と、各直列接続体のトランジスタのベースに印加
される順方向バイアスと逆方向バイアスを切り換
えるスイツチ手段として電子スイツチ回路を構成
し、この電子スイツチ回路を複数個並列接続する
際に、同一の極性同士の上記直列接続体を並列接
続し、他は共通にしてマルチプレクサ回路を構成
するものである。

実施例の説明 第３図は本発明の電子スイツチ回路の一実施例
を示す回路図であつて、PNPトランジスタ１７
のエミツタとNPNトランジスタ１８のエミツタ
の共通接続点を交流結合用のコンデンサ１９を介
して負荷２０に接続する。ただし、負荷２０が容
量性のものであればコンデンサ１９は不要であ
る。トランジスタ１８のコレクタにはダイオード
２１のカソードを接続するとともに、トランジス
タ１７のコレクタにはダイオード２２のアノード
を接続し、ダイオード２１のアノードとダイオー
ド２２のカソードとの間には、ダイオード２３と
コンデンサ２４の並列接続体を接続する。また、
ダイオード２１のアノードには交流結合用のコン
デンサ２５を介して入力端子２６を接続するが、
入力端子２６に容量性の回路が接続される場合に
はコンデンサ２５は不要である。さらに、ダイオ
ード２１のアノードは比較的小さな（数KΩ）抵
抗２７を介して10Vの電圧源２８の正極に接続す
る。ダイオード２２のカソードは比較的小さな
（数KΩ）抵抗２９を介して接地する。トランジ
スタ１７とダイオード２２との接続点は抵抗２９
よりはるかに大きな（100KΩ以上）抵抗３０を
介して、入力端子２６に入力される入力信号の負
極性電圧のほぼ最小値以下の負極性電圧源（約−
100V）３１に接続する。トランジスタ１８とダ
イオード２１の接続点は同じく抵抗２９よりはる
かに大きな（100KΩ以上）抵抗３２を介して、
入力端子２６に入力される入力信号の正極性電圧
のほぼ最大値以上の正極性電圧源（約100V）３
３に接続する。トランジスタ１７のベースは十数
KΩ程度の抵抗３４を介して接地し、トランジス
タ１８のベースはやはり十数KΩ程度の抵抗３５
を介してスイツチ３６の固定接点に接続する。ス
イツチ３６の一方の可動接続点は電圧源２８の正
極に接続し、他方の可動接点は接地する。

以上のような回路構成において、スイツチ３６
を切換えて電圧源２８と抵抗２９と抵抗３５を接
続すると、トランジスタ１８のベース電流が流れ
始めてトランジスタ１８がオンすると同時に、ト
ランジスタ１７のエミツタ電位も上昇し、トラン
ジスタ１７のベース電流も流れ、トランジスタ１
７もオンする。さらに、電圧源３３より、抵抗３
２、トランジスタ１８，１７、抵抗器３０、電圧
源３１の経路で電流が流れ、ダイオード２１のカ
ソード電位が低下し、ダイオード２２のアノード
電位が上昇する。これに伴つて、電圧源２８よ
り、抵抗２７、ダイオード２１、トランジスタ１
８，１７、ダイオード２２、抵抗２９を介して電
流が流れ、ダイオード２１，２２もオンとなる。
したがつて、コンデンサ２４，２５によつて入力
端子２６と負荷２０とは交流的に接続された閉の
状態となる。

次に、スイツチ３６を切換えて抵抗３５を接地
点に接続すると、トランジスタ１７，１８のベー
スが同電位となつて両者共オフとなり、両トラン
ジスタ１７，１８のコレクタ電位はそれぞれ電圧
源３１，３３の電位となり、ダイオード２１，２
２はそれぞれ逆バイアス状態となつて同時にオフ
する。したがつて、入力端子２６と負荷２０とは
開の状態に切り換わる。

ここで、ダイオード２３は、この電子スイツチ
回路が閉じている状態において、入力端子２６か
らの入力電流が抵抗２７から供給されるバイアス
電流より大きくなつた場合に、コンデンサ２４に
蓄積される電荷を放電し、大きな入力信号に対し
て振幅が減衰することを防止する働きをする。

第４図は第３図に示す電子スイツチ回路の応答
特性を示す図で、ａはスイツチ３６の接続状態を
示し、ｂは入力信号を、ｃは負荷２０に加わる信
号を、ｄ，ｅはトランジスタ１７，１８のコレク
タ電圧をそれぞれ示す。同図より、負荷２０に加
わる信号ｃは回路が閉の部分は入力信号がそのま
ま伝達され、回路が開の部分は信号は伝達されて
おらず、信号の漏洩がない。トランジスタ１７と
トランジスタ１８のコレクタに加わる電圧ｄ，ｅ
は回路が閉の場合は負荷に加わる電位とほぼ等し
く、回路が開の場合は、電圧源３１，３３より抵
抗３０，３２を介して、トランジスタのコレクタ
容量とダイオードの接合容量が充填され、電源３
１，３３の電位となる。

以上のように本実施例によれば、回路が開いて
いる場合には、ダイオード２１，２２に抵抗３
２，３０を介して逆バイアスが加えられるので、
信号の漏れが非常に少なくなり、回路が閉じてい
る場合は、信号が通過する半導体素子は、トラン
ジスタ１８（１７）とダイオード２１（２２）が
それぞれ１個のみなので、入出力間のインピーダ
ンスを低くすることができる。また、回路を開い
た場合、トランジスタ１７，１８のベースは高イ
ンピーダンスとはならないので、回路の開閉の応
答速度が速くなる。さらに、トランジスタ２個と
ダイオードが３個で構成できるので、第１図に示
す従来の回路より、トランジスタが２個とダイオ
ード１個を低減させることができ、安価に製造で
きる。

第５図は本発明のマルチプレクサ回路の一実施
例を示す回路図である。同図において、NPNト
ランジスタ３７−１とPNPトランジスタ３８−
１のエミツタ同志は負荷３９−１に接続されてお
り、NPNトランジスタ３７−２とPNPトランジ
スタ３８−２のエミツタ同志は負荷３９−２に接
続されている。トランジスタ３７−１，３７−２
のコレクタはダイオード４０−１，４０−２のカ
ソードにそれぞれ接続されており、トランジスタ
３８−１，３８−２のコレクタはダイオード４１
−１，４１−２のアノードにそれぞれ接続されて
いる。トランジスタ３７−１，３７−２のベース
はそれぞれ抵抗４２−１，４２−２（十数KΩ）
を介してスイツチ４３−１，４３−２の可動接点
にそれぞれ接続されている。トランジスタ３８−
１，３８−２はそれぞれ抵抗４４−１，４４−２
を介して接地されている。また、トランジスタ３
７−１，３７−２のコレクタはそれぞれ抵抗器４
５−１，４５−２（100KΩ以上）を介して入力
信号の正極性電圧の最大値以上の正極性電源（約
100V）４６に共通接続されており、トランジス
タ３８−１，３８−２のコレクタはそれぞれ抵抗
４７−１，４７−２（100KΩ以上）を介して入
力信号の負極性電圧の最小値以下の負極性電源
（約−100V）４８に共通接続されている。ダイオ
ード４０−１，４０−２，４０−３のアノード
は、コンデンサ４９とダイオード５０とからなる
並列接続体の一端に共通接続されるとともに、数
KΩの抵抗５１（数KΩ）を介して10Vの電圧源５
２に接続され、また交流結合用のコンデンサ５３
を介して入力端子５４に接続される。ダイオード
４１−１，４１−２のカソードは上記の並列接続
体の他端に接続されるとともに、数KΩの抵抗器
５５を介して接地される。スイツチ４３−１，４
３−２の一方の固定接点は電圧源５２に共通接続
され、他方の固定接点はそれぞれ接地される。

すなわち、本実施例の回路は、第３図に示す電
子スイツチ回路の、トランジスタ１７，１８、ダ
イオード２１，２２、抵抗器３４，３５，３０，
３２と、スイツチ３６によつて構成される回路を
多数並列接続し、ダイオード２３、コンデンサ２
４、抵抗２７，２９を共通に使用し、それぞれの
回路に負荷を接続したものである。なお、本実施
例では、負荷３９−１，３９−２，３９−３は容
量性の負荷としたため、第３図におけるコンデン
サ１９は省略してある。

本実施例において、複数のスイツチ４３−１，
４３−２は、全ての信号チヤンネルを開にしたい
場合には全てを接地側に切換えて、特定の信号チ
ヤンネルのみ閉にしたい場合は、その信号チヤン
ネルに対応したスイツチ、例えば４３−１のみを
電圧源５２側に切換える。このようにして、負荷
３９−１，３９−２，３９−３の内の１個を選択
的に入力端子５４に接続することができる。この
時の動作は第３図の電子スイツチ回路で説明した
動作と同じである。なお、複数のチヤンネルを同
時に選択する場合には、コンデンサ４９、ダイオ
ード５０、抵抗５５は共用できないので、それぞ
れに設ける必要がある。

以上のように本実施例によれば、第３図に示す
電子スイツチ回路と同様に、回路が開いている信
号チヤンネルは、ダイオード４０−１，４１−
１、あるいは４０−２，４１−２に逆バイアスが
加えられるので、信号の漏れが非常に少なくな
り、路が閉じている信号チヤンネルにおいて、信
号が通過する半導体素子は、トランジスタ３７−
１（３８−１）とダイオード４０−１（４１−
１）、あるいはトランジスタ３７−２（３８−２）
とダイオード４０−２（４１−２）がそれぞれ１
個のみなので、入出力間のインピーダンスを低く
することができる。また、回路を開いた場合、ト
ランジスタ３７−１，３８−１、あるいは同３７
−２，３８−２のベースは高インピーダンスとは
ならないので、回路の開閉の応答速度が速くな
る。さらに、信号チヤンネル数が増加しても、信
号チヤンネル数の増加に対する部品点数の増加
は、トランジスタとダイオードがそれぞれ２個づ
つの増加のみとなり、第１図に示す従来の回路よ
り増加の割合が低減でき、安価に製造できる。ま
たさらに、スイツチ４３−１，４３−２を用いず
ロジツク信号で直接制御することもできる。

なお、以上説明した第３図及び第５図の回路に
おいて、各ダイオード２１，２２，２３，４０−
１，４０−２，４１−１，４１−２，５０の耐圧
は、電圧源３１（４８）と３３（４６）の間の電
位差よりも大きなものを用い、トランジスタ１
７，１８，３７−１，３７−２，３８−１，３８
−２の耐圧はそれぞれ電圧源３１，３３，４６，
４８より大きなものを用いれば良い。また、開閉
可能な入力信号レベルは電圧源３１と３３，４６
と４８の電位差程度である。

さらに、スイツチ３６，４３−１，４３−２は
メカニカルなスイツチで説明したが、入力信号の
うち高電圧となる部分の時間が十分短かければ低
電圧のロジツク信号を直接抵抗３５，４２−１，
４２−２に加えることができる。またさらに、信
号は入力端子２６，５４から負荷２０，３９−
１，３９−２，３９−３に伝達する場合について
説明したが、開の状態において逆方向に大振幅の
信号がなければ双方向のスイツチとして作動す
る。また、コンデンサ２５はダイオード２１に接
続したが、ダイオード２２と抵抗２９の接続点に
接続することもできる。トランジスタ１７，１
８，３７−１，３７−２，３８−１，３８−２
は、これと等価な機能を有する他の半導体素子に
置き換えることもでき、かつ抵抗２７，５１もコ
イル等のインダクタンス素子で置き換えることも
できる。

発明の効果 以上説明したように本発明は、トランジスタと
ダイオードからなる互いに逆極性の２個の直列接
続体と、この直列接続体を接続するダイオードと
容量素子との並列接続体と、各直列接続体のトラ
ンジスタとダイオードとの接続点に接続された電
圧源と、並列接続体に接続された電流源と、各直
列接続体のトランジスタのベースに印加される順
方向バイアスと逆方向バイアスを切り換えるスイ
ツチ手段とで電子スイツチ回路を構成し、この電
子スイツチ回路を複数個並列接続する際に、同一
極性同士の直列接続体を並列接続し、他は共通に
してマルチプレクサ回路を構成するものであり、
本発明によれば、回路が開いている時は直列接続
体を構成するダイオードに逆バイアスが加えられ
るので信号の漏れがほとんど無く、またこの時、
トランジスタのベースは高インピーダンスにはな
らないので、回路の開閉の応答速度が速くなり、
さらに使用するトランジスタ、ダイオードは従来
の回路より半減し、安価なものが得られる。

【図面の簡単な説明】

第１図は従来の電子スイツチ回路を示す回路
図、第２図は同回路の動作を説明する波形図、第
３図は本発明の電子スイツチ回路の一実施例を示
す回路図、第４図は同実施例の動作を説明する波
形図、第５図は本発明のマルチプレクサ回路の一
実施例を示す回路図である。 １７，１８，３７−１，３７−２，３８−１，
３８−２……トランジスタ、１９，２４，２５，
４９，５３……コンデンサ、２０，３９−１，３
９−２……負荷、２１，２２，２３，４０−１，
４０−２，４１−１，４１−２，５０……ダイオ
ード、２６，５４……入力端子、２７，２９，３
０，３２，３４，３５，４２−１，４２−２，４
４−１，４４−２，４５−１，４５−２，４７−
１，４７−２，５１，５５……抵抗、３６，４３
−１，４３−２……スイツチ、２８，３１，３
３，４６，４８，５２……電源。

Claims (1)

1. 【特許請求の範囲】 １ NPNトランジスタのコレクタと第１のダイ
   オードのカソードとの接続点に通過信号の正極性
   電圧の最高値以上の正極性電圧を印加する第１の
   電圧源を接続し、PNPトランジスタのコレクタ
   と第２のダイオードのアノードとの接続点に、前
   記通過信号の負極性電圧の最低値以下の負極性電
   圧を印加する第２の電圧源を接続し、前記NPN
   トランジスタのエミツタと前記PNPトランジス
   タのエミツタを共通接続して一方の入出力端子に
   接続し、前記第１のダイオードのアノードと前記
   第２のダイオードのカソードとの間に、第３のダ
   イオードと容量素子からなる並列接続体を接続
   し、前記並列接続体のいずれか一端を他方の入出
   力端子に接続し、前記第１のダイオードのアノー
   ドに電流源を接続し、前記NPNトランジスタの
   ベースと前記PNPトランジスタのベースとの間
   に、電位差の付与を切り換える手段を接続してな
   る電子スイツチ回路。 ２ NPNトランジスタのコレクタと第１のダイ
   オードのカソードとを接続し、PNPトランジス
   タのコレクタと第２のダイオードのアノードとを
   接続し、前記NPNトランジスタのエミツタと前
   記PNPトランジスタのエミツタの共通接続点を
   一方の入出力端子に接続し、前記NPNトランジ
   スタのベースと前記PNPトランジスタのベース
   との間に電位差の付与を切り換える手段を接続し
   てなるスイツチ回路の複数個の、前記各第１のダ
   イオードのアノードの共通接続点と前記各第２の
   ダイオードのカソードの共通接続点との間に、第
   ３のダイオードと容量素子からなる並列接続体を
   接続し、前記並列接続体のいずれか一端を他方の
   入出力端子に接続し、前記各第１のダイオードの
   アノードの共通接続点に電流源を接続し、前記第
   １のダイオードのカソードと前記NPNトランジ
   スタのコレクタとの各接続点に、通過信号の正極
   性電圧の最高値以上の正極性電圧を印加する第１
   の電圧源を接続し、前記第２のダイオードのアノ
   ードと前記PNPトランジスタのコレクタとの各
   接続点に、前記通過信号の負極性電圧の最低値以
   下の負極性電圧を印加する第２の電圧源を接続し
   てなるマルチプレクサ回路。