Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0243232B2 - - Google Patents
[go: Go Back, main page]

JPH0243232B2 - - Google Patents

Info

Publication number
JPH0243232B2
JPH0243232B2 JP56196137A JP19613781A JPH0243232B2 JP H0243232 B2 JPH0243232 B2 JP H0243232B2 JP 56196137 A JP56196137 A JP 56196137A JP 19613781 A JP19613781 A JP 19613781A JP H0243232 B2 JPH0243232 B2 JP H0243232B2
Authority
JP
Japan
Prior art keywords
transistor
collector
output
current
impedance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56196137A
Other languages
Japanese (ja)
Other versions
JPS5897797A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP56196137A priority Critical patent/JPS5897797A/en
Publication of JPS5897797A publication Critical patent/JPS5897797A/en
Publication of JPH0243232B2 publication Critical patent/JPH0243232B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は、接地電位等の基準レベルに対し正側
と負側に振れる電圧のパルスを入力信号として印
加し、増幅器により出力される電流波形が基準レ
ベルに対し対称な電流波形となる出力を得る電
圧・電流変換回路に関する。
Detailed Description of the Invention The present invention applies voltage pulses that swing to the positive and negative sides with respect to a reference level such as ground potential as an input signal, so that the current waveform output by an amplifier is symmetrical with respect to the reference level. This invention relates to a voltage/current conversion circuit that obtains an output with a current waveform.

第1図を用いて従来例について説明する。演算
増幅器(以下、オペアンプという)7の非反転入
力端子+はバイアス抵抗5を介して接地電位10
0に接続されている。このオペアンプの反転入力
端子−と信号入力端子12の間にインピーダンス
素子4を接続し、オペアンプ7の反転入力端子−
とインピーダンス素子4との接続点にさらに帰還
用インピーダンス素子6を接続する。帰還用イン
ピーダンス素子6の他端はトランジスタ1,2の
エミツタとトランジスタ3のコレクタとを共通接
続し接続点に接続し、さらにインピーダンス素子
8を接続する。インピーダンス素子8の他端は接
地電位100に接続する。トランジスタ2のコレ
クタは出力端子10に接続し、ベースはオペアン
プの出力端子とトランジスタ1,2のベースに接
続する。トランジスタ1は横型PNPトランジス
タのマルチコレクタ構造とし、第1のコレクタは
オペアンプの出力端とトランジスタ1,2のベー
スとの接続点に接続する。第2のコレクタはトラ
ンジスタ3のベースに接続する。エミツタは出力
端子11に接続し、強入力時、出力端子10,1
1における出力電流は下式で表わされる。
A conventional example will be explained using FIG. The non-inverting input terminal + of an operational amplifier (hereinafter referred to as an operational amplifier) 7 is connected to the ground potential 10 via a bias resistor 5.
Connected to 0. An impedance element 4 is connected between the inverting input terminal of this operational amplifier and the signal input terminal 12, and the inverting input terminal of the operational amplifier 7 is
A feedback impedance element 6 is further connected to the connection point between the impedance element 4 and the impedance element 4 . The other end of the feedback impedance element 6 is connected to a connection point through which the emitters of the transistors 1 and 2 and the collector of the transistor 3 are commonly connected, and further connected to the impedance element 8. The other end of impedance element 8 is connected to ground potential 100. The collector of the transistor 2 is connected to the output terminal 10, and the base is connected to the output terminal of the operational amplifier and the bases of the transistors 1 and 2. Transistor 1 has a multi-collector structure of a horizontal PNP transistor, and the first collector is connected to the connection point between the output end of the operational amplifier and the bases of transistors 1 and 2. The second collector is connected to the base of transistor 3. The emitter is connected to output terminal 11, and when there is strong input, output terminals 10 and 1
The output current at 1 is expressed by the following formula.

I10=(V0−VBE2)/R8 ………(1) I11=(V0+VBE1)/R8 ………(2) ここでI10:出力端子から流出される電流値、
I11:出力端子から流入される電流値、V0:オペ
アンプ7における出力のダイナミツクレンジの電
圧値、 VBE2:トランジスタ2のベースエミツタ間の電
圧、VBE1:トランジスタ1のベース・エミツタ間
の電圧、RO:インピーダンス素子8の値である。
I 10 = (V 0 − V BE2 )/R 8 ………(1) I 11 = (V 0 + V BE1 )/R 8 ………(2) Here, I 10 : Current value flowing out from the output terminal ,
I 11 : Current value flowing from the output terminal, V 0 : Voltage value of the output dynamic range in operational amplifier 7, V BE2 : Voltage between base and emitter of transistor 2, V BE1 : Voltage between base and emitter of transistor 1 , R O : Value of impedance element 8.

上記の出力電流の値が等しくなるように補正し
た電圧・電流変換回路において、トランジスタ2
のfTに対し、トランジスタ1とトランジスタ3か
ら構成される複合トランジスタのfTはトランジス
タ1が横型PNPトランジスタであるため、ほぼ
このトランジスタ1で高域特性が決定される。ま
たトランジスタ1のfTは、第3図のように電流依
存性があるため、微少入力信号に対しトランジス
タ1とトランジスタ3から構成される複合トラン
ジスタのfTも下がり、この複合トランジスタの動
作時にオペアンプ7を含む全体の系が不安定にな
るという不都合を生ずる。
In the voltage/current conversion circuit corrected so that the above output current values are equal, transistor 2
In contrast to f T of the composite transistor consisting of transistor 1 and transistor 3, transistor 1 is a lateral PNP transistor, so the high frequency characteristics are almost determined by transistor 1. Furthermore, since f T of transistor 1 has current dependence as shown in Figure 3, f T of the composite transistor consisting of transistor 1 and transistor 3 also decreases in response to a small input signal, and when this composite transistor operates, the operational amplifier This results in the inconvenience that the entire system including 7 becomes unstable.

本発明は上記の欠点を改善し、微少入力信号に
対しても安定に動作する電圧・電流変換回路を提
供することにある。
The object of the present invention is to improve the above-mentioned drawbacks and provide a voltage/current conversion circuit that operates stably even with very small input signals.

本発明の特徴は、上述したような、オペアンプ
の出力と一端が基準電位点に接続されたインピー
ダンス素子の他端との間に夫々のベース・エミツ
タ路が並列に接続された互いに異なる導電型の第
1および第2のトランジスタと、第2のトランジ
スタのコレクタにベースがインピーダンス素子の
他端にコレクタがそれぞれ接続され第1のトラン
ジスタと同一導電型を有する第3のトランジスタ
とを含み、第1のトランジスタのコレクタおよび
第3のトランジスタのエミツタから夫々出力を得
るようにした出力段構成を備えた電圧・電流変換
回路に対し、第2のトランジスタのコレクタと第
3のトランジスタのベースとの接続点に定電流回
路を接続したことにある。
A feature of the present invention is that, as described above, the base emitter paths are connected in parallel between the output of the operational amplifier and the other end of the impedance element, one end of which is connected to a reference potential point. a third transistor having a base connected to the collector of the second transistor and a collector connected to the other end of the impedance element and having the same conductivity type as the first transistor; For a voltage/current conversion circuit having an output stage configuration in which outputs are obtained from the collector of a transistor and the emitter of a third transistor, a connection point between the collector of the second transistor and the base of the third transistor is used. This is because a constant current circuit is connected.

次に図面を参照して、本発明をより詳細に説明
する。
Next, the present invention will be explained in more detail with reference to the drawings.

第2図は本発明の一実施例を示したもので、第
1図の従来例と等しい部分に付いては同一の符号
を付している。第2図に於いて、トランジスタ3
のベースに定電流回路9を第2の電圧供給部10
2との間に接続する。すなわち微少入力信号時に
おいてもトランジスタ1は定電流回路9より引き
込まれる電流値以下にならないため、fTもある値
以下にならず、トランジスタ1とトランジスタ3
からなる複合トランジスタの動作時にオペアンプ
7を含む全体の系の安定化が計れる。特に本発明
では定電流源9の電流値はマルチコレクタ・トラ
ンジスタの電流増幅率のピークが100μにあるの
でそれよりも少ない5μA〜50μAの間の値を選ぶ
ことが望ましい。
FIG. 2 shows an embodiment of the present invention, and the same parts as in the conventional example shown in FIG. 1 are given the same reference numerals. In Figure 2, transistor 3
A constant current circuit 9 is connected to the base of the second voltage supply section 10.
Connect between 2 and 2. In other words, even when there is a small input signal, transistor 1 does not go below the current value drawn from constant current circuit 9, so f T also does not go below a certain value, and transistors 1 and 3
The entire system including the operational amplifier 7 can be stabilized when the composite transistor consisting of the following is operated. In particular, in the present invention, since the current amplification factor of the multi-collector transistor has a peak of 100 .mu., the current value of the constant current source 9 is desirably selected to be smaller than 100 .mu.A.

第4図は本発明の他の実施例を示したもので、
第1,2図と同一部分は同一の符号で示してあ
る。インピーダンス素子4と6として抵抗18,
21、コンデンサー19,20の直・並例接続で
フイルタを構成しており、インピーダンス素子5
はバイアス用に挿入したものである。抵抗24,
25,26、コンデンサ27は位相補償用であ
る。出力端子10に接続したトランジスタ13,
15,14、抵抗11,12′からなるカレント
ミラー回路は、出力端子10に流れる電流の向き
を変え、出力端子17に供給する回路である。出
力端子12から入力される電圧の向きにより変換
された電流が出力端子11,17のいずれかに出
力される電圧・電流変換回路を構成している。
FIG. 4 shows another embodiment of the present invention,
The same parts as in FIGS. 1 and 2 are designated by the same reference numerals. Resistors 18 as impedance elements 4 and 6,
21, a filter is constructed by direct and parallel connection of capacitors 19 and 20, and impedance element 5
is inserted for bias. resistance 24,
25, 26, and a capacitor 27 are for phase compensation. A transistor 13 connected to the output terminal 10,
15 and 14 and resistors 11 and 12' is a circuit that changes the direction of the current flowing through the output terminal 10 and supplies it to the output terminal 17. A voltage/current conversion circuit is configured in which a current converted depending on the direction of the voltage inputted from the output terminal 12 is outputted to either the output terminal 11 or 17.

この電圧・電流変換回路は次のように動作す
る。弱入力時、出力端子10,11に表われる電
流I10,I11は次式で表わされる。
This voltage/current conversion circuit operates as follows. At the time of weak input, the currents I 10 and I 11 appearing at the output terminals 10 and 11 are expressed by the following equations.

I11=Z6/Z4・VIN÷R8=I10 ………(3) 但し Z4:インピーダンス素子4を構成するインピーダ
ンス Z6:インピーダンス素子6を構成するインピーダ
ンス 強入力時のI10,I11は次式で表わされる。
I 11 = Z 6 / Z 4・V IN ÷ R 8 = I 10 ………(3) However, Z 4 : Impedance that constitutes impedance element 4 Z 6 : Impedance that constitutes impedance element 6 I 10 at the time of strong input , I 11 is expressed by the following equation.

I10=(V0×R25/R25+R24−VBE2)/R8 ………(4) I11=(V0×R25/R25+R24+VBE1)/R8 ………(5) 但し V0:オペアンプ7に於る出力のダイナミツク動
作時の電圧 従つて、出力端子10,11の電流値は、オペ
アンプ出力のダイナミツク動作時の電圧が上下増
幅時等しい場合、電圧電流変換を行うトランジス
タ1,2の1個のVBEのみに依存する電圧を抵抗
R8の値で除したもので決定される。又、オペア
ンプ出力とトランジスタ1,2の間に減衰器を挿
入してもその関係は同様である。又、インピーダ
ンス素子4,6に周波数特性を持たせる事も可能
な為、入力信号に重量される。ノイズ、リツプル
分を除去出来るシステムを発展させる事が可能で
ある。
I 10 = (V 0 × R 25 / R 25 + R 24 − V BE2 ) / R 8 ………(4) I 11 = (V 0 × R 25 / R 25 + R 24 + V BE1 ) / R 8 ……… (5) However, V 0 : Voltage during dynamic operation of the output of operational amplifier 7. Therefore, the current values of output terminals 10 and 11 are equal to each other when the voltages of the operational amplifier output during dynamic operation are equal during upper and lower amplification. The voltage that depends only on one V BE of transistors 1 and 2 that performs
Determined by dividing by the value of R8 . Further, even if an attenuator is inserted between the operational amplifier output and transistors 1 and 2, the relationship is the same. Furthermore, since it is possible to give the impedance elements 4 and 6 a frequency characteristic, the frequency characteristics are added to the input signal. It is possible to develop a system that can remove noise and ripple components.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例を示す回路図である。第2図は
本発明の一実施例を示す回路図である。第3図は
横型PNPにおけるfTの電流依存を示すグラフであ
る。第4図は本発明の他の実施例を示す回路図で
ある。 1,2,3,13,14,15……トランジス
タ、7……オペアンプ、4,5,6,8……イン
ピーダンス素子、9……定電流源、11,12′,
21,22,23,24,25,26……抵抗、
19,20,27……コンデンサ、100……グ
ランド、101……正の電圧源、102……負の
電圧源、12……入力端子、10,11,17…
…出力端子。
FIG. 1 is a circuit diagram showing a conventional example. FIG. 2 is a circuit diagram showing one embodiment of the present invention. FIG. 3 is a graph showing the current dependence of f T in a horizontal PNP. FIG. 4 is a circuit diagram showing another embodiment of the present invention. 1, 2, 3, 13, 14, 15... transistor, 7... operational amplifier, 4, 5, 6, 8... impedance element, 9... constant current source, 11, 12',
21, 22, 23, 24, 25, 26...resistance,
19, 20, 27... Capacitor, 100... Ground, 101... Positive voltage source, 102... Negative voltage source, 12... Input terminal, 10, 11, 17...
...Output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 反転入力端子に入力信号が印加される増幅器
と、前記増幅器の出力を夫々のベースを受ける第
1導電型の第1トランジスタおよび第2導電型の
第2トランジスタと、前記第2トランジスタのコ
レクタにベースが接続された前記第1導電型の第
3トランジスタと、前記第1および第2トランジ
スタのエミツタと前記第3トランジスタのコレク
タとを共通に結合しその共通結合点に得られる信
号を前記増幅器に負帰還する手段と、前記共通結
合点と基準電位点との間に接続されたインピーダ
ンス素子と、前記第2トランジスタのコレクタと
前記第3トランジスタのベースとの接続部に定電
流を与える手段とを有し、前記第1トランジスタ
のコレクタおよび前記第3トランジスタのエミツ
タの両方から出力を得ることを特徴とする電圧・
電流変換回路。
1 an amplifier to which an input signal is applied to an inverting input terminal; a first transistor of a first conductivity type and a second transistor of a second conductivity type; and a collector of the second transistor; A third transistor of the first conductivity type whose base is connected, the emitters of the first and second transistors, and the collector of the third transistor are commonly coupled, and a signal obtained at the common coupling point is sent to the amplifier. means for negative feedback; an impedance element connected between the common coupling point and the reference potential point; and means for applying a constant current to a connection between the collector of the second transistor and the base of the third transistor. and obtains an output from both the collector of the first transistor and the emitter of the third transistor.
Current conversion circuit.
JP56196137A 1981-12-04 1981-12-04 Voltage-current conversion circuit Granted JPS5897797A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56196137A JPS5897797A (en) 1981-12-04 1981-12-04 Voltage-current conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56196137A JPS5897797A (en) 1981-12-04 1981-12-04 Voltage-current conversion circuit

Publications (2)

Publication Number Publication Date
JPS5897797A JPS5897797A (en) 1983-06-10
JPH0243232B2 true JPH0243232B2 (en) 1990-09-27

Family

ID=16352843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56196137A Granted JPS5897797A (en) 1981-12-04 1981-12-04 Voltage-current conversion circuit

Country Status (1)

Country Link
JP (1) JPS5897797A (en)

Also Published As

Publication number Publication date
JPS5897797A (en) 1983-06-10

Similar Documents

Publication Publication Date Title
US4445054A (en) Full-wave rectifying circuit
JPH0544845B2 (en)
JPH0770935B2 (en) Differential current amplifier circuit
JPH0232585B2 (en)
JPH0243232B2 (en)
JPH0310243B2 (en)
JPS6336745Y2 (en)
JPH0225286B2 (en)
JP2695787B2 (en) Voltage-current conversion circuit
JPS6121857Y2 (en)
JPH0449701Y2 (en)
JPS641785Y2 (en)
JP2926591B2 (en) Differential transistor circuit
JP2725290B2 (en) Power amplifier circuit
JPS6336747Y2 (en)
JPH0124443B2 (en)
JPS6115619Y2 (en)
JPH07106872A (en) Operational amplifier with high slew rate
JPH06152274A (en) Amplifying circuit
SU489199A1 (en) Transistor power amplifier
JP2693861B2 (en) Amplifier circuit
JPH0716138B2 (en) Amplifier circuit device
JP2630014B2 (en) Transistor breakdown voltage compensation circuit
JPS5928285B2 (en) phase inversion circuit
JP2848330B2 (en) Current mirror circuit