JPH0243429B2 - - Google Patents
Info
- Publication number
- JPH0243429B2 JPH0243429B2 JP57210885A JP21088582A JPH0243429B2 JP H0243429 B2 JPH0243429 B2 JP H0243429B2 JP 57210885 A JP57210885 A JP 57210885A JP 21088582 A JP21088582 A JP 21088582A JP H0243429 B2 JPH0243429 B2 JP H0243429B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- circuit
- emitter
- main transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08126—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transitor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電力変換装置等でスイツチング素子
として使用されるトランジスタの過電流保護回路
に関するものである 〔従来の技術〕 かかるトランジスタが過電流となる要因は大別
して２種類あり、その一つは過負荷によるもので
この場合は電流の時間的変化（di／dt）は小さく
保護は比較的容易である。他の一つはブリツジ形
インバータ回路のごとく直流電源に２つのトラン
ジスタを直列接続した回路構成で、一つのトラン
ジスタに短絡故障が生じたときの他のトランジス
タにおける電源短絡による過電流で、この場合は
電流の時間的変化は非常に大きく保護は困難であ
る。
として使用されるトランジスタの過電流保護回路
に関するものである 〔従来の技術〕 かかるトランジスタが過電流となる要因は大別
して２種類あり、その一つは過負荷によるもので
この場合は電流の時間的変化（di／dt）は小さく
保護は比較的容易である。他の一つはブリツジ形
インバータ回路のごとく直流電源に２つのトラン
ジスタを直列接続した回路構成で、一つのトラン
ジスタに短絡故障が生じたときの他のトランジス
タにおける電源短絡による過電流で、この場合は
電流の時間的変化は非常に大きく保護は困難であ
る。
一方、トランジスタは従来から変換装置に使用
されているサイリスタに比べると過電流耐量が小
さくヒユーズによる保護は期待できない。
されているサイリスタに比べると過電流耐量が小
さくヒユーズによる保護は期待できない。
まず、従来の過電流保護回路につい説明し、よ
つて本発明の目的を明らかにする。
つて本発明の目的を明らかにする。
第１図に示すように、オン・オフ信号回路１の
オン信号出力端子に制限抵抗２を介して主トラン
ジスタ４のベース・エミツタ間が接続され、主ト
ランジスタ４のベース・エミツタ間に流される順
バイアス電流I1によつて主トランジスタ４がオン
され、I1＝０の状態でオフ信号出力端子を介して
供給される逆バイアス電流I2によつて主トランジ
スタ４はオフされる。
オン信号出力端子に制限抵抗２を介して主トラン
ジスタ４のベース・エミツタ間が接続され、主ト
ランジスタ４のベース・エミツタ間に流される順
バイアス電流I1によつて主トランジスタ４がオン
され、I1＝０の状態でオフ信号出力端子を介して
供給される逆バイアス電流I2によつて主トランジ
スタ４はオフされる。
主トランジスタ４のベース・エミツタ間に並列
接続されているダイオード３は保護ダイオードで
ある。オン・オフ信号回路１としては、例えば特
開昭57―151278号公報に示されているベース駆動
回路を使用することができる。
接続されているダイオード３は保護ダイオードで
ある。オン・オフ信号回路１としては、例えば特
開昭57―151278号公報に示されているベース駆動
回路を使用することができる。
従来例の一つはかかる回路において、主トラン
ジスタ４のコレクタに絶縁形電流検出器１９を直
列接続し、該検出器１９に接続した過電流検出回
路２０で過電流を検出してオン・オフ信号回路１
を介して主トランジスタ４をオフさせるものであ
る。
ジスタ４のコレクタに絶縁形電流検出器１９を直
列接続し、該検出器１９に接続した過電流検出回
路２０で過電流を検出してオン・オフ信号回路１
を介して主トランジスタ４をオフさせるものであ
る。
しかし、この場合は電流検出器１９として直流
変流器を使用する非常に高値なものとなり、また
交流電流器を使用するには回路構成が複雑になり
信頼性及びコストの面で問題を生じる。
変流器を使用する非常に高値なものとなり、また
交流電流器を使用するには回路構成が複雑になり
信頼性及びコストの面で問題を生じる。
また、ノズルによる誤動作を避けるための過電
流検出回路の中にはフイルタ回路が必要となり、
その結果高速性が失なわれ、急峻な電流上昇に対
する過電流保護は難しいものとなる。
流検出回路の中にはフイルタ回路が必要となり、
その結果高速性が失なわれ、急峻な電流上昇に対
する過電流保護は難しいものとなる。
従来例の他の方法は、第２図に示すように主ト
ランジスタ４のエミツタに抵抗２１を直列接続し
てエミツタ電流に比例した電圧を取り出し、過電
流検出回路２２で判断して過電流を検出し、オ
ン・オフ信号回路１を介して主トランジスタ４を
オフさせるものである。
ランジスタ４のエミツタに抵抗２１を直列接続し
てエミツタ電流に比例した電圧を取り出し、過電
流検出回路２２で判断して過電流を検出し、オ
ン・オフ信号回路１を介して主トランジスタ４を
オフさせるものである。
しかし、この場合は主回路に抵抗２１が挿入さ
せるので損失が大きく、またスイツチング動作で
使用するので無誘導形の抵抗が必要となる。
せるので損失が大きく、またスイツチング動作で
使用するので無誘導形の抵抗が必要となる。
さらに、制御回路との絶縁が取れないなどの欠
点があり、特に大容量の装置への適用は難しい。
点があり、特に大容量の装置への適用は難しい。
本発明の目的は前記従来例の欠点を解消し、主
回路の損失を増加させることなく、電流の時間変
化（di／dt）の急峻な過電流に対するトランジス
タの保護を簡単かつ安価な回路構成により確実に
行なわせることができる回路を提供することにあ
る。
回路の損失を増加させることなく、電流の時間変
化（di／dt）の急峻な過電流に対するトランジス
タの保護を簡単かつ安価な回路構成により確実に
行なわせることができる回路を提供することにあ
る。
この目的は本発明によれば、スイツチング素子
たる主トランジスタのベース・エミツタ間とその
主トランジスタを制御するオン・オフ信号回路と
の間に介在し、主トランジスタのベース順バイア
ス電流の遮断を可能にすべく、主トランジスタの
ベース・エミツタ間を直接的に橋絡するかもしく
は主トランジスタにベース順バイアス電流を導く
補助トランジスタのベース・エミツタ間を橋絡す
る制御トランジスタを、そのコレクタを主トラン
ジスタのベース側に、エミツタを主トランジスタ
のエミツタ側に接続するとともに、この制御トラ
ンジスタの制御のために、抵抗とコンデンサから
なり、前記オン・オフ信号の出力を導かれるべ
く、その入力側はオン・オフ信号回路に、出力側
は制御トランジスタのベースに接続する遅延回路
と、この遅延回路と制御トランジスタのベース間
に接続されるもので、抵抗を介して印加される電
圧が所定の限界値以上にあるとき導通して制御ト
ランジスタへのベース電流を通す定電圧ダイオー
ドによる限界値応動素子と、前記抵抗と限界値素
子との接続点と主トランジスタのコレクタとの間
に接続され、主トランジスタのコレクタ・エミツ
タ間電圧上昇時にのみ遅延回路の出力電圧により
限界値応動素子が導通するのを許可するダイオー
ドとを設けることにより達成される。
たる主トランジスタのベース・エミツタ間とその
主トランジスタを制御するオン・オフ信号回路と
の間に介在し、主トランジスタのベース順バイア
ス電流の遮断を可能にすべく、主トランジスタの
ベース・エミツタ間を直接的に橋絡するかもしく
は主トランジスタにベース順バイアス電流を導く
補助トランジスタのベース・エミツタ間を橋絡す
る制御トランジスタを、そのコレクタを主トラン
ジスタのベース側に、エミツタを主トランジスタ
のエミツタ側に接続するとともに、この制御トラ
ンジスタの制御のために、抵抗とコンデンサから
なり、前記オン・オフ信号の出力を導かれるべ
く、その入力側はオン・オフ信号回路に、出力側
は制御トランジスタのベースに接続する遅延回路
と、この遅延回路と制御トランジスタのベース間
に接続されるもので、抵抗を介して印加される電
圧が所定の限界値以上にあるとき導通して制御ト
ランジスタへのベース電流を通す定電圧ダイオー
ドによる限界値応動素子と、前記抵抗と限界値素
子との接続点と主トランジスタのコレクタとの間
に接続され、主トランジスタのコレクタ・エミツ
タ間電圧上昇時にのみ遅延回路の出力電圧により
限界値応動素子が導通するのを許可するダイオー
ドとを設けることにより達成される。
以下、図面について本発明の実施例を詳細に説
明する。
明する。
第３図は本発明の第１実施例を示す回路図であ
る。オン・オフ信号回路１の出力端Ａは抵抗２を
介して主トランジスタ４のベース・エミツタ区間
に接続されていて、主トランジスタ４をオンする
ための順バイアス電流I1を供給する。
る。オン・オフ信号回路１の出力端Ａは抵抗２を
介して主トランジスタ４のベース・エミツタ区間
に接続されていて、主トランジスタ４をオンする
ための順バイアス電流I1を供給する。
さらに出力端Ａには抵抗１０とコンデンサ１１
で構成する遅延回路が並列接続され、この遅延回
路の出力端子即ち抵抗１０とコンデンサ１１との
接続点は抵抗９を介して一つはダイオード６を介
して主トランジスタ４のコレクタに、他の一つは
定電圧ダイオード８を介して制御トランジスタの
ベースにそれぞれ接続されている。制御トランジ
スタ５はコレクタを主トランジスタ４のベース
に、エミツタを主トランジスタ４のエミツタに接
続されている。制御トランジスタ５のベース・エ
ミツタ間には抵抗７が並列接続されている。また
主トランジスタ４のベース・エミツタ間には保護
ダイオード３が並列接続されている。
で構成する遅延回路が並列接続され、この遅延回
路の出力端子即ち抵抗１０とコンデンサ１１との
接続点は抵抗９を介して一つはダイオード６を介
して主トランジスタ４のコレクタに、他の一つは
定電圧ダイオード８を介して制御トランジスタの
ベースにそれぞれ接続されている。制御トランジ
スタ５はコレクタを主トランジスタ４のベース
に、エミツタを主トランジスタ４のエミツタに接
続されている。制御トランジスタ５のベース・エ
ミツタ間には抵抗７が並列接続されている。また
主トランジスタ４のベース・エミツタ間には保護
ダイオード３が並列接続されている。
一方、オン・オフ信号回路１の出力端Ｂには主
トランジスタ４のベース・エミツタ間が並列接続
されており、これにより主トランジスタ４のター
ンオフ時間を短縮するためのベース逆バイアス電
流I2を流すことができる。
トランジスタ４のベース・エミツタ間が並列接続
されており、これにより主トランジスタ４のター
ンオフ時間を短縮するためのベース逆バイアス電
流I2を流すことができる。
次に動作について説明すると、今オン・オフ信
号回路１の出力端Ａにオン信号が出ると、主トラ
ンジスタ４のベースからエミツタに順バイアス電
流I1が流れ、主トランジスタ４はオン状態とな
る。
号回路１の出力端Ａにオン信号が出ると、主トラ
ンジスタ４のベースからエミツタに順バイアス電
流I1が流れ、主トランジスタ４はオン状態とな
る。
この時、主トランジスタ４のコレクタ電流が規
定値以下の場合は、主トランジスタ４のコレク
タ・エミツタ間の電圧VCE(4)は十分小さな値とな
る。この電圧を飽和電圧VCE（sat）と称する。
定値以下の場合は、主トランジスタ４のコレク
タ・エミツタ間の電圧VCE(4)は十分小さな値とな
る。この電圧を飽和電圧VCE（sat）と称する。
一方、数マイクロ秒の時定数を有する抵抗１０
とコンデンサ１１により構成された遅延回路にお
いて、コンデンサ１１の両端電圧は数マイクロ秒
後にオン・オフ信号回路１の出力端Ａの電圧に近
い値まで充電される。この時、ダイオード６の順
方向電圧VF(6)、定電圧ダイオード８のツエナー
圧VZ(8)、制御トランジスタ５のベース・エミツ
タ間電圧電圧VBE(5)、およびVCE（sat）の関係を
VCE（sat）＋VF(6)＜Z(8)＋VBE(5)に選定すれば、抵
抗９を流れる電流は全てダイオード６を通つて主
トランジスタ４のコレクタに流れ込み、制御トラ
ンジスタ５のベースには電流が流れないので、制
御トランジスタ５はオフ状態となつている。
とコンデンサ１１により構成された遅延回路にお
いて、コンデンサ１１の両端電圧は数マイクロ秒
後にオン・オフ信号回路１の出力端Ａの電圧に近
い値まで充電される。この時、ダイオード６の順
方向電圧VF(6)、定電圧ダイオード８のツエナー
圧VZ(8)、制御トランジスタ５のベース・エミツ
タ間電圧電圧VBE(5)、およびVCE（sat）の関係を
VCE（sat）＋VF(6)＜Z(8)＋VBE(5)に選定すれば、抵
抗９を流れる電流は全てダイオード６を通つて主
トランジスタ４のコレクタに流れ込み、制御トラ
ンジスタ５のベースには電流が流れないので、制
御トランジスタ５はオフ状態となつている。
主トランジスタ４のコレクタ電流が規定値以上
すなわち過電流になると、主トランジスタ４のコ
レクタ・エミツタ間の電圧VCE(4)は飽和電圧VCE
（sat）よりも大きな値となり、この電圧の大きさ
はコレクタ電流に依存して変化する。この状態を
活性状態と称する。
すなわち過電流になると、主トランジスタ４のコ
レクタ・エミツタ間の電圧VCE(4)は飽和電圧VCE
（sat）よりも大きな値となり、この電圧の大きさ
はコレクタ電流に依存して変化する。この状態を
活性状態と称する。
このような過電流になると、VCE＋VF(6)＞VZ(8)
＋VBE(5)となり、制御トランジスタ５はスイツチ
オンの状態となる。
＋VBE(5)となり、制御トランジスタ５はスイツチ
オンの状態となる。
その結果、主トランジスタ４のベースからエミ
ツタに流れていた電流I1は制御トランジスタ５に
転流し、主トランジスタ４はオフとなる。この
時、主トランジスタ４は活性状態からオフ状態へ
と移行するので、ほとんど時間的遅れは生じな
い。
ツタに流れていた電流I1は制御トランジスタ５に
転流し、主トランジスタ４はオフとなる。この
時、主トランジスタ４は活性状態からオフ状態へ
と移行するので、ほとんど時間的遅れは生じな
い。
次に、オン・オフ信号回路１の出力端Ａのオン
信号がなくなり、出力端Ｂにオフ信号が出ると、
トランジスタのオン・オフ間はダイオード構造で
あるため、このダイオードが逆回復するまで、エ
ミツタからベース電流I2が流れ、逆回復後主トラ
ンジスタ４のベース・エミツタ間はベース電位が
負、エミツタ電位が正の状態となる。
信号がなくなり、出力端Ｂにオフ信号が出ると、
トランジスタのオン・オフ間はダイオード構造で
あるため、このダイオードが逆回復するまで、エ
ミツタからベース電流I2が流れ、逆回復後主トラ
ンジスタ４のベース・エミツタ間はベース電位が
負、エミツタ電位が正の状態となる。
ダイオード３はこの時、エミツタ・ベース間が
過電圧になるのを防止する働きをする。この状態
をベース逆バイアス状態と称する。
過電圧になるのを防止する働きをする。この状態
をベース逆バイアス状態と称する。
この、延回路を構成しているコンデンサ１１の
電荷は抵抗１０、抵抗２を通つて放電状態とな
り、次のオン・オフ信号回路１の出力端Ａのオン
信号の時に必要な遅延時間が確保でき、主トラン
ジスタ４の確実なオン動作は保証される。すなわ
ち、この遅延がなければ、主トランジスタ４がオ
ンする以前に先に制御トランジスタ５がオンし、
これがため主トランジスタ４がオンすることがで
きなくなるが、これを回避できるのである。
電荷は抵抗１０、抵抗２を通つて放電状態とな
り、次のオン・オフ信号回路１の出力端Ａのオン
信号の時に必要な遅延時間が確保でき、主トラン
ジスタ４の確実なオン動作は保証される。すなわ
ち、この遅延がなければ、主トランジスタ４がオ
ンする以前に先に制御トランジスタ５がオンし、
これがため主トランジスタ４がオンすることがで
きなくなるが、これを回避できるのである。
なお、制御トランジスタ５のベース・エミツタ
間に並列接続した抵抗７は、定電圧ダイオード８
のツエナー電圧補償用である。
間に並列接続した抵抗７は、定電圧ダイオード８
のツエナー電圧補償用である。
また、ここに使用している定電圧ダイオード８
は、整流用ダイオードの直列接続に、制御トラン
ジスタ５はサイリスタやFETなど他の半導体に
置換えることも可能である。
は、整流用ダイオードの直列接続に、制御トラン
ジスタ５はサイリスタやFETなど他の半導体に
置換えることも可能である。
第４図は本発明の第２実施例を示す回路図で、
前記第３図と異なる点は、オン・オフ信号回路１
内に設けられてているパルス電圧平滑回路を遅延
回路として流用したものである。既に述べたよう
に、オン・オフ信号回路として使用することので
きる特開昭57―151278号記載のベース駆動回路に
よれば、ベース順バイアス電流供給のための回路
部分はオン指令期間中間断なく連続するパルス電
圧を発生する必要があり、このために絶縁トラン
スを大形化するという問題を解決している。
前記第３図と異なる点は、オン・オフ信号回路１
内に設けられてているパルス電圧平滑回路を遅延
回路として流用したものである。既に述べたよう
に、オン・オフ信号回路として使用することので
きる特開昭57―151278号記載のベース駆動回路に
よれば、ベース順バイアス電流供給のための回路
部分はオン指令期間中間断なく連続するパルス電
圧を発生する必要があり、このために絶縁トラン
スを大形化するという問題を解決している。
第５図は本発明の第３実施例を示す回路図で、
主トランジスタ４へのベース電流供給用直電源１
２をオン・オフ信号回路１とは別に準備したもの
である。制御トランジスタ５の他にオン用トラン
ジスタ１５とオフ用トランジスタ１６とを相互に
接続して主トランジスタ４のベース駆動回路に挿
入した。
主トランジスタ４へのベース電流供給用直電源１
２をオン・オフ信号回路１とは別に準備したもの
である。制御トランジスタ５の他にオン用トラン
ジスタ１５とオフ用トランジスタ１６とを相互に
接続して主トランジスタ４のベース駆動回路に挿
入した。
１３，１４は、それぞれ電源１２とトランジス
タ１５，１６のエミツタ間に挿入された抵抗を示
す。
タ１５，１６のエミツタ間に挿入された抵抗を示
す。
このように回路構成した場合、オン・オフ信号
回路１の出力信号が高いレベル（直流電源１２の
Ｐの電位）の時、トランジスタ１５がオン、トラ
ンジスタ１６がオフとなり、主トランジスタ４は
オンとなる。一方、オン・オフ信号回路１の出力
信号が低レベル（直流電源１２のＮの電位）の
時、トランジスタ１５がオフ、トランジスタ１６
がオンとなり、主トランジスタ４はオフとなる。
回路１の出力信号が高いレベル（直流電源１２の
Ｐの電位）の時、トランジスタ１５がオン、トラ
ンジスタ１６がオフとなり、主トランジスタ４は
オンとなる。一方、オン・オフ信号回路１の出力
信号が低レベル（直流電源１２のＮの電位）の
時、トランジスタ１５がオフ、トランジスタ１６
がオンとなり、主トランジスタ４はオフとなる。
過電流時の動作は前記第３図と第１実施例と同
様であるが、制御トランジスタ５は直接主トラン
ジスタ４のベース電流を制御しないので電流容量
の小さなものですみ、回路全体が小形で低価格な
ものとなる。
様であるが、制御トランジスタ５は直接主トラン
ジスタ４のベース電流を制御しないので電流容量
の小さなものですみ、回路全体が小形で低価格な
ものとなる。
第６図は本発明の第４実施例を示す回路図で、
主回路がダーリントン接続した主トランジスタ４
と前段のトランジスタ１７とで構成された場合で
ある。図中１８はトランジスタ１７の保護ダイオ
ードを示す。
主回路がダーリントン接続した主トランジスタ４
と前段のトランジスタ１７とで構成された場合で
ある。図中１８はトランジスタ１７の保護ダイオ
ードを示す。
この場合、オン状態での主トランジスタ４のコ
レクタ・エミツタ間電圧VCE(4)、前段トランジス
タ１７のコレクタ・エミツタ間電圧をVCE（17）
とすると、VCE(2)＝VBE(2)＋VCE（17）となる。
レクタ・エミツタ間電圧VCE(4)、前段トランジス
タ１７のコレクタ・エミツタ間電圧をVCE（17）
とすると、VCE(2)＝VBE(2)＋VCE（17）となる。
過電流時、主トランジスタ４のベース・エミツ
タ間電圧VBE(4)の変化はVCE(2)、VCE（17）の変化
に比べて非常に小さいものとなる。このため、本
実施例では前段トランジスタ１７のコレクタ・エ
ミツタ間電圧VCE（17）を監視し、規定値以上に
この電圧が大きくなつた場合に制御トランジスタ
５をオンさせ、主トランジスタ４を遮断するよう
にすればよい。このようにすれば、前段トランジ
スタ１７だけをオン・オフ信号回路１で駆動する
ので駆動容量が少なくてすむ。
タ間電圧VBE(4)の変化はVCE(2)、VCE（17）の変化
に比べて非常に小さいものとなる。このため、本
実施例では前段トランジスタ１７のコレクタ・エ
ミツタ間電圧VCE（17）を監視し、規定値以上に
この電圧が大きくなつた場合に制御トランジスタ
５をオンさせ、主トランジスタ４を遮断するよう
にすればよい。このようにすれば、前段トランジ
スタ１７だけをオン・オフ信号回路１で駆動する
ので駆動容量が少なくてすむ。
以上述べたように本発明のトランジスタの過電
流保護回路は、スイツチング素子たる主トランジ
スタのコレクタ・エミツタ間の電圧が過電流時に
大きくなることを利用して、この電圧が規定値以
上に増加したときに瞬時に主トランジスタのベー
ス電流を遮断する回路を付加したので、従来のよ
うに主回路に電流検出器や直流検出用抵抗を用い
る必要がなくなり安価な回路構成でしかも主回路
の損失の少ないものとなり、また電流の時間的変
化が急峻なトランジスタの過電流を確実に保護で
きる信頼性の高いものが得られる。
流保護回路は、スイツチング素子たる主トランジ
スタのコレクタ・エミツタ間の電圧が過電流時に
大きくなることを利用して、この電圧が規定値以
上に増加したときに瞬時に主トランジスタのベー
ス電流を遮断する回路を付加したので、従来のよ
うに主回路に電流検出器や直流検出用抵抗を用い
る必要がなくなり安価な回路構成でしかも主回路
の損失の少ないものとなり、また電流の時間的変
化が急峻なトランジスタの過電流を確実に保護で
きる信頼性の高いものが得られる。
第１図、第２図はそれぞれ従来例を示す回路
図、第３図は本発明の第１実施例を示す回路図、
第４図は同上第２実施例を示す回路図、第５図は
同上第３実施例を示す回路図、第６図は同上第４
実施例を示す回路図である。 １……オン・オフ信号回路、１ａ……遅延回
路、２……電流制御抵抗、３……保護ダイオー
ド、４……主トランジスタ、５……制御トランジ
スタ、６……ダイオード、７……抵抗、８……定
電圧ダイオード、９，１０……抵抗、１１……コ
ンデンサ、１２……直流電源、１３，１４……抵
抗、１５，１６……トランジスタ、１７……前段
トランジスタ、１８……ダイオード。
図、第３図は本発明の第１実施例を示す回路図、
第４図は同上第２実施例を示す回路図、第５図は
同上第３実施例を示す回路図、第６図は同上第４
実施例を示す回路図である。 １……オン・オフ信号回路、１ａ……遅延回
路、２……電流制御抵抗、３……保護ダイオー
ド、４……主トランジスタ、５……制御トランジ
スタ、６……ダイオード、７……抵抗、８……定
電圧ダイオード、９，１０……抵抗、１１……コ
ンデンサ、１２……直流電源、１３，１４……抵
抗、１５，１６……トランジスタ、１７……前段
トランジスタ、１８……ダイオード。
Claims (1)
- １ スイツチング素子たる主トランジスタのベー
ス・エミツタ間とその主トランジスタを制御する
オン・オフ信号回路との間に介在し、主トランジ
スタのベース順バイアス電流の遮断を可能にすべ
く、主トランジスタのベース・エミツタ間を直接
的に橋絡するかもしくは主トランジスタにベース
順バイアス電流を導く補助トランジスタのベー
ス・エミツタ間を橋絡する制御トランジスタを、
そのコレクタを主トランジスタのベース側に、エ
ミツタを主トランジスタのエミツタ側に接続する
とともに、この制御トランジスタの制御のため
に、抵抗とコンデンサからなり、前記オン・オフ
信号回路の出力信号を導かれるべく、その入力側
はオン・オフ信号回路に、出力側は制御トランジ
スタのベースに接続する遅延回路と、この遅延回
路と制御トランジスタのベース間に接続されるも
ので、抵抗を介して印加される電圧が所定の限界
値以上にあるとき導通して制御トランジスタへの
ベース電流を通す定電圧ダイオードによる限界値
応動素子と、前記抵抗と限界値素子との接続点と
主トランジスタのコレクタとの間に接続され、主
トランジスタのコレクタ・エミツタ間電圧上昇時
にのみ遅延回路の出力電圧により限界値応動素子
が導通するのを許可するダイオードとを設けたこ
とを特徴とするトランジスタの過電流保護回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210885A JPS59103567A (ja) | 1982-12-01 | 1982-12-01 | トランジスタの過電流保護回路 |
| DE19833343201 DE3343201A1 (de) | 1982-12-01 | 1983-11-29 | Ueberstrom-schutzschaltung fuer einen transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210885A JPS59103567A (ja) | 1982-12-01 | 1982-12-01 | トランジスタの過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103567A JPS59103567A (ja) | 1984-06-15 |
| JPH0243429B2 true JPH0243429B2 (ja) | 1990-09-28 |
Family
ID=16596699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57210885A Granted JPS59103567A (ja) | 1982-12-01 | 1982-12-01 | トランジスタの過電流保護回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS59103567A (ja) |
| DE (1) | DE3343201A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4834115B2 (ja) * | 2006-02-21 | 2011-12-14 | オスラム アクチエンゲゼルシャフト | 最小のスイッチング周波数を備えるステップアップドライバ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147736A (ja) * | 1984-12-19 | 1986-07-05 | 日立精工株式会社 | スイッチング素子の駆動回路 |
| JPS6258827A (ja) * | 1985-09-03 | 1987-03-14 | 株式会社日立製作所 | トランジスタの過電流保護方式 |
| US4680664A (en) * | 1985-12-09 | 1987-07-14 | Hughes Tool Company | Overcurrent protection circuit for power transistors |
| JPS62125912U (ja) * | 1986-01-29 | 1987-08-10 | ||
| JPS63177612A (ja) * | 1987-01-19 | 1988-07-21 | Toshiba Corp | ゲ−ト制御回路 |
| DE58907969D1 (de) * | 1988-02-15 | 1994-08-04 | Siemens Ag | Schaltungsanordnung zum Schutze einer integrierten Schaltung. |
| JPH0766958B2 (ja) * | 1989-03-20 | 1995-07-19 | 株式会社東芝 | 静電保護回路 |
| JP4899760B2 (ja) * | 2006-09-29 | 2012-03-21 | パナソニック株式会社 | 誘導加熱調理器 |
| JP6160152B2 (ja) * | 2013-03-22 | 2017-07-12 | 日新電機株式会社 | ドライブ回路 |
| JP6750333B2 (ja) * | 2016-06-15 | 2020-09-02 | 富士電機株式会社 | 半導体スイッチング素子の保護回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3104015C2 (de) * | 1981-02-05 | 1984-10-11 | Siemens AG, 1000 Berlin und 8000 München | Überstromschutzanordnung für einen Halbleiterschalter |
-
1982
- 1982-12-01 JP JP57210885A patent/JPS59103567A/ja active Granted
-
1983
- 1983-11-29 DE DE19833343201 patent/DE3343201A1/de not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4834115B2 (ja) * | 2006-02-21 | 2011-12-14 | オスラム アクチエンゲゼルシャフト | 最小のスイッチング周波数を備えるステップアップドライバ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59103567A (ja) | 1984-06-15 |
| DE3343201A1 (de) | 1984-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429339A (en) | AC Transistor switch with overcurrent protection | |
| EP0190925B1 (en) | A protection circuit for an insulated gate bipolar transistor | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JPH0510522Y2 (ja) | ||
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US5467242A (en) | Method and apparatus for short circuit protection of power transistor device | |
| JPH0654866B2 (ja) | 入出力端子を有する電子制御回路 | |
| WO2019038957A1 (ja) | 制御回路および電力変換装置 | |
| EP0213635A2 (en) | Transistor inverter | |
| JPH0243429B2 (ja) | ||
| EP0556379B1 (en) | Motor controller | |
| JPS6014574B2 (ja) | 短絡保護回路 | |
| FI70762C (fi) | Oeverstroemsskyddskrets foer en inverter | |
| JPH0850518A (ja) | 過電流保護装置 | |
| US3303386A (en) | Transient overvoltage and overload protection circuit | |
| US11183834B2 (en) | Semiconductor module and power conversion apparatus having a diode bridge circuit and a protection circuit | |
| US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
| US5235487A (en) | Inverter with overload current protection | |
| US4740723A (en) | Semiconductor switch | |
| JP3453718B2 (ja) | 電流の遮断装置 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH0756582Y2 (ja) | 過電流検出回路 | |
| EP0614278A1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPH11299223A (ja) | スイッチング電源装置 | |
| JPS6338690Y2 (ja) |