JPH0244166B2 - - Google Patents
Info
- Publication number
- JPH0244166B2 JPH0244166B2 JP56182110A JP18211081A JPH0244166B2 JP H0244166 B2 JPH0244166 B2 JP H0244166B2 JP 56182110 A JP56182110 A JP 56182110A JP 18211081 A JP18211081 A JP 18211081A JP H0244166 B2 JPH0244166 B2 JP H0244166B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- distortion
- diode
- variable
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、制御電圧等の利得制御信号に応じ
て利得が直線的に変化させる利得制御増幅器に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gain control amplifier whose gain varies linearly in response to a gain control signal such as a control voltage.
この種の利得制御増幅器は、その目的が利得を
変化させることにある関係上、通常無帰還構成が
とられている。このためこの種の利得制御増幅器
は一般に極めて歪が大きいという欠点を有してお
り(例えば全高調波歪は0.1%程度である)、した
がつて高忠実度が要求されるオーデイオ分野等に
おいては、電子ボリユーム等として使用すること
は不適当であつた。 This type of gain control amplifier usually has a non-feedback configuration because its purpose is to change the gain. For this reason, this type of gain control amplifier generally has the disadvantage of extremely high distortion (for example, total harmonic distortion is about 0.1%), so it is not suitable for applications such as audio, where high fidelity is required. , it was inappropriate to use it as an electronic volume or the like.
この発明は上述した事情に鑑みてなされたもの
で、その目的とするところは無帰還構成でありな
がら極めて歪が小さく、したがつてオーデイオ機
器用の電子ボリユームとしても使用し得る利得制
御増幅器を提供することにある。この目的を達成
させるためにこの発明による利得制御増幅器は、
差動構成されたトランジスタと、これらのトラン
ジスタの共通エミツタ電流を利得制御信号に応じ
て変化させる可変電流源とを有してなる可変利得
増幅部と、前記差動構成されたトランジスタの両
ベース間に印加する入力信号の経路に電流方向を
互いに逆にすると共に並列に介挿された少なくと
も1対の半導体整流素子、および電源と前記対の
半導体整流素子のそれぞれの信号入力側との間に
それぞれ介挿される直流バイアス調整回路を有し
てなる歪打消し回路とを具備し、前記差動構成さ
れたトランジスタのコレクタ側から出力を取り出
すように構成したことを特徴としている。 The present invention was made in view of the above-mentioned circumstances, and its purpose is to provide a gain control amplifier that has a non-feedback configuration, has extremely low distortion, and can therefore be used as an electronic volume for audio equipment. It's about doing. In order to achieve this objective, the gain control amplifier according to the present invention has the following features:
a variable gain amplification section comprising differentially configured transistors and a variable current source that changes a common emitter current of these transistors in accordance with a gain control signal; at least one pair of semiconductor rectifiers inserted in parallel and with current directions opposite to each other in the path of an input signal applied to the input signal, and between the power supply and the signal input side of each of the pair of semiconductor rectifiers, respectively. A distortion canceling circuit having a DC bias adjustment circuit inserted therein is provided, and the output is taken out from the collector side of the differentially configured transistor.
そして、このように構成することによつて、可
変利得増幅器において発生する歪を歪打消し回路
が発生する歪によつて相殺することができ、低歪
な利得制御増幅器が実現される。また、上記半導
体整流素子の各々の特性がばらついた場合でも、
各々対応した直流バイアス調整回路によつて各半
導体整流素子のバイアスを調整することができる
ので、正負どちらの極性の信号が入力された場合
でも、歪が打消されるように調整することができ
る。 With this configuration, the distortion generated in the variable gain amplifier can be canceled out by the distortion generated by the distortion canceling circuit, and a gain control amplifier with low distortion can be realized. Furthermore, even if the characteristics of each of the semiconductor rectifying elements vary,
Since the bias of each semiconductor rectifying element can be adjusted by the corresponding DC bias adjustment circuit, it is possible to adjust the bias so that distortion is canceled out regardless of whether a positive or negative polarity signal is input.
以下、この発明の実施例を図面を参照して詳細
に説明する。第1図は、この発明による利得制御
増幅器の基本構成を、入力信号が正である場合に
ついて示した回路図でである。この図において、
符号1は可変利得増幅部を示し、また符号2は歪
打消し回路を示している。可変利得増幅部1にお
いて、3,4は差動構成されたトランジスタであ
り、共にNPNトランジスタからなる。これらの
トランジスタ3,4の両エミツタは共通接続され
ると共に、可変電流源5を介して負電源端子6
(電源電圧は−Vcc)に接続されている。この可
変電流源5の電流I0は、制御入力端子5aに印加
さる制御電圧Vc(利得制御信号)に比例して変化
するようになつている。トランジスタ3のコレク
タは、演算増幅器7の反転入力端子に接続される
と共に、抵抗8を介して正電源端子9(電源電圧
は+Vcc)に接続されている。トランジスタ4の
ベースは抵抗10を介して接地され、同トランジ
スタ4のコレクタは演算増幅器7の非反転入力端
子に接続されると共に、抵抗11を介して正電源
端子9に接続されている。演算増幅器7の非反転
入力端子は抵抗12を介して接地され、同演算増
幅器7の出力端子は、信号出力端子13に接続さ
れると共に、帰還抵抗14を介して同演算増幅器
7の反転入力端子に接続されている。 Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a circuit diagram showing the basic configuration of a gain control amplifier according to the present invention when the input signal is positive. In this diagram,
Reference numeral 1 indicates a variable gain amplification section, and reference numeral 2 indicates a distortion canceling circuit. In the variable gain amplification section 1, numerals 3 and 4 are differentially configured transistors, both of which are NPN transistors. Both emitters of these transistors 3 and 4 are commonly connected and connected to a negative power supply terminal 6 via a variable current source 5.
(The power supply voltage is -Vcc). The current I0 of the variable current source 5 is designed to change in proportion to the control voltage Vc (gain control signal) applied to the control input terminal 5a. The collector of the transistor 3 is connected to an inverting input terminal of an operational amplifier 7, and is also connected to a positive power supply terminal 9 (power supply voltage is +Vcc) via a resistor 8. The base of the transistor 4 is grounded via a resistor 10, and the collector of the transistor 4 is connected to a non-inverting input terminal of an operational amplifier 7 and also to a positive power supply terminal 9 via a resistor 11. The non-inverting input terminal of the operational amplifier 7 is grounded via a resistor 12, and the output terminal of the operational amplifier 7 is connected to the signal output terminal 13 and connected to the inverting input terminal of the operational amplifier 7 via a feedback resistor 14. It is connected to the.
また、歪消し回路2において、14はダイオー
ド(半導体整流素子)であり、このダイオード1
4のアノードは信号入力端子15に接続され、同
ダイオード14のカソード14のカソードは抵抗
16,17を順次介して接地されている。そして
抵抗16,17の接続点は前記トランジスタ3の
ベースに接続されている。 Further, in the distortion canceling circuit 2, 14 is a diode (semiconductor rectifying element), and this diode 1
The anode of the diode 14 is connected to the signal input terminal 15, and the cathode of the diode 14 is grounded via resistors 16 and 17 in sequence. The connection point between the resistors 16 and 17 is connected to the base of the transistor 3.
次に、以上の構成になるこの利得制御増幅器の
動作を説明する。 Next, the operation of this gain control amplifier having the above configuration will be explained.
まず、可変利得増幅部1の動作から説明する。
今歪打消し回路2における抵抗16,17の接続
点からトランジスタ3のベースに供給される信号
の電圧をVa、信号出力端子13に得られる出力
信号の電圧をV0とする。ここで、制御電圧Vcが
ある一定の値であり、したがつて電流I0が一定で
ある場合を考えると、電圧V0の電圧Vaに対する
変化率、すなわち可変利得増幅部1の利得G1(こ
こでG1=V0/Va)の特性曲線は、第2図の実線a
のようになる。すなわちこの場合、可変利得増幅
部1の利得G1は、トランジスタ3,4の各ベー
スエミツタ間電圧の作用により、電圧Vaが増加
するに従がい減少するような非線形特性を示す。
そして、制御電圧Vcを変化させた場合は、電流
I0が変化するから、利得G1は前記非線形特性を持
つたまま、第2図の破線b(電圧Vcが増加した場
合)あるいは破線c(電圧Vcが減少した場合)の
ように、制御電圧Vcに応じて直線的に変化する。 First, the operation of the variable gain amplification section 1 will be explained.
Let us now assume that the voltage of the signal supplied from the connection point of the resistors 16 and 17 in the distortion canceling circuit 2 to the base of the transistor 3 is Va, and the voltage of the output signal obtained at the signal output terminal 13 is V0 . Here, considering the case where the control voltage Vc is a certain constant value and therefore the current I 0 is constant, the rate of change of the voltage V 0 with respect to the voltage Va, that is, the gain G 1 ( Here, the characteristic curve of G 1 =V 0 /Va) is as shown by the solid line a in FIG. That is, in this case, the gain G 1 of the variable gain amplification section 1 exhibits a nonlinear characteristic such that it decreases as the voltage Va increases due to the effect of the base-emitter voltages of the transistors 3 and 4.
Then, when the control voltage Vc is changed, the current
Since I 0 changes, the gain G 1 maintains the nonlinear characteristics described above, and the control voltage It changes linearly according to Vc.
次に、歪打消し回路2において、ダイオード1
4の順方向抵抗Rdは第3図に示すように、同ダ
イオード14の順方向電圧Vdが増加すると減少
するから、電圧Vaの入力信号の電圧Viに対する
変化率、すなわち歪打消し回路2の利得G2(ここ
でG2=Va/Vi)の特性曲線は、第4図に示すよう
になる。すなわちこの場合、歪打消し回路2の利
得G2は、ダイオード14の作用により、電圧Vi
が増加するに従がい増加するような非線形特性を
示し、しかもこの非線形特性は、前述した可変利
得増幅部1における利得G1の非線形特性とは逆
関係となる。 Next, in the distortion cancellation circuit 2, the diode 1
The forward resistance Rd of the diode 4 decreases as the forward voltage Vd of the diode 14 increases, as shown in FIG. The characteristic curve of G 2 (here G 2 =Va/Vi) is as shown in FIG. That is, in this case, the gain G 2 of the distortion canceling circuit 2 is reduced by the voltage Vi due to the action of the diode 14.
It exhibits a nonlinear characteristic that increases as G increases, and this nonlinear characteristic has an inverse relationship to the nonlinear characteristic of the gain G 1 in the variable gain amplification section 1 described above.
以上の結果、利得G1と利得G2との積として表
されるこの利得制御増幅器の全体の利得G(ここ
でG=V0/Vi)は、利得G1の非線形さと、利得G2の
非線形さが相殺されて、略線形となる。このよう
に、この第1図に示す基本構成によれば、無帰還
構成でありながら、歪が極めて小さい利得制御増
幅器を実現することができる。 As a result of the above, the overall gain G (here, G=V 0 /Vi) of this gain control amplifier, expressed as the product of gain G 1 and gain G 2 , is determined by the nonlinearity of gain G 1 and the gain G 2 . The nonlinearity cancels out and becomes approximately linear. In this way, according to the basic configuration shown in FIG. 1, it is possible to realize a gain control amplifier with extremely low distortion even though it has a non-feedback configuration.
次に、この基本構成に基づく、具体回路を第5
図に示す。なお、この図において第1図の各部に
対応する部分には同一の符号が付されている。 Next, we will create a fifth concrete circuit based on this basic configuration.
As shown in the figure. In this figure, parts corresponding to those in FIG. 1 are given the same reference numerals.
第5図における歪打消し回路2において、信号
入力端子15と抵抗16との間には、直流阻止用
のコンデンサ18aとダイオード14aとが同ダ
イオード14aのカソードを抵抗16側にして順
次直列に介挿され、またこれと並列的に、直流阻
止用のコンデンサ18bとダイオード14bとが
同ダイオード14bのアノードを抵抗16側にし
て順次直列に介挿されている。コンデンサ18a
とダイオード14aとの接続点は、抵抗19a、
可変抵抗器20aを順次介して正電源端子9に接
続され、ダイオード14aに調整可能な直流バイ
アス電流を供給し得るようになつている。またコ
ンデンサ18bとダイオード14bとの接続点
は、抵抗19b、可変抵抗器20bを順次介して
負電源端子6に接続され、ダイオード14bに調
整可能な直流バイアス電流を供給し得るようにな
つている。 In the distortion canceling circuit 2 shown in FIG. 5, a DC blocking capacitor 18a and a diode 14a are serially connected between the signal input terminal 15 and the resistor 16, with the cathode of the diode 14a facing the resistor 16. A capacitor 18b for DC blocking and a diode 14b are inserted in series in parallel with this, with the anode of the diode 14b facing the resistor 16. Capacitor 18a
The connection point between and the diode 14a is a resistor 19a,
It is connected to the positive power supply terminal 9 through the variable resistor 20a in order, so that an adjustable DC bias current can be supplied to the diode 14a. Further, the connection point between the capacitor 18b and the diode 14b is connected to the negative power supply terminal 6 via a resistor 19b and a variable resistor 20b in order, so that an adjustable DC bias current can be supplied to the diode 14b.
この場合、入力信号Viが正の時は、同入力信
号はダイオード14aによつて歪特性を付与され
てトランジスタ3のベースに供給され(この時ダ
イオード14bは非導通状態となる)、一方入力
信号Viが負の時は、同入力信号はダイオード1
4bによつて歪特性を付与されてトランジスタ3
のベースに供給される(この時ダイオード14a
は非導通状態となる)。なおこの場合、ダイオー
ド14a,14bによつて付与される歪特性は、
可変抵抗器20a,20bを用いてこれらのダイ
オード14a,14bに供給する直流バイアス電
流を変化させることにより、可変利得増幅部1の
歪を打消すべく最適な状態に設定することができ
る。 In this case, when the input signal Vi is positive, the input signal is given distortion characteristics by the diode 14a and is supplied to the base of the transistor 3 (at this time, the diode 14b is in a non-conducting state); When Vi is negative, the same input signal is connected to diode 1
4b imparts distortion characteristics to the transistor 3.
(at this time, the diode 14a
becomes non-conducting). In this case, the distortion characteristics imparted by the diodes 14a and 14b are as follows:
By changing the DC bias current supplied to these diodes 14a, 14b using variable resistors 20a, 20b, it is possible to set the optimum state to cancel the distortion of variable gain amplifier section 1.
次に可変利得増幅部1において、トランジスタ
3,4の各エミツは、ダイオード21-1〜21-6
とダイオード22-1〜22-6とを各々介して共通
接続された後、NPNトランジスタ23、抵抗2
4を順次介して負電源端子6に接続されている。
このトランジスタ23、抵抗24からなる部分
と、ダイオード接続されたNPNトランジスタ2
5と同トランジスタ25のエミツタ抵抗26とか
らなる部分とは、カレントミラー回路を構成して
おり、このカレントミラー回路におけるトランジ
スタ25には、可変抵抗器27、抵抗28〜3
0、PNPトランジスタ31からなる可変定電流
回路から、制御電圧Vcに応じた一定電流I0が供
給されるようになつている。 Next, in the variable gain amplifier section 1, each emitter of the transistors 3 and 4 is connected to a diode 21-1 to 21-6.
and diodes 22-1 to 22-6 , respectively, and then NPN transistor 23 and resistor 2.
4 in turn to the negative power supply terminal 6.
This part consisting of the transistor 23 and the resistor 24, and the diode-connected NPN transistor 2
5 and the emitter resistor 26 of the transistor 25 constitute a current mirror circuit, and the transistor 25 in this current mirror circuit includes a variable resistor 27 and resistors 28 to 3.
A constant current I 0 corresponding to the control voltage Vc is supplied from a variable constant current circuit including a PNP transistor 31.
しかして、この具体回路によれば、信号入力端
子15に供給される入力信号を制御入力端子5a
に印加する制御電圧Vcに応じた利得において増
幅し、信号出力端子13から出力する場合、歪打
消し回路2において発生される歪によつて、可変
利得増幅部1において発生される歪を、相殺する
ことができる。 According to this specific circuit, the input signal supplied to the signal input terminal 15 is transferred to the control input terminal 5a.
When amplifying at a gain according to the control voltage Vc applied to the signal output terminal 13 and outputting the signal from the signal output terminal 13, the distortion generated in the variable gain amplifying section 1 is canceled by the distortion generated in the distortion canceling circuit 2. can do.
以上の説明から明らかなように、この発明によ
る利得制御増幅器によれば、差動構成されたトラ
ンジスタと、これらのトランジスタの共通エミツ
タ電流を利得制御信号に応じて変化させる可変電
流源とを有してなる可変利得増幅部と、前記差動
構成されたトランジスタの両ベース間に印加する
入力信号の経路に電流方向を互いに逆にすると共
に並列に介挿された少なくとも1対の半導体整流
素子、および電源と前記対の半導体整流素子のそ
れぞれの信号入力側との間にそれぞれ介挿される
直流バイアス調整回路を有してなる歪打消し回路
とを具備し、前記差動構成されたトランジスタの
コレクタ側から出力を取り出すように構成したの
で、可変利得増幅部においの歪が歪打消し回路の
歪によつて相殺されるようになり、極めて低歪な
利得制御増幅器を実現することができる。また、
この発明によれば、上記半導体整流素子の各々の
特性がばらついた場合でも、各々対応した直流バ
イアス調整回路によつて各半導体整流素子のバイ
アスを調整することができるので、正負どちらの
極性の信号が入力された場合でも、歪が打消され
るように調整することができる。またこの発明に
よる利得制御増幅器は、無帰還構成であり、かつ
回路構成が単純であるから、極めて効率よく利得
を変化させることができると共に低価格である利
点も有しており、オーデイオ機器用の電子ボリユ
ームとして好適である。 As is clear from the above description, the gain control amplifier according to the present invention includes differentially configured transistors and a variable current source that changes the common emitter current of these transistors in accordance with a gain control signal. at least one pair of semiconductor rectifying elements with current directions opposite to each other and inserted in parallel in a path of an input signal applied between both bases of the differentially configured transistor; a distortion canceling circuit having a DC bias adjustment circuit inserted between the power supply and the signal input side of each of the pair of semiconductor rectifying elements, and the collector side of the differentially configured transistor. Since the output is taken out from the variable gain amplifier, the distortion in the variable gain amplifier section is canceled out by the distortion in the distortion canceling circuit, making it possible to realize a gain control amplifier with extremely low distortion. Also,
According to this invention, even if the characteristics of each of the semiconductor rectifying elements vary, the bias of each semiconductor rectifying element can be adjusted by the corresponding DC bias adjustment circuit. can be adjusted so that the distortion is canceled even when input. Furthermore, since the gain control amplifier according to the present invention has a non-feedback configuration and a simple circuit configuration, it has the advantage of being able to vary the gain extremely efficiently and being inexpensive. Suitable as an electronic volume.
第1図は、この発明による利得制御増幅器の基
本構成を示す回路図、第2図は同基本構成におけ
る可変利得増幅部1の利得変化を示す特性図、第
3図はダイオードの特性図、第4図は前記基本構
成における歪打消し回路2の利得変化を示す特性
図、第5図はこの発明による利得制御増幅器の具
体回路の一例を示す回路図である。
1…可変利得増幅器、2…歪打消し回路、3,
4…差動構成されたトランジスタ、5…可変電流
源。
FIG. 1 is a circuit diagram showing the basic configuration of a gain control amplifier according to the present invention, FIG. 2 is a characteristic diagram showing gain changes of the variable gain amplifier section 1 in the same basic configuration, FIG. 3 is a characteristic diagram of a diode, and FIG. FIG. 4 is a characteristic diagram showing the gain change of the distortion canceling circuit 2 in the basic configuration, and FIG. 5 is a circuit diagram showing an example of a specific circuit of the gain control amplifier according to the present invention. 1... variable gain amplifier, 2... distortion canceling circuit, 3,
4... Differentially configured transistor, 5... Variable current source.
Claims (1)
ランジスタの共通エミツタ電流を利得制御信号に
応じて変化させる可変電流源とを有してなる可変
利得増幅部と、 2 前記差動構成されたトランジスタの両ベース
間に印加する入力信号の経路に電流方向を互いに
逆にすると共に並列に介挿された少なくとも1対
の半導体整流素子、および電源と前記対の半導体
整流素子のそれぞれの信号入力側との間にそれぞ
れ介挿される直流バイアス調整回路を有してなる
歪打消し回路と を具備し、前記差動構成されたトランジスタのコ
レクタ側から出力を取り出すように構成してなる
利得制御増幅器。[Scope of Claims] 1. A variable gain amplification section comprising differentially configured transistors and a variable current source that changes the common emitter current of these transistors in accordance with a gain control signal; 2. at least one pair of semiconductor rectifiers inserted in parallel and with current directions opposite to each other in the path of an input signal applied between both bases of the configured transistor; and a power supply and each of the pair of semiconductor rectifiers. a distortion canceling circuit each having a DC bias adjustment circuit inserted between the signal input side and the signal input side, and configured to take out an output from the collector side of the differentially configured transistor. Control amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18211081A JPS5884513A (en) | 1981-11-13 | 1981-11-13 | Gain controlling amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18211081A JPS5884513A (en) | 1981-11-13 | 1981-11-13 | Gain controlling amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884513A JPS5884513A (en) | 1983-05-20 |
| JPH0244166B2 true JPH0244166B2 (en) | 1990-10-03 |
Family
ID=16112502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18211081A Granted JPS5884513A (en) | 1981-11-13 | 1981-11-13 | Gain controlling amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884513A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06185540A (en) * | 1992-07-22 | 1994-07-05 | Carl Freudenberg:Fa | Guide sleeve with integrally formed sealing device used for clutch release bearing for gear |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949286A (en) * | 1997-09-26 | 1999-09-07 | Ericsson Inc. | Linear high frequency variable gain amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623326B2 (en) * | 1972-06-17 | 1981-05-30 | ||
| JPS5039855A (en) * | 1973-08-10 | 1975-04-12 | ||
| JPS5111346A (en) * | 1974-07-18 | 1976-01-29 | Matsushita Electric Industrial Co Ltd | Zofukuki |
| JPS57122918U (en) * | 1981-01-22 | 1982-07-31 |
-
1981
- 1981-11-13 JP JP18211081A patent/JPS5884513A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06185540A (en) * | 1992-07-22 | 1994-07-05 | Carl Freudenberg:Fa | Guide sleeve with integrally formed sealing device used for clutch release bearing for gear |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5884513A (en) | 1983-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US3562660A (en) | Operational amplifier | |
| JPH0143485B2 (en) | ||
| HK85691A (en) | Simulated transistor/diode | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US4077012A (en) | Amplifier devices | |
| US4237426A (en) | Transistor amplifier | |
| JPH0244166B2 (en) | ||
| US4112387A (en) | Bias circuit | |
| JPH0712128B2 (en) | amplifier | |
| JP3217557B2 (en) | Voltage gain control circuit | |
| JPS631768B2 (en) | ||
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| US5334949A (en) | Differential amplifiers | |
| JPS622722B2 (en) | ||
| JP2509462Y2 (en) | amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPS6336745Y2 (en) | ||
| JPS6016126B2 (en) | cascode circuit | |
| JPS6019166B2 (en) | push pull power amplifier | |
| US3439285A (en) | Stabilized direct-coupled amplifier | |
| JPH0527282B2 (en) |