Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0244405B2 - - Google Patents
[go: Go Back, main page]

JPH0244405B2 - - Google Patents

Info

Publication number
JPH0244405B2
JPH0244405B2 JP58077907A JP7790783A JPH0244405B2 JP H0244405 B2 JPH0244405 B2 JP H0244405B2 JP 58077907 A JP58077907 A JP 58077907A JP 7790783 A JP7790783 A JP 7790783A JP H0244405 B2 JPH0244405 B2 JP H0244405B2
Authority
JP
Japan
Prior art keywords
current
circuit
transistor
base
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58077907A
Other languages
Japanese (ja)
Other versions
JPS59202714A (en
Inventor
Takuzo Kamimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP58077907A priority Critical patent/JPS59202714A/en
Publication of JPS59202714A publication Critical patent/JPS59202714A/en
Publication of JPH0244405B2 publication Critical patent/JPH0244405B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明は、信号の増幅出力及び整流出力の取
出しを可能にした増幅回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit that makes it possible to extract an amplified output and a rectified output of a signal.

従来、テープレコーダの録音系統における自動
レベル制御回路等、信号増幅系とレベル調整の制
御信号を形成する整流回路とが併設される場合、
増幅回路と整流回路とは別個に構成している。こ
のため、回路構成が複雑化し、製造コストが高く
なる欠点があつた。また、増幅回路の増幅出力及
び整流出力にレベル制御等の制御を施し難い欠点
もあつた。
Conventionally, when a signal amplification system and a rectifier circuit that forms a control signal for level adjustment are installed together, such as an automatic level control circuit in the recording system of a tape recorder,
The amplifier circuit and rectifier circuit are configured separately. This has resulted in a disadvantage that the circuit configuration becomes complicated and the manufacturing cost increases. Another drawback was that it was difficult to control the amplified output and rectified output of the amplifier circuit, such as level control.

そこで、この発明は、信号の増幅及び整流を共
通の回路で同時に行い得る増幅回路の提供を目的
とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an amplifier circuit that can simultaneously amplify and rectify a signal using a common circuit.

即ち、この発明の増幅回路は、エミツタを共通
化した第1及び第2のトランジスタ16,18を
以て構成され、第1のトランジスタのベースに加
えられる入力信号を増幅する差動回路2と、定電
流を発生する定電流源36と、この定電流源から
前記定電流を受けて第1の電流1を発生し、こ
の第1の電流を前記差動回路に流す第1の電流反
転回路6と、前記差動回路の前記第1のトランジ
スタに流れる第2の電流2を取り出す第2の電
流反転回路8と、前記差動回路の前記第2のトラ
ンジスタに流れる第3の電流I3を取り出す第3の
電流反転回路10と、前記第2の電流反転回路か
ら前記第2の電流を受け、この第2の電流と第3
の電流反転回路の前記第3の電流とを合成させ、
出力電流0を取り出す第4の電流反転回路12
と、前記第1の電流反転回路から前記定電流に対
応した第4の電流の02を受けるとともに、前記
第2の電流反転回路から前記第2の電流に対応す
る第5の電流01を受けて両者を合成し、第6の
電流03を取り出す電流合成回路14と、この電
流合成回路で得られた前記第6の電流を整流する
整流器62がベース入力側に設置されるとともに
前記第6の電流をベースで受ける第3のトランジ
スタ68を備え、前記第6の電流の整流出力を取
り出す整流回路4とを備えたものである。
That is, the amplifier circuit of the present invention includes first and second transistors 16 and 18 having a common emitter, a differential circuit 2 that amplifies an input signal applied to the base of the first transistor, and a constant current a constant current source 36 that generates a constant current, a first current inversion circuit 6 that receives the constant current from the constant current source, generates a first current 1, and causes the first current to flow through the differential circuit; a second current inversion circuit 8 that takes out a second current 2 flowing through the first transistor of the differential circuit; and a third current inverting circuit 8 that takes out a third current I 3 that flows through the second transistor of the differential circuit. receives the second current from the second current inverting circuit 10 and the second current inverting circuit 10;
and the third current of the current inverting circuit,
Fourth current inversion circuit 12 that takes out an output current of 0
and receives a fourth current 02 corresponding to the constant current from the first current inversion circuit, and receives a fifth current 01 corresponding to the second current from the second current inversion circuit. A current combining circuit 14 that combines both of them and takes out the sixth current 03 , and a rectifier 62 that rectifies the sixth current obtained by this current combining circuit are installed on the base input side, and The circuit includes a third transistor 68 which receives the current at its base, and a rectifier circuit 4 which takes out a rectified output of the sixth current.

以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.

第1図はこの発明の増幅回路の実施例を示して
いる。この増幅回路には、差動回路2を備えた差
動増幅器、その後段側に整流回路4が設置され、
差動回路2には第1の電流反転回路6を通して第
1の電流1によつて動作電流が与えられ、その
増幅出力は第2の電流反転回路8、第3の電流反
転回路10及び第4の電流反転回路12によつて
取り出されるとともに、電流反転回路6を通して
流れる定電流と電流反転回路8の出力電流とが電
流合成回路14で合成された後、整流回路4で整
流され、その整流出力が前記増幅出力とは別に取
り出される。
FIG. 1 shows an embodiment of the amplifier circuit of the present invention. This amplifier circuit includes a differential amplifier equipped with a differential circuit 2, and a rectifier circuit 4 installed on the subsequent stage side.
The differential circuit 2 is supplied with an operating current by the first current 1 through the first current inverting circuit 6 , and its amplified output is supplied to the second current inverting circuit 8, the third current inverting circuit 10, and the fourth current inverting circuit 10. The constant current taken out by the current inverting circuit 12 and flowing through the current inverting circuit 6 and the output current of the current inverting circuit 8 are combined in the current combining circuit 14, and then rectified by the rectifier circuit 4, and the rectified output is is extracted separately from the amplified output.

差動回路2はエミツタを共通した第1及び第2
のトランジスタ16,18で構成され、トランジ
スタ16のベースには入力端子20を通して増幅
すべき入力信号を与えるとともに、バイアス入力
端子24に加えられた一定の直流バイアス入力が
抵抗22を通して加えられている。また、トラン
ジスタ18のベースには出力側との間に帰還回路
26が形成され、即ち、トランジスタ18のベー
スと出力点との間に抵抗28が接続されるととも
に、トランジスタ18のベースには抵抗30を介
してバイアス入力端子32が形成され、このバイ
アス入力端子32には一定のバイアス入力が与え
られる。
The differential circuit 2 has a first and a second circuit that share a common emitter.
An input signal to be amplified is applied to the base of the transistor 16 through an input terminal 20, and a constant DC bias input applied to a bias input terminal 24 is applied through a resistor 22. Further, a feedback circuit 26 is formed between the base of the transistor 18 and the output side, that is, a resistor 28 is connected between the base of the transistor 18 and the output point, and a resistor 30 is connected to the base of the transistor 18. A bias input terminal 32 is formed through the bias input terminal 32, and a constant bias input is applied to this bias input terminal 32.

また、トランジスタ16,18のエミツタと基
準電位端子34が形成された基準電位ラインとの
間には、各トランジスタ16,18に動作電流を
定電流源36から与える定電流回路6のトランジ
スタ38がエミツタを基準電位ライン側にして接
続されている。このトランジスタ38のベースに
はトランジスタ40のベース・コレクタが共通に
接続され、トランジスタ40のベース・コレクタ
と電源端子42から駆動電圧Vccが印加される電
源ラインとの間には、定電流源36が接続され、
トランジスタ40のエミツタは基準電位ラインに
接続されている。
Further, between the emitters of the transistors 16 and 18 and the reference potential line on which the reference potential terminal 34 is formed, a transistor 38 of a constant current circuit 6 which supplies an operating current to each transistor 16 and 18 from a constant current source 36 has an emitter. is connected to the reference potential line side. The base and collector of a transistor 40 are commonly connected to the base of this transistor 38, and a constant current source 36 is connected between the base collector of the transistor 40 and a power line to which a drive voltage Vcc is applied from a power supply terminal 42. connected,
The emitter of transistor 40 is connected to a reference potential line.

差動回路2の増幅出力はトランジスタ16,1
8のコレクタ側から電流反転回路8,10で取出
される。即ち、トランジスタ16,18のコレク
タと電源ラインとの間には、ベース・コレクタを
共通にしてダイオードとして構成されたトランジ
スタ44,46がエミツタを電源ライン側にして
個別に接続されている。トランジスタ46のベー
ス・コレクタにはトランジスタ48のベースが接
続され、トランジスタ44のベース・コレクタに
はトランジスタ50のベースが接続され、各トラ
ンジスタ48,50のエミツタは共通に電源ライ
ンに接続され、各トランジスタ48,50のコレ
クタと基準電位ラインとの間にはトランジスタ5
2,54がエミツタを基準電位ライン側にして接
続されている。トランジスタ52のベース・コレ
クタとトランジスタ54のベースは共通に接続さ
れ、トランジスタ50,54のコレクタには出力
端子56が形成されている。
The amplified output of the differential circuit 2 is the transistor 16,1
The current is taken out from the collector side of 8 by current inverting circuits 8 and 10. That is, between the collectors of the transistors 16 and 18 and the power supply line, transistors 44 and 46, which have a common base and collector and are configured as diodes, are individually connected with their emitters facing the power supply line. The base of a transistor 48 is connected to the base and collector of the transistor 46, the base of a transistor 50 is connected to the base and collector of the transistor 44, the emitters of each transistor 48 and 50 are commonly connected to a power supply line, and each transistor A transistor 5 is connected between the collectors of 48 and 50 and the reference potential line.
2 and 54 are connected with their emitters facing the reference potential line. The base and collector of transistor 52 and the base of transistor 54 are connected in common, and an output terminal 56 is formed at the collectors of transistors 50 and 54.

そして、電流合成回路14には、前記トランジ
スタ40のベース・コレクタとベースが共通にさ
れたトランジスタ58と、前記トランジスタ44
のベース・コレクタとベースを共通にされたトラ
ンジスタ60とがコレクタを共通にして電源ライ
ンと基準ラインの間に直列に接続されている。
The current combining circuit 14 includes a transistor 58 whose base is shared with the base and collector of the transistor 40, and the transistor 44.
A transistor 60 having a common base and collector is connected in series between a power supply line and a reference line, with the collector being common.

この電流合成回路14の出力はトランジスタ5
8,30のコレクタから取出すことができ、この
コレクタと基準電位ラインとの間には整流器62
及び抵抗64が接続されている。整流器62はダ
イオードで構成され、この実施例では半導体集積
回路で構成されることから、ベース・コレクタを
共通にしたトランジスタ66で構成されている。
このトランジスタ66のベース・コレクタには、
トランジスタ68のベースが接続され、このトラ
ンジスタ68のコレクタは電源ラインに接続さ
れ、そのエミツタには出力端子70が形成されて
いる。この出力端子70と基準電位ラインとの間
には、抵抗72及びコンデンサ74が並列に接続
され、整流出力を直流化する平滑回路が構成され
ている。
The output of this current combining circuit 14 is the transistor 5
8 and 30, and a rectifier 62 is connected between this collector and the reference potential line.
and a resistor 64 are connected. The rectifier 62 is composed of a diode, and since it is composed of a semiconductor integrated circuit in this embodiment, it is composed of a transistor 66 having a common base and collector.
The base and collector of this transistor 66 are
The base of transistor 68 is connected, the collector of transistor 68 is connected to a power supply line, and an output terminal 70 is formed at its emitter. A resistor 72 and a capacitor 74 are connected in parallel between the output terminal 70 and the reference potential line, forming a smoothing circuit that converts the rectified output into DC.

以上の構成に基づき、その動作を説明する。入
力端子20に与えられる入力信号電圧をVIN
し、その変動成分をΔVIN、トランジスタ38を
通して差動回路2に動作電流として流れる第1の
電流を1、各トランジスタ16,18にそれぞ
れ流れ第2の電流を2、第3の電流を3、定電
流源36に流れる定電流を4とすると、前記変
動成分ΔVINによつてトランジスタ50には出力
電流0が流れる。
The operation will be explained based on the above configuration. The input signal voltage applied to the input terminal 20 is V IN , its fluctuation component is ΔV IN , the first current flowing as an operating current to the differential circuit 2 through the transistor 38 is 1 , and the second current flowing to each transistor 16 and 18 is ΔV IN . Assuming that the current is 2 , the third current is 3 , and the constant current flowing through the constant current source 36 is 4 , an output current of 0 flows through the transistor 50 due to the fluctuation component ΔV IN .

即ち、この出力端子56には入力信号電圧の増
幅出力であるVOUTを取出すことができる。
That is, V OUT, which is an amplified output of the input signal voltage, can be taken out from this output terminal 56.

電流反転回路8との関連でトランジスタ60に
流れる第5の電流を01、定電流回路6との関連
でトランジスタ58に流れる第4の電流を02
すると、電流合成回路14により両者の合成が行
われ、その合成電流として第6の電流03が整流
器62に流れる。即ち、この整流の結果、出力端
子70にはVODETが取出されることになる。した
がつて、抵抗72の抵抗値をRとすると、この
VODETは、 VODET=R・03 ……(1) で与えられ、ここで、電流03は次式で与えられ
る。即ち、 0301+Δ01022+Δ2021/2+Δ2024+Δ24 =Δ2 ……(2) 式(2)において、Δ2は前記信号電圧VINの変動
成分、ΔVINで与えられる。そこで、式(1)で示し
たVODETは次式のようになる。即ち、 VODET=R・Δ2 ……(3) となり、この出力が出力端子56で得られる。
Assuming that the fifth current flowing through the transistor 60 in relation to the current inverting circuit 8 is 01 , and the fourth current flowing in the transistor 58 in relation to the constant current circuit 6 is 02 , the current combining circuit 14 combines the two. A sixth current 03 flows through the rectifier 62 as the combined current. That is, as a result of this rectification, V ODET is taken out at the output terminal 70. Therefore, if the resistance value of the resistor 72 is R, then this
V ODET is given by V ODET = R· 03 (1), where current 03 is given by the following equation. That is, 03 = 01 + Δ 0102 = 2 + Δ 202 = 1 / 2 + Δ 202 = 4 + Δ 24 = Δ 2 ...(2) In equation (2), Δ 2 is the signal voltage V IN The fluctuation component of is given by ΔV IN . Therefore, V ODET shown in equation (1) becomes as shown in the following equation. That is, V ODET =R·Δ 2 (3), and this output is obtained at the output terminal 56.

このような増幅回路によれば、前段側の差動増
幅器から通常の増幅出力である信号成分を取出す
ことができるとともに、この増幅動作において得
られる増幅出力を整流して出力端子70から取出
すことができる。即ち、1組の回路で増幅機能と
整流機能を併せ持ち、それを選択的に取出すこと
ができ、或いは双方を同時に用いることも可能で
ある。このため、回路構成が簡略化され、製造
上、コストの低減を図ることができる。
According to such an amplifier circuit, it is possible to extract the signal component which is the normal amplified output from the differential amplifier on the front stage side, and also to rectify the amplified output obtained in this amplification operation and take it out from the output terminal 70. can. That is, one set of circuits can have both an amplification function and a rectification function and can selectively take out the functions, or it is also possible to use both at the same time. Therefore, the circuit configuration is simplified and manufacturing costs can be reduced.

また、定電流4を定電流源36の動作を制御
することにより、出力の取出しを制御することが
できる。
Further, by controlling the operation of the constant current source 36 using the constant current 4 , output extraction can be controlled.

第2図はこの発明の増幅回路の他の実施例を示
し、この実施例ではトランジスタ60のエミツタ
側に抵抗76を挿入したものである。この抵抗値
又は前記定電流源36の値を調整することによ
り、出力電圧の値を調整することができる。
FIG. 2 shows another embodiment of the amplifier circuit of the present invention, in which a resistor 76 is inserted on the emitter side of the transistor 60. By adjusting this resistance value or the value of the constant current source 36, the value of the output voltage can be adjusted.

以上説明したようにこの発明によれば、信号電
圧の増幅出力と、その整流出力を同時に又は選択
して取出すことができ、回路構成の簡略化と製造
コストの低減を図ることができる。
As described above, according to the present invention, the amplified output of the signal voltage and the rectified output thereof can be output simultaneously or selectively, and the circuit configuration can be simplified and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の増幅回路の実施例を示す回
路図、第2図はこの発明の増幅回路の他の実施例
を示す回路図である。 2…差動回路、4…整流回路、6…第1の電流
反転回路、8…第2の電流反転回路、10…第3
の電流反転回路、12…第4の電流反転回路、1
4…電流合成回路、16…第1のトランジスタ、
18…第2のトランジスタ、36…定電流源、6
2…整流器、68…第3のトランジスタ、1
第1の電流、2…第2の電流、3…第3の電
流、4…定電流、01…第5の電流、02…第4
の電流、03…第6の電流。
FIG. 1 is a circuit diagram showing an embodiment of the amplifier circuit of the invention, and FIG. 2 is a circuit diagram showing another embodiment of the amplifier circuit of the invention. 2... Differential circuit, 4... Rectifier circuit, 6... First current inversion circuit, 8... Second current inversion circuit, 10... Third
current inversion circuit, 12... fourth current inversion circuit, 1
4... Current combining circuit, 16... First transistor,
18... Second transistor, 36... Constant current source, 6
2... Rectifier, 68... Third transistor, 1 ...
First current, 2 ...Second current, 3 ...Third current, 4 ...Constant current, 01 ...Fifth current, 02 ...Fourth current
current, 03 ...sixth current.

Claims (1)

【特許請求の範囲】 1 エミツタを共通化した第1及び第2のトラン
ジスタを以て構成され、第1のトランジスタのベ
ースに加えられる入力信号を増幅する差動回路
と、 定電流を発生する定電流源と、 この定電流源から前記定電流を受けて第1の電
流を発生し、この第1の電流を前記差動回路に流
す第1の電流反転回路と、 前記差動回路の前記第1のトランジスタに流れ
る第2の電流を取り出す第2の電流反転回路と、 前記差動回路の前記第2のトランジスタに流れ
る第3の電流を取り出す第3の電流反転回路と、 前記第2の電流反転回路から前記第2の電流を
受け、この第2の電流と前記第3の電流反転回路
の前記第3の電流とを合成させ、出力電流を取り
出す第4の電流反転回路と、 前記第1の電流反転回路から前記定電流に対応
した第4の電流を受けるとともに、前記第2の電
流反転回路から前記第2の電流に対応する第5の
電流を受けて両者を合成し、第6の電流を取り出
す電流合成回路と、 この電流合成回路で得られた前記第6の電流を
整流する整流器をベース入力側に設置されるとと
もに前記第6の電流をベースで受ける第3のトラ
ンジスタを備え、前記第6の電流の整流出力を取
り出す整流回路と、 を備えたことを特徴とする増幅回路。
[Claims] 1. A differential circuit configured with first and second transistors having a common emitter and amplifying an input signal applied to the base of the first transistor, and a constant current source generating a constant current. a first current inversion circuit that receives the constant current from the constant current source, generates a first current, and causes the first current to flow through the differential circuit; a second current inversion circuit that takes out a second current flowing through the transistor; a third current inversion circuit that takes out a third current flowing in the second transistor of the differential circuit; and the second current inversion circuit. a fourth current inversion circuit that receives the second current from the circuit, combines the second current with the third current of the third current inversion circuit, and extracts an output current; A fourth current corresponding to the constant current is received from the inverting circuit, and a fifth current corresponding to the second current is received from the second current inverting circuit and both are combined to generate a sixth current. A current combining circuit for taking out a current, and a third transistor having a rectifier for rectifying the sixth current obtained by the current combining circuit on the base input side and receiving the sixth current at the base, and a third transistor for receiving the sixth current at the base. 6. An amplifier circuit characterized by comprising: a rectifier circuit that takes out a rectified output of the current of 6;
JP58077907A 1983-05-02 1983-05-02 Amplifying circuit Granted JPS59202714A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58077907A JPS59202714A (en) 1983-05-02 1983-05-02 Amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58077907A JPS59202714A (en) 1983-05-02 1983-05-02 Amplifying circuit

Publications (2)

Publication Number Publication Date
JPS59202714A JPS59202714A (en) 1984-11-16
JPH0244405B2 true JPH0244405B2 (en) 1990-10-03

Family

ID=13647138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58077907A Granted JPS59202714A (en) 1983-05-02 1983-05-02 Amplifying circuit

Country Status (1)

Country Link
JP (1) JPS59202714A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314506A (en) * 1986-07-07 1988-01-21 Eishitsuku Technol Kk Voltage amplifier circuit

Also Published As

Publication number Publication date
JPS59202714A (en) 1984-11-16

Similar Documents

Publication Publication Date Title
US4574202A (en) Rectifier circuit with attack time variable in response to an input signal level
US5929623A (en) Regulated power supply circuit
JPH0255962B2 (en)
US7233209B2 (en) Integrated preamplifier circuit for detecting a signal current from a photodiode
JPH0244405B2 (en)
US4378529A (en) Differential amplifier input stage capable of operating in excess of power supply voltage
JPS6133483B2 (en)
JPH0321065Y2 (en)
JPS59172819A (en) Gain variable amplifier
US7279976B1 (en) Differential amplifier with controlled common mode output voltage
JPH0218705Y2 (en)
JPH0241931Y2 (en)
JPS624886B2 (en)
JPS6177406A (en) Automatic level control circuit
JP2500261B2 (en) Differential amplifier circuit
JPH0226404B2 (en)
JPH0685582A (en) Transmission power detector
JPH0332096Y2 (en)
JPS62111520A (en) Switching amplifier
JPS6246326Y2 (en)
JPH0229245B2 (en) SEIRYUKAIRO
JP2722769B2 (en) Gain control circuit
JPH0753297Y2 (en) Differential amplifier circuit
JPH03117930U (en)
JPH0226805B2 (en)