JPH0244416B2 - - Google Patents
Info
- Publication number
- JPH0244416B2 JPH0244416B2 JP59116929A JP11692984A JPH0244416B2 JP H0244416 B2 JPH0244416 B2 JP H0244416B2 JP 59116929 A JP59116929 A JP 59116929A JP 11692984 A JP11692984 A JP 11692984A JP H0244416 B2 JPH0244416 B2 JP H0244416B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- filter
- output signal
- switch
- switching means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 46
- 230000003044 adaptive effect Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011045 prefiltration Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明はスイツチ、キヤパシタおよび演算増幅
器（以下、オペアンプと称す）を有するスイツチ
トキヤパシタフイルタ（以下、SCFと称す）に関
し、特に、フイルタ特性を可変できる適応可変
SCFに関する。
器（以下、オペアンプと称す）を有するスイツチ
トキヤパシタフイルタ（以下、SCFと称す）に関
し、特に、フイルタ特性を可変できる適応可変
SCFに関する。
（従来技術）
適応可変SCFの代表的な応用例として、デイジ
タル伝送路において用いられる自動線路等化器が
ある。SCFはLSI（大規模集積回路）化が容易で
あるため、自動線路等化器の小形化を目的とし
て、SCFを用いた１チツプ自動線路等化器が、昭
和57年電子通信学会総合全国大会論文集の第534
頁に所載の石川、木村、笹川の論文「SCF自動等
化LSIの設計」に提案されている。
タル伝送路において用いられる自動線路等化器が
ある。SCFはLSI（大規模集積回路）化が容易で
あるため、自動線路等化器の小形化を目的とし
て、SCFを用いた１チツプ自動線路等化器が、昭
和57年電子通信学会総合全国大会論文集の第534
頁に所載の石川、木村、笹川の論文「SCF自動等
化LSIの設計」に提案されている。
第１図ａを参照すると、可変SCFは、演算増幅
器１と、キヤパシタ２と、両端にスイツチS11，
S12，S13およびS14がそれぞれ接続されたキヤパ
シタ３１，３２，３３および３４を並列接続した
第１のキヤパシタ群３と、両端にスイツチS11，
S12，S13およびS14がそれぞれ接続されたキヤパ
シタ４１，４２，４３および４４を並列接続した
第２のキヤパシタ群４と、両端にスイツチS11，
S12，S13およびS14がそれぞれ接続されたキヤパ
シタ５１，５２，５３および５４を並列接続した
第３のキヤパシタ群５と、スイツチS1およびS2と
から構成されている。スイツチS1およびS2はそれ
ぞれ第１図ｂに示すクロツクφ1およびφ2により
開閉し、クロツクφ1およびφ2が高レベルのとき
に両スイツチは閉じ、低レベルのときに開く。ク
ロツクφ1およびφ2は互いに高レベルの期間が重
なり合わない同一周期の信号である。スイツチ
S11〜S14はそれぞれ接続されたキヤパシタを選択
するためのものであり、キヤパシタの選択は、選
択したいキヤパシタに接続されたスイツチに高レ
ベルの選択信号を供給してスイツチを閉じること
により行なう。このような、可変SCFにより得ら
れる可変特性は離散的となるため、キヤパシタ選
択切替時に大きな波形歪を生じるという欠点があ
り、データ伝送における誤り率の劣化の原因とな
る。例えば、２線式伝送では送信モードと受信モ
ードとが交互に行なわれるため、受信モード時に
レベル検出を行い、送信モード時（SCFを用いた
√等化器未使用時）に各キヤパシタ群内のキヤ
パシタの選択切替えを行うことができる。このた
め、キヤパシタ選択切替え時に発生する波形歪の
影響を受けない。しかしながら、４線式伝送では
送信モードと受信モードとが同時に行なわれるた
め、SCF√等化器は常時使用状態にあり、キヤ
パシタ選択切替え時の波形歪の影響を避けること
ができない。
器１と、キヤパシタ２と、両端にスイツチS11，
S12，S13およびS14がそれぞれ接続されたキヤパ
シタ３１，３２，３３および３４を並列接続した
第１のキヤパシタ群３と、両端にスイツチS11，
S12，S13およびS14がそれぞれ接続されたキヤパ
シタ４１，４２，４３および４４を並列接続した
第２のキヤパシタ群４と、両端にスイツチS11，
S12，S13およびS14がそれぞれ接続されたキヤパ
シタ５１，５２，５３および５４を並列接続した
第３のキヤパシタ群５と、スイツチS1およびS2と
から構成されている。スイツチS1およびS2はそれ
ぞれ第１図ｂに示すクロツクφ1およびφ2により
開閉し、クロツクφ1およびφ2が高レベルのとき
に両スイツチは閉じ、低レベルのときに開く。ク
ロツクφ1およびφ2は互いに高レベルの期間が重
なり合わない同一周期の信号である。スイツチ
S11〜S14はそれぞれ接続されたキヤパシタを選択
するためのものであり、キヤパシタの選択は、選
択したいキヤパシタに接続されたスイツチに高レ
ベルの選択信号を供給してスイツチを閉じること
により行なう。このような、可変SCFにより得ら
れる可変特性は離散的となるため、キヤパシタ選
択切替時に大きな波形歪を生じるという欠点があ
り、データ伝送における誤り率の劣化の原因とな
る。例えば、２線式伝送では送信モードと受信モ
ードとが交互に行なわれるため、受信モード時に
レベル検出を行い、送信モード時（SCFを用いた
√等化器未使用時）に各キヤパシタ群内のキヤ
パシタの選択切替えを行うことができる。このた
め、キヤパシタ選択切替え時に発生する波形歪の
影響を受けない。しかしながら、４線式伝送では
送信モードと受信モードとが同時に行なわれるた
め、SCF√等化器は常時使用状態にあり、キヤ
パシタ選択切替え時の波形歪の影響を避けること
ができない。
（発明の目的）
本発明の目的は上述の欠点を除去した適応可変
スイツチトキヤパシタフイルタを提供することに
ある。
スイツチトキヤパシタフイルタを提供することに
ある。
（発明の構成）
本発明のフイルタは、入力端子と、出力端子
と、それぞれ制御信号に基づいて複数のキヤパシ
タのうちの少なくとも１つが選択され選択された
該キヤパシタに対応してフイルタ特性が変化し前
記入力端子から入力信号が与えられる第１および
第２の可変スイツチトキヤパシタフイルタと、閉
状態で前記第１の可変スイツチトキヤパシタフイ
ルタからの第１の出力信号を直接またはサンプル
ホールド手段を介して前記出力端子に伝送し開状
態で該第１の出力信号を遮断する第１のスイツチ
ング手段と、閉状態で前記第２の可変スイツチト
キヤパシタフイルタからの第２の出力信号を直接
または前記サンプルホールド手段を介して前記出
力端子に伝送し開状態で該第２の出力信号を遮断
する第２のスイツチング手段とを備え、前記第１
の可変スイツチトキヤパシタフイルタの前記キヤ
パシタの選択は前記第１および第２のスイツチン
グ手段がそれぞれ開および閉状態のときに行な
い、前記第２の可変スイツチトキヤパシタフイル
タの前記キヤパシタの選択は前記第１および第２
のスイツチング手段がそれぞれ閉および開状態の
ときに行なう。
と、それぞれ制御信号に基づいて複数のキヤパシ
タのうちの少なくとも１つが選択され選択された
該キヤパシタに対応してフイルタ特性が変化し前
記入力端子から入力信号が与えられる第１および
第２の可変スイツチトキヤパシタフイルタと、閉
状態で前記第１の可変スイツチトキヤパシタフイ
ルタからの第１の出力信号を直接またはサンプル
ホールド手段を介して前記出力端子に伝送し開状
態で該第１の出力信号を遮断する第１のスイツチ
ング手段と、閉状態で前記第２の可変スイツチト
キヤパシタフイルタからの第２の出力信号を直接
または前記サンプルホールド手段を介して前記出
力端子に伝送し開状態で該第２の出力信号を遮断
する第２のスイツチング手段とを備え、前記第１
の可変スイツチトキヤパシタフイルタの前記キヤ
パシタの選択は前記第１および第２のスイツチン
グ手段がそれぞれ開および閉状態のときに行な
い、前記第２の可変スイツチトキヤパシタフイル
タの前記キヤパシタの選択は前記第１および第２
のスイツチング手段がそれぞれ閉および開状態の
ときに行なう。
（実施例）
次に本発明について図面を参照して詳細に説明
する。
する。
第２図ａは本発明の一実施例を示す図である。
本実施例は、入力端子１０１と、出力端子１０４
と、それぞれ制御信号に基づいて複数のキヤパシ
タのうち少なくとも１つが選択され選択された該
キヤパシタに対応してフイルタ特性が変化し入力
端子１０１から入力信号が与えられる第１および
第２の可変スイツチトキヤパシタフイルタ１０２
および１０３と、閉状態で第１の可変スイツチト
キヤパシタフイルタ１０２からの第１の出力信号
を出力端子１０４に伝送し開状態で該第１の出力
信号を遮断するスイツチSAと、閉状態で第２の
可変スイツチトキヤパシタフイルタ１０３からの
第２の出力信号を出力端子１０４に伝送し開状態
で該第２の出力信号を遮断するスイツチSBとから
構成される。
本実施例は、入力端子１０１と、出力端子１０４
と、それぞれ制御信号に基づいて複数のキヤパシ
タのうち少なくとも１つが選択され選択された該
キヤパシタに対応してフイルタ特性が変化し入力
端子１０１から入力信号が与えられる第１および
第２の可変スイツチトキヤパシタフイルタ１０２
および１０３と、閉状態で第１の可変スイツチト
キヤパシタフイルタ１０２からの第１の出力信号
を出力端子１０４に伝送し開状態で該第１の出力
信号を遮断するスイツチSAと、閉状態で第２の
可変スイツチトキヤパシタフイルタ１０３からの
第２の出力信号を出力端子１０４に伝送し開状態
で該第２の出力信号を遮断するスイツチSBとから
構成される。
ここで、フイルタ１０２および１０３は第１図
ａと同様の回路構成を有する。スイツチSAおよ
びSBはそれぞれ第２図ｂに示す信号φAおよびφB
により開閉し、信号φAおよびφBが高レベルのと
きに閉じ、低レベルのとき開く。スイツチS11〜
S14によるフイルタの１０２内のキヤパシタの選
択はスイツチSAが開状態のとき行なわれ、スイ
ツチS11〜S14によるフイルタ１０３内のキヤパシ
タの選択はスイツチSBが開状態のとき行なわれ
る。すなわち、キヤパシタ選択切替えによる過度
現象は出力端子１０４には現われない。
ａと同様の回路構成を有する。スイツチSAおよ
びSBはそれぞれ第２図ｂに示す信号φAおよびφB
により開閉し、信号φAおよびφBが高レベルのと
きに閉じ、低レベルのとき開く。スイツチS11〜
S14によるフイルタの１０２内のキヤパシタの選
択はスイツチSAが開状態のとき行なわれ、スイ
ツチS11〜S14によるフイルタ１０３内のキヤパシ
タの選択はスイツチSBが開状態のとき行なわれ
る。すなわち、キヤパシタ選択切替えによる過度
現象は出力端子１０４には現われない。
第３図は本発明を自動線路等化器に適用したと
きの一例を示す図である。本等化器は、折り返え
し除去用プレフイルタと、第１図ａと同様の回路
構成を有し線路損失を等化する自動等化部（√
AGC）１０８および１０９と、それぞれ第３図
ｂの信号φAおよびφBで開閉制御されるスイツチ
SAおよびSBと、サンプルホールド回路１０７と、
波形整形を行ないデータの符号間干渉を小さくす
るためのロールオフフイルタ１０６とから構成さ
れる。自動等化部１０８および１０９の一部を構
成するキヤパシタを選択切替えすることにより特
性可変を行う。スイツチSAおよびスイツチSBの
動作は第２図ａのスイツチSAおよびSBと同じで
ある。本等化器の動作のタイミングを示す第３図
ｂを参照すると、等化部１０８および１０９の出
力はキヤパシタ選択切替え後に大きな変動が生じ
いるが、これらはサンプルホールド回路１０７の
出力には取り出されない。すなわち、変動が十分
に収束したあと対応するスイツチが閉じる。
きの一例を示す図である。本等化器は、折り返え
し除去用プレフイルタと、第１図ａと同様の回路
構成を有し線路損失を等化する自動等化部（√
AGC）１０８および１０９と、それぞれ第３図
ｂの信号φAおよびφBで開閉制御されるスイツチ
SAおよびSBと、サンプルホールド回路１０７と、
波形整形を行ないデータの符号間干渉を小さくす
るためのロールオフフイルタ１０６とから構成さ
れる。自動等化部１０８および１０９の一部を構
成するキヤパシタを選択切替えすることにより特
性可変を行う。スイツチSAおよびスイツチSBの
動作は第２図ａのスイツチSAおよびSBと同じで
ある。本等化器の動作のタイミングを示す第３図
ｂを参照すると、等化部１０８および１０９の出
力はキヤパシタ選択切替え後に大きな変動が生じ
いるが、これらはサンプルホールド回路１０７の
出力には取り出されない。すなわち、変動が十分
に収束したあと対応するスイツチが閉じる。
第４図は信号生成回路と第３図スイツチSAお
よびSBとサンプルホールド回路１０７の詳細を示
す図である。スイツチSAはキヤパシタ４００、
スイツチS111およびS121で構成され、スイツチSB
はキヤパシタ４０１、スイツチS112およびS122で
構成される。信号生成回路１１０は、信号φ1，
φ2，φAおよびφBが入力され論理和ゲート２００
および２０１からそれぞれ信号φ111およびφ112
を、論理積ゲート３００および３０１からそれぞ
れ信号φ121およびφ122を出力する。すなわち、信
号φAおよびφBが高レベルのときはφ111＝φ1，φ112
＝φ1，φ121＝φ2およびφ122＝φ2となり信号φAおよ
びφBが低レベルのときはφ111＝（高レベル）、φ112
＝（高レベル）、φ121＝（低レベル）およびφ122＝
（低レベル）となる。スイツチS1，S2，S111，
S112，S121およびS122はそれぞれ信号φ1，φ2，
φ111，φ112，φ121およびφ122により開閉制御され
る。
よびSBとサンプルホールド回路１０７の詳細を示
す図である。スイツチSAはキヤパシタ４００、
スイツチS111およびS121で構成され、スイツチSB
はキヤパシタ４０１、スイツチS112およびS122で
構成される。信号生成回路１１０は、信号φ1，
φ2，φAおよびφBが入力され論理和ゲート２００
および２０１からそれぞれ信号φ111およびφ112
を、論理積ゲート３００および３０１からそれぞ
れ信号φ121およびφ122を出力する。すなわち、信
号φAおよびφBが高レベルのときはφ111＝φ1，φ112
＝φ1，φ121＝φ2およびφ122＝φ2となり信号φAおよ
びφBが低レベルのときはφ111＝（高レベル）、φ112
＝（高レベル）、φ121＝（低レベル）およびφ122＝
（低レベル）となる。スイツチS1，S2，S111，
S112，S121およびS122はそれぞれ信号φ1，φ2，
φ111，φ112，φ121およびφ122により開閉制御され
る。
したがつて、信号φAが高レベルのとき等化部
１０８の出力がサンプルされ、等化部１０９の出
力は単にキヤパシタ４０１に蓄えられるだけであ
る。信号φBが高レベルのときはこの逆となる。
１０８の出力がサンプルされ、等化部１０９の出
力は単にキヤパシタ４０１に蓄えられるだけであ
る。信号φBが高レベルのときはこの逆となる。
（発明の効果）
以上、本発明には、キヤパシタ選択切替え時に
生じる過渡現象の影響を除去できるという効果が
ある。
生じる過渡現象の影響を除去できるという効果が
ある。
第１図は本発明に用いる可変スイツチトキヤパ
シタフイルタを説明するための図、第２図は本発
明の一実施例を説明するための図、第３図は本発
明の一応用例を説明するための図および第４図は
第３図の一部の詳細を示す図である。 図において、１……演算増幅器、２，３１〜３
４，４１〜４４，５１〜５４，４００，４０１…
…キヤパシタ、３，４，５……キヤパシタ群、１
０１……入力端子、１０２，１０３……可変スイ
ツチトキヤパシタフイルタ、１０４……出力端
子、１０５……プレフイルタ、１０６……ロール
オフフイルタ、１０８，１０９……等化部、１１
０……信号生成回路、２００，２０１……論理和
ゲート、３００，３０１……論理積ゲート。
シタフイルタを説明するための図、第２図は本発
明の一実施例を説明するための図、第３図は本発
明の一応用例を説明するための図および第４図は
第３図の一部の詳細を示す図である。 図において、１……演算増幅器、２，３１〜３
４，４１〜４４，５１〜５４，４００，４０１…
…キヤパシタ、３，４，５……キヤパシタ群、１
０１……入力端子、１０２，１０３……可変スイ
ツチトキヤパシタフイルタ、１０４……出力端
子、１０５……プレフイルタ、１０６……ロール
オフフイルタ、１０８，１０９……等化部、１１
０……信号生成回路、２００，２０１……論理和
ゲート、３００，３０１……論理積ゲート。
Claims (1)
- １ 入力端子と、出力端子と、それぞれ制御信号
に基づいて複数のキヤパシタのうちの少なくとも
１つが選択され選択された該キヤパシタに対応し
てフイルタ特性が変化し前記入力端子から入力信
号が与えられる第１および第２の可変スイツチト
キヤパシタフイルタと、閉状態で前記第１の可変
スイツチトキヤパシタフイルタからの第１の出力
信号を直接またはサンプルホールド手段を介して
前記出力端子に伝送し開状態で該第１の出力信号
を遮断する第１のスイツチング手段と、閉状態で
前記第２の可変スイツチトキヤパシタフイルタか
らの第２の出力信号を直接または前記サンプルホ
ールド手段を介して前記出力端子に伝送し開状態
で該第２の出力信号を遮断する第２のスイツチン
グ手段とを備え、前記第１の可変スイツチトキヤ
パシタフイルタの前記キヤパシタの選択は前記第
１および第２のスイツチング手段がそれぞれ開お
よび閉状態のときに行ない、前記第２の可変スイ
ツチトキヤパシタフイルタの前記キヤパシタの選
択は前記第１および第２のスイツチング手段がそ
れぞれ閉および開状態のときに行なうことを特徴
とする適応可変スイツチトキヤパシタフイルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116929A JPS60260222A (ja) | 1984-06-07 | 1984-06-07 | 適応可変スイツチトキヤパシタフイルタ |
| EP85106958A EP0164108B1 (en) | 1984-06-07 | 1985-06-05 | Variable switched-capacitor filter capable of changing the filter characteristic thereof |
| DE8585106958T DE3586015D1 (de) | 1984-06-07 | 1985-06-05 | Filter mit geschalteten kapazitaeten und regelbarer filtercharakteristik. |
| US06/742,156 US4607231A (en) | 1984-06-07 | 1985-06-06 | Variable switched-capacitor filter capable of changing the filter characteristic thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59116929A JPS60260222A (ja) | 1984-06-07 | 1984-06-07 | 適応可変スイツチトキヤパシタフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60260222A JPS60260222A (ja) | 1985-12-23 |
| JPH0244416B2 true JPH0244416B2 (ja) | 1990-10-03 |
Family
ID=14699181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59116929A Granted JPS60260222A (ja) | 1984-06-07 | 1984-06-07 | 適応可変スイツチトキヤパシタフイルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4607231A (ja) |
| EP (1) | EP0164108B1 (ja) |
| JP (1) | JPS60260222A (ja) |
| DE (1) | DE3586015D1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793553B2 (ja) * | 1983-11-18 | 1995-10-09 | 株式会社日立製作所 | スイッチド・キャパシタ・フィルタ |
| JPS61198909A (ja) * | 1985-02-28 | 1986-09-03 | Nec Corp | スイツチトキヤパシタ自動線路等化器 |
| IT1186377B (it) * | 1985-11-20 | 1987-11-26 | Sgs Microelettronica Spa | Dispositivo per minimizzare le capacita' parassite di giunzione di un transistor pnp verticale a collettore isolato |
| US4805126A (en) * | 1985-11-26 | 1989-02-14 | Rodems James D | Electronic compensation network |
| US4849662A (en) * | 1986-04-14 | 1989-07-18 | Crystal Semiconductor Corporation | Switched-capacitor filter having digitally-programmable capacitive element |
| JP2726413B2 (ja) * | 1986-12-25 | 1998-03-11 | 株式会社東芝 | 振幅比較回路 |
| JP2592449B2 (ja) * | 1987-02-27 | 1997-03-19 | 株式会社日立製作所 | 波形等化器 |
| FR2623670B1 (fr) * | 1987-11-24 | 1990-03-09 | Trt Telecom Radio Electr | Circuit analogique pour modem en bande de base |
| FI84539C (fi) * | 1990-02-08 | 1991-12-10 | Telenokia Oy | Basstation foer ett radiosystem. |
| FI84540C (fi) * | 1990-02-08 | 1991-12-10 | Telenokia Oy | Foerfarande och anordning foer identifiering av en oevervakningssignal pao basstationen i ett radiotelefonsystem. |
| DE4127501A1 (de) * | 1990-09-07 | 1992-03-12 | Telefunken Systemtechnik | Verfahren zur erkennung der frequenzablage bei digitalen nachrichtenuebertragungen |
| FI86935C (fi) * | 1991-03-21 | 1992-10-26 | Telenokia Oy | Foerfarande foer identifiering av en oevervakningssignal pao basstation i radiotelefonsystemet |
| US5604458A (en) * | 1993-02-05 | 1997-02-18 | Yozan Inc. | Scaler circuit |
| JP3023434B2 (ja) * | 1993-02-05 | 2000-03-21 | 株式会社鷹山 | スケーラ回路 |
| GB9302881D0 (en) * | 1993-02-12 | 1993-03-31 | Pilkington Micro Electronics | Programmable switched capacitor circuit |
| US5844941A (en) * | 1995-07-20 | 1998-12-01 | Micro Linear Corporation | Parallel adaptive equalizer circuit |
| US5805006A (en) * | 1997-04-28 | 1998-09-08 | Marvell Technology Group, Ltd. | Controllable integrator |
| US6169764B1 (en) * | 1998-03-19 | 2001-01-02 | Plato Labs, Inc. | Analog adaptive line equalizer |
| GB2360427B (en) | 2000-03-14 | 2004-02-04 | Power X Ltd | Data transmission driver device |
| EP1447950A1 (en) * | 2003-02-14 | 2004-08-18 | Vrije Universiteit Brussel | Low voltage adaptive equalizer |
| US20060087287A1 (en) * | 2004-10-27 | 2006-04-27 | Maxwell Technologies, Inc. | Voltage monitoring for connected electrical energy storage cells |
| US7656226B2 (en) * | 2006-03-31 | 2010-02-02 | Intel Corporation | Switched capacitor equalizer with offset voltage cancelling |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH625373A5 (ja) * | 1978-12-18 | 1981-09-15 | Centre Electron Horloger | |
| JPS5892119A (ja) * | 1981-11-27 | 1983-06-01 | Hitachi Ltd | 線路等化器 |
-
1984
- 1984-06-07 JP JP59116929A patent/JPS60260222A/ja active Granted
-
1985
- 1985-06-05 EP EP85106958A patent/EP0164108B1/en not_active Expired
- 1985-06-05 DE DE8585106958T patent/DE3586015D1/de not_active Expired - Lifetime
- 1985-06-06 US US06/742,156 patent/US4607231A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0164108A3 (en) | 1988-01-07 |
| EP0164108B1 (en) | 1992-05-13 |
| JPS60260222A (ja) | 1985-12-23 |
| EP0164108A2 (en) | 1985-12-11 |
| US4607231A (en) | 1986-08-19 |
| DE3586015D1 (de) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0244416B2 (ja) | ||
| US4349889A (en) | Non-recursive filter having adjustable step-size for each iteration | |
| US4739189A (en) | Rapid slewing filter | |
| US4479152A (en) | Adjustable equalizer | |
| JPH03502634A (ja) | 非再帰部分および再帰部分を含む適応型ディジタルフィルタ | |
| JPH0511450B2 (ja) | ||
| JPH0324087B2 (ja) | ||
| US20030169875A1 (en) | On-chip compensation scheme for bridged tap lines in ADSL hybrid | |
| US3617948A (en) | Transversal equalizer modified for signal filtering | |
| US9405314B1 (en) | System and method for synchronously adjusted delay and distortion mitigated recovery of signals | |
| US20070025488A1 (en) | RAM-DAC for transmit preemphasis | |
| US5568070A (en) | Multiplexer w/ selective switching for external signals | |
| CA1338219C (en) | Analog circuit for baseband modem | |
| Ishikawa et al. | A CMOS adaptive line equalizer | |
| JPH01258511A (ja) | 適応等化装置 | |
| Rupp et al. | A posteriori analysis of adaptive blind equalizers | |
| JPH0638509Y2 (ja) | 自動等化器 | |
| JPH0427735B2 (ja) | ||
| US4837780A (en) | Transmit line buildout circuits | |
| JPH0474899B2 (ja) | ||
| EP0167234B1 (en) | An adaptive hybrid | |
| US3833772A (en) | Time division resonant transfer hybrid circuit and method | |
| Inami et al. | An adaptive line equalizer LSI for ISDN subscriber loops | |
| EP0117626A2 (en) | Improvements in or relating to adaptive filter arrangements | |
| Weiss et al. | A subband adaptive equalization structure |