JPH0245211B2 - - Google Patents
Info
- Publication number
- JPH0245211B2 JPH0245211B2 JP57045913A JP4591382A JPH0245211B2 JP H0245211 B2 JPH0245211 B2 JP H0245211B2 JP 57045913 A JP57045913 A JP 57045913A JP 4591382 A JP4591382 A JP 4591382A JP H0245211 B2 JPH0245211 B2 JP H0245211B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- input
- access
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
(イ) 発明の技術分野
本発明は、データ処理システムにおける入出力
エラー発生時のリトライ処理方式に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a retry processing method when an input/output error occurs in a data processing system.
(ロ) 従来技術と問題点
入出力装置、特に直接アクセス記憶装置
（DASD）は複数の処理装置（CPU）によつて共
用される形態で使用されることが多い。この場
合、ある１つの処理装置（CPU）が直接アクセ
ス記憶装置（DASD）への入出力（Ｉ／Ｏ）動作
を行なつた結果Ｉ／Ｏエラーが発生した場合当該
処理装置（CPU）はリトライ動作を試みるが、
該リトライ動作でもエラー回復がなされないと
き、当該処理装置（CPU）はダウン状態となる。
ところで、Ｉ／Ｏエラーには、入出力装置自体に
障害が存在するケースと、入出力装置自体には障
害が存在せず処理装置（CPU）と入出力装置間
に障害が存在するいわゆるパス障害のケースと存
在する。(b) Prior Art and Problems Input/output devices, especially direct access storage devices (DASD), are often used in a form that is shared by multiple processing units (CPUs). In this case, if an I/O error occurs as a result of one processing unit (CPU) performing an input/output (I/O) operation to a direct access storage device (DASD), the processing unit (CPU) performs a retry operation. I try, but
If error recovery is not achieved even after the retry operation, the processing unit (CPU) goes into a down state.
By the way, I/O errors include cases where there is a failure in the input/output device itself, and cases where there is no failure in the input/output device itself, but a so-called path failure where there is a failure between the processing unit (CPU) and the input/output device. There are cases of.
このような場合、第１図に図示する如く、一方
の処理装置１側からは正常にアクセス可能である
にもかかわらず、他方の処理装置０からはアクセ
スすることができなくなり、システムダウン等の
事態を招く原因となつていた。 In such a case, as shown in FIG. 1, although access is normally possible from one processing device 1 side, access from the other processing device 0 becomes impossible, resulting in system down etc. It was the cause of the situation.
(ハ) 発明の目的
本発明は上記の点を解決し、パス障害の如きエ
ラーが発生した場合、他の正常なプロセツサを使
用して共用入出力装置をアクセスすることによ
り、所要のデータの書込み／読出しアクセス等が
実行できるようにすることを目的としている。(c) Purpose of the Invention The present invention solves the above problems, and when an error such as a path failure occurs, the required data can be written by accessing the shared input/output device using another normal processor. / The purpose is to enable read access, etc.
(ニ) 発明の構成
上記目的を達成するために本発明は複数の処理
装置と、該複数の処理装置によつて共用される入
出力装置と、処理装置間通信手段がそなえられて
いるデータ処理システムにおいて、
上記各処理装置に、
(a) 入出力装置起動時に入出力エラーが発生した
場合所定回数以内のリトライ処理を実行する手
段と、
(b) 該所定回数のリトライ処理時にエラーが回復
しない場合にあつて当該入出力装置が共用装置
である場合アクセス要求情報とともに当該入出
力装置に関する各種のアクセス関係情報を上記
処理装置間通信手段を介して他のアクセス依頼
先処理装置に送出する手段と、
(c) 他のアクセス依頼元処理装置から上記アクセ
ス要求情報とともに各種のアクセス関係情報が
送出されてきたとき指定された入出力装置を起
動し、正常にアクセスが行なわれた場合所要の
情報を当該アクセス依頼元処理装置へ上記処理
装置間通信手段を介して送出し、入出力エラー
が発生した場合所定回数以内のリトライ処理を
実行する手段と、
(d) 該所定回数のリトライ処理時にエラーが回復
しない場合当該アクセス依頼元処理装置に上記
処理装置間通信手段を介して異常情報を送出す
る手段とを有する入出力処理部をそなえ、共用
入出力装置起動時に入出力エラーが発生したと
き、他処理装置に当該共用入出力装置へのリト
ライ処理を依頼可能にしたことを特徴とする。(d) Structure of the Invention In order to achieve the above object, the present invention provides a data processing system that is equipped with a plurality of processing devices, an input/output device shared by the plurality of processing devices, and a communication means between the processing devices. In the system, each of the above-mentioned processing devices includes (a) a means for executing retry processing within a predetermined number of times when an input/output error occurs when the input/output device is started, and (b) the error does not recover after the predetermined number of retry processing. In this case, if the input/output device is a shared device, means for sending various access-related information regarding the input/output device together with access request information to another access request destination processing device via the inter-processing device communication means; , (c) When the access request information and various types of access related information are sent from other access requesting processing devices, the specified input/output device is activated, and if the access is performed normally, the required information is transmitted. means for transmitting the information to the access requesting processing device via the inter-processing device communication means and executing retry processing within a predetermined number of times if an input/output error occurs; (d) if an error occurs during the predetermined number of retry processing; If the access request source processing device is equipped with an input/output processing unit having means for sending out abnormality information via the inter-processing device communication means, and an input/output error occurs when the shared input/output device is activated, The present invention is characterized in that it is possible to request a processing device to perform retry processing on the shared input/output device.
(ホ) 発明の実施例 以下、本発明を図面により詳細に説明する。(e) Examples of the invention Hereinafter, the present invention will be explained in detail with reference to the drawings.
第２図は本発明による実施例のデータ処理シス
テムの要部ブロツク図であり、図中、１と２は処
理装置、３は共用入出力装置、４と５はＩ／Ｏ処
理部、６は要求元処理部、７はプロセツサ間通信
手段、８はＩ／Ｏ発信機能部、９はＩ／Ｏエラー
判定機能部、１０はリトライ回数判定機能部、１
１は共用Ｉ／Ｏ判定機能部、１２はデータ送信機
能部、１３は共用プロセツサ判定機能部、１４は
Ｉ／Ｏ発信機能部、１５はＩ／Ｏエラー判定機能
部、１６はデータ送信機能部、１７はリトライ回
数判定機能部、１８はエラー情報送出機能部であ
る。 FIG. 2 is a block diagram of main parts of a data processing system according to an embodiment of the present invention, in which 1 and 2 are processing units, 3 is a shared input/output device, 4 and 5 are I/O processing units, and 6 is a 1 is a request source processing unit, 7 is an inter-processor communication means, 8 is an I/O transmission function unit, 9 is an I/O error judgment function unit, 10 is a retry count judgment function unit, 1
1 is a shared I/O determination function unit, 12 is a data transmission function unit, 13 is a shared processor determination function unit, 14 is an I/O transmission function unit, 15 is an I/O error determination function unit, and 16 is a data transmission function unit , 17 is a retry count determination function section, and 18 is an error information sending function section.
図中、処理装置１，２は、中央処理装置
（CPU）、主記憶装置（MM）、チヤネル装置
（CH）等からなるものである。また、プロセツ
サ間通信手段は例えば、チヤネル間結合装置
（CTC：channel to channel adaptor）の如きも
のであり、共用入出力装置３は例えば、デイスク
パツク装置等で構成される直接アクセス記憶装置
（DASD）の如きものである。 In the figure, processing devices 1 and 2 include a central processing unit (CPU), a main memory (MM), a channel device (CH), and the like. Further, the inter-processor communication means is, for example, a channel to channel adapter (CTC), and the shared input/output device 3 is, for example, a direct access storage device (DASD) composed of a disk pack device or the like. It's like that.
実施例の動作は以下の通りである。 The operation of the embodiment is as follows.
まず、要求元処理部６は、共用入出力装置３へ
のアクセスを必要とする場合、Ｉ／Ｏ発信機能部
８にＩ／Ｏ動作を依頼する。Ｉ／Ｏ発信機能部８
は、共用入出力装置３へのアクセス動作を行な
う。アクセスが正常に実行された場合、Ｉ／Ｏエ
ラー判定機能部９はＩ／Ｏ動作の正常終了を要求
元処理部６へ通知する。一方、アクセスが正常に
実行されなかつた場合、Ｉ／Ｏエラー判定機能部
９はリトライ回数判定機能部１０を起動する。リ
トライ回数判定機能部１０は当該入出力装置３へ
のリトライ回数が所定値以下であるときはＩ／Ｏ
発信機能部８にＩ／Ｏ動作を指示する。この所定
回数以内でのリトライ動作中にＩ／Ｏ動作が正常
に実行された場合、正常終了が要求元処理部６へ
通知される。 First, when the request source processing unit 6 requires access to the shared input/output device 3, it requests the I/O transmission function unit 8 to perform an I/O operation. I/O transmission function section 8
performs an access operation to the shared input/output device 3. If the access is executed normally, the I/O error determination function section 9 notifies the request source processing section 6 of the normal end of the I/O operation. On the other hand, if the access is not executed normally, the I/O error determination function unit 9 activates the retry count determination function unit 10. If the number of retries to the input/output device 3 is less than or equal to a predetermined value, the retry number determination function unit 10 determines whether the I/O
Instructs the transmission function unit 8 to perform I/O operations. If the I/O operation is successfully executed within the predetermined number of retry operations, the request source processing unit 6 is notified of normal completion.
一方、リトライ動作が所定回数実行されてもな
おアクセスが正常に実行されなかつた場合は、共
用Ｉ／Ｏ判定機能部１１が起動され、当該入出力
装置が共用装置であるか否かが判定される。当該
入出力装置が共用装置でない場合、直ちにエラー
情報が要求元処理部６へ通知される。当該入出力
装置が共用装置である場合、データ送信機能部１
２が起動される。起動されたデータ送信機能部１
２は、ボリユーム通番情報、エラー発生個所情報
（シリンダアドレス、トラツクアドレス、レコー
ドアドレス等）読出し（READ）／書込み
（WRITE）の区別情報および書込みの場合はラ
イト・データ情報を準備し、さらに、プロセツサ
間通信手段７を経由して、他の処理装置２へこれ
らの情報を送出する。 On the other hand, if the access is still not successfully executed even after the retry operation has been executed a predetermined number of times, the shared I/O determination function unit 11 is activated and determines whether or not the input/output device is a shared device. Ru. If the input/output device is not a shared device, error information is immediately notified to the request source processing unit 6. If the input/output device is a shared device, the data transmission function unit 1
2 is activated. Activated data transmission function unit 1
2 prepares volume serial number information, error occurrence location information (cylinder address, track address, record address, etc.), read (READ)/write (WRITE) distinction information, and write data information in the case of writing; These pieces of information are sent to other processing devices 2 via the intercommunication means 7.
処理装置１側からこれらの情報を受取つた処理
装置２においては、Ｉ／Ｏ処理部５内のＩ／Ｏ発
信機能部１４が起動される。Ｉ／Ｏ発信機能部１
４は受取つた情報にもとづいて共用入出力装置３
へのアクセスを行ない、アクセスが正常に終了し
た場合は、データ送信機能部１６を起動する。デ
ータ送信機能部１６においては、正常表示情報お
よび読出しの場合はリード・データ情報を準備
し、しかる後、プロセツサ間通信手段７を経由し
て、アクセス依頼元の処理装置１へ、これらの情
報を送出する。送出された情報は要求元処理部６
へ伝達され、以後、要求元処理部６において所要
の処理が続行可能となる。 In the processing device 2 that has received this information from the processing device 1 side, the I/O transmission function section 14 in the I/O processing section 5 is activated. I/O transmission function section 1
4 is the shared input/output device 3 based on the received information.
If the access is completed normally, the data transmission function unit 16 is activated. The data transmission function unit 16 prepares normal display information and read data information in the case of reading, and then sends these information to the processing device 1 that is the access request source via the interprocessor communication means 7. Send. The sent information is sent to the request source processing unit 6
After that, the request source processing unit 6 can continue the required processing.
一方、依頼先処理装置２のＩ／Ｏ発信機能部１
４が共用入出力装置３へのアクセスを行なつた結
果、アクセスが正常に実行されなかつた場合、
Ｉ／Ｏエラー判定機能部１５からリトライ回数判
定機能部１７が起動される。リトライ回数判定機
能部１７は共用入出力装置３へのリトライ回数が
所定値以下であるときは、Ｉ／Ｏ発信機能部１４
にＩ／Ｏ動作を指示する。この所定回数以内での
リトライ動作中にＩ／Ｏ動作が正常に実行された
場合、データ送信機能部１６が起動される。以後
データ送信機能部１６では、上記したのと同様な
処理を行なつてゆく。 On the other hand, the I/O transmission function section 1 of the request destination processing device 2
4 attempts to access the shared input/output device 3, and if the access is not executed normally,
The retry count determination function section 17 is activated from the I/O error determination function section 15 . When the number of retries to the shared input/output device 3 is less than a predetermined value, the retry count determination function unit 17 determines that the I/O transmission function unit 14
Instructs I/O operations to. If the I/O operation is successfully executed within this predetermined number of retry operations, the data transmission function unit 16 is activated. Thereafter, the data transmission function section 16 performs the same processing as described above.
また、リトライ動作が所定回数実行されてもな
おアクセスが正常に実行されなかつた場合、エラ
ー情報送出機能部１８が起動される。起動された
エラー情報送出機能部１８はプロセツサ間通信手
段７を経由して、依頼元処理装置１内の共用プロ
セツサ判定機能部１３にエラー情報を通知する。
共用プロセツサ判定機能部１３においては、この
エラー情報受信により、依頼先処理装置２におけ
るアクセス動作が不成功に終つたことを識別し、
さらに他の処理装置が存在する場合にはその処理
装置に対して、上記と同様にしてアクセス依頼を
行なう。他の処理装置が存在しない場合には、直
ちに、要求元処理部６にエラー情報を通知する。 Furthermore, if the access is still not successfully executed even after the retry operation has been executed a predetermined number of times, the error information sending function unit 18 is activated. The activated error information sending function section 18 notifies the shared processor determination function section 13 in the requesting processing device 1 of the error information via the inter-processor communication means 7.
Upon receiving this error information, the shared processor determination function unit 13 identifies that the access operation in the requested processing device 2 has ended in failure,
Furthermore, if another processing device exists, an access request is made to that processing device in the same manner as above. If no other processing device exists, the error information is immediately notified to the request source processing section 6.
(ヘ) 発明の効果
以上説明したように本発明によれば、いわゆる
パス障害時においては他の処理装置からのアクセ
スにより正常な読出し／書込み動作が実行可能と
なり、システムダウンの如き状態の発生を防止す
ることができる。(f) Effects of the Invention As explained above, according to the present invention, in the event of a so-called path failure, normal read/write operations can be executed by access from other processing devices, thereby preventing the occurrence of a situation such as a system down. It can be prevented.
第１図は複数処理装置が共用入出力装置をアク
セスする際のパス障害を説明する図、第２図は本
発明による実施例のデータ処理システムの要部ブ
ロツク図である。
第２図において、１と２は処理装置、３は共用
入出力装置、４と５はＩ／Ｏ処理部、６は要求元
処理部、７はプロセツサ間通信手段である。
FIG. 1 is a diagram illustrating a path failure when multiple processing devices access a shared input/output device, and FIG. 2 is a block diagram of a main part of a data processing system according to an embodiment of the present invention. In FIG. 2, 1 and 2 are processing units, 3 is a shared input/output device, 4 and 5 are I/O processing units, 6 is a request source processing unit, and 7 is an interprocessor communication means.
Claims (1)
て共用される入出力装置と、処理装置間通信手段
がそなえられているデータ処理システムにおい
て、 上記各処理装置に、 (a) 入出力装置起動時に入出力エラーが発生した
場合所定回数以内のリトライ処理を実行する手
段と、 (b) 該所定回数のリトライ処理時にエラーが回復
しない場合であつて当該入出力装置が共用装置
である場合アクセス要求情報とともに当該入出
力装置に関する各種のアクセス関係情報を上記
処理装置間通信手段を介して他のアクセス依頼
先処理装置に送出する手段と、 (c) 他のアクセス依頼元処理装置から上記アクセ
ス要求情報とともに各種のアクセス関係情報が
送出されてきたとき指定された入出力装置を起
動し、正常にアクセスが行なわれた場合所要の
情報を当該アクセス依頼元処理装置へ上記処理
装置間通信手段を介して送出し、入出力エラー
が発生した場合所定回数以内のリトライ処理を
実行する手段と、 (d) 該所定回数のリトライ処理時にエラーが回復
しない場合当該アクセス依頼元処理装置に上記
処理装置間通信手段を介して異常情報を送出す
る手段とを有する入出力処理部をそなえ、共用
入出力装置起動時に入出力エラーが発生したと
き、他処理装置に当該共用入出力装置へのリト
ライ処理を依頼可能にしたことを特徴とするデ
ータ処理システムにおける入出力エラー発生時
のリトライ処理方式。 ２ アクセス依頼先処理装置から上記処理装置間
通信手段を介して上記異常情報が送出されてきた
とき、当該アクセス依頼先処理装置以外に当該入
出力装置を共用する他の処理装置に対して再度ア
クセス要求情報とともに当該入出力装置に関する
各種のアクセス関係情報を送出するようにしたこ
とを特徴とする特許請求の範囲第１項記載のデー
タ処理システムにおける入出力エラー発生時のリ
トライ処理方式。[Scope of Claims] 1. In a data processing system including a plurality of processing devices, an input/output device shared by the plurality of processing devices, and a means for communicating between the processing devices, each of the processing devices has: (a) a means for executing retry processing within a predetermined number of times when an input/output error occurs when an input/output device is started; and (b) a means for executing retry processing within a predetermined number of times when the input/output device (c) means for sending various types of access-related information regarding the input/output device together with access request information in the case of a shared device to other access request destination processing devices via the inter-processing device communication means; (c) other access request sources; When various types of access-related information are sent from the processing device along with the access request information, the specified input/output device is activated, and if access is successfully performed, the necessary information is sent to the access requesting processing device for the above processing. means for transmitting the information via an inter-device communication means and executing retry processing within a predetermined number of times when an input/output error occurs; (d) if the error does not recover after the predetermined number of retry processing, the access requesting processing device; is equipped with an input/output processing unit having means for sending abnormality information via the inter-processing device communication means, and when an input/output error occurs when the shared input/output device is activated, the input/output processing unit is provided with 1. A retry processing method when an input/output error occurs in a data processing system, characterized in that it is possible to request retry processing. 2. When the abnormality information is sent from the access request destination processing device via the inter-processing device communication means, re-accessing another processing device that shares the input/output device other than the access request destination processing device. 2. A retry processing method when an input/output error occurs in a data processing system according to claim 1, wherein various access related information regarding the input/output device is sent together with the request information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57045913A JPS58163030A (en) | 1982-03-23 | 1982-03-23 | Retry processing system at generation of input and output error for data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57045913A JPS58163030A (en) | 1982-03-23 | 1982-03-23 | Retry processing system at generation of input and output error for data processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58163030A JPS58163030A (en) | 1983-09-27 |
| JPH0245211B2 true JPH0245211B2 (en) | 1990-10-08 |
Family
ID=12732480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57045913A Granted JPS58163030A (en) | 1982-03-23 | 1982-03-23 | Retry processing system at generation of input and output error for data processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58163030A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142454A (en) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | Input/output control method |
| JPS6133549A (en) * | 1984-07-26 | 1986-02-17 | Fujitsu Ltd | Method for detecting fault of i/o device |
| JP2530835B2 (en) * | 1987-02-21 | 1996-09-04 | 株式会社日立製作所 | Failure recovery processing method for computer system |
-
1982
- 1982-03-23 JP JP57045913A patent/JPS58163030A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58163030A (en) | 1983-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6230240B1 (en) | Storage management system and auto-RAID transaction manager for coherent memory map across hot plug interface | |
| US6408369B1 (en) | Internal copy for a storage controller | |
| JPH0661073B2 (en) | How the multi-processor system works | |
| US20070180301A1 (en) | Logical partitioning in redundant systems | |
| GB2189061A (en) | Management of system configuration data | |
| JPH0245211B2 (en) | ||
| US20040044864A1 (en) | Data storage | |
| JPS6331806B2 (en) | ||
| JPS6326903B2 (en) | ||
| JP2735246B2 (en) | Test and set method | |
| JPS62293447A (en) | Inter-processor error log transfer system | |
| JP2751879B2 (en) | Communication system between processors | |
| JPS6043549B2 (en) | Data transfer control method | |
| JP2810265B2 (en) | Data storage device and information processing system | |
| JPS61134859A (en) | Backup controlling system of memory | |
| JP2022039501A (en) | Storage control device, transmission state determination program and storage system | |
| JPH07109599B2 (en) | Information transfer device for processing system | |
| JPH05189346A (en) | Disk controller | |
| JPS63223946A (en) | Data memory system | |
| JPS592297A (en) | Projection method of shared memory | |
| JPS631632B2 (en) | ||
| JPS58163055A (en) | Data processing system | |
| JPS58119058A (en) | Error processor for dual memory device | |
| JPS6029861A (en) | Peripheral device interface | |
| JPS58203568A (en) | Multi-processor system |