Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0245224B2 - - Google Patents
[go: Go Back, main page]

JPH0245224B2 - - Google Patents

Info

Publication number
JPH0245224B2
JPH0245224B2 JP59215141A JP21514184A JPH0245224B2 JP H0245224 B2 JPH0245224 B2 JP H0245224B2 JP 59215141 A JP59215141 A JP 59215141A JP 21514184 A JP21514184 A JP 21514184A JP H0245224 B2 JPH0245224 B2 JP H0245224B2
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
pattern
pin insertion
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59215141A
Other languages
Japanese (ja)
Other versions
JPS6194395A (en
Inventor
Masahiko Adachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59215141A priority Critical patent/JPS6194395A/en
Publication of JPS6194395A publication Critical patent/JPS6194395A/en
Publication of JPH0245224B2 publication Critical patent/JPH0245224B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント板上の配線パターン作成方法
に関し、特に、プリント板上の標準格子上に配設
されたICピン挿入用電極の隣接する2つの間に
少なくとも2本の配線パターンを自動的に布線す
る方法に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for creating a wiring pattern on a printed board, and in particular, the present invention relates to a method for creating a wiring pattern on a printed board, and in particular, to The present invention relates to a method of automatically wiring at least two wiring patterns between two wiring patterns.

〔従来の技術〕[Conventional technology]

一般に、電子計算機を用いてプリント板上に自
動的に配線を施すために、プリント板上に格子点
の間隔が2.54mm又は2.5mmの標準格子線が設けら
れており、この標準格子線上又は格子間を1/2又
は1/4に分割した副格子線(1/2グリツト又は1/4
グリツドとも称する)上に配線が施される。格子
点には集積回路(IC)のピンを接続するための
ICピン挿入用電極(以下ランドと称する)が設
けられており、このランドの直径は通常1.3mmか
ら1.5mmである。プリント板に配線を施して所望
の回路を得るために、隣接するランド間に2本の
配線を走行させる、いわゆるICピン間2本通し
が要求される。
Generally, in order to automatically perform wiring on a printed board using a computer, standard grid lines with a grid point interval of 2.54 mm or 2.5 mm are provided on the printed board. Sub-grid lines divided into 1/2 or 1/4 (1/2 grit or 1/4
The wiring is placed on top of the grid (also called grid). The grid points are for connecting pins of integrated circuits (ICs).
An IC pin insertion electrode (hereinafter referred to as a land) is provided, and the diameter of this land is usually 1.3 mm to 1.5 mm. In order to wire a printed board to obtain a desired circuit, it is necessary to run two wires between adjacent lands, so-called two wires running between IC pins.

〔発明が解決すべき問題点〕[Problems to be solved by the invention]

格子間を1/2又は1/4に分割した副格子線(1/2
グリツド又は1/4グリツド)上に配線を施してIC
ピン間2本通しを行おうとすると、第5図aに示
す如く、配線パターンW1はランドL1に接触して
しまう。
Sub-grid lines that divide the grid interval into 1/2 or 1/4 (1/2
IC (grid or 1/4 grid)
If an attempt is made to pass the two pins through, the wiring pattern W 1 will come into contact with the land L 1 as shown in FIG. 5a.

配線パターンがランドに接触するのを避けるた
めには、第5図bに示す如く、配線パターンW1a
及びW2aが副格子線以外の部分を走行するように
しなければならないので、格子線をを利用せずに
配線を施すことになり、電子計算機による処理が
複雑化するという問題点がある。また、副格子線
以外の部分を走行させる場合は、配線パターン
W1aとW2aが接触する可能性が高くなり、プリン
ト板製造歩留りが低下するという問題点もある。
In order to avoid the wiring pattern coming into contact with the land, the wiring pattern W 1a should be
Since the wires and W 2a must run in areas other than the sub-grid lines, the wiring must be done without using the grid lines, which poses the problem of complicating the processing by the electronic computer. In addition, when running parts other than the sub-grid lines, please check the wiring pattern.
There is also the problem that there is a high possibility that W 1a and W 2a will come into contact with each other, resulting in a decrease in printed board manufacturing yield.

なお、第5図a及び第5図bにおいて、X,
Y1,Y2は標準格子線、y1,y2,y3は副格子線で
あつてそれぞれ、1/4格子線、1/2格子線及び1/4
格子線を示している。また、L1,L2は隣接する
ランドである。
In addition, in FIG. 5a and FIG. 5b, X,
Y 1 and Y 2 are standard grid lines, and y 1 , y 2 , and y 3 are sub-grid lines, which are 1/4 grid line, 1/2 grid line, and 1/4 grid line, respectively.
Shows grid lines. Further, L 1 and L 2 are adjacent lands.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の目的は上記の問題点を除去することに
あり、そのために、本発明により、プリント板上
の標準格子上に配設されたICピン挿入用電極の
隣接する2つの間に少なくとも2本の配線パター
ンを通す方法であつて、配線パターンを直進させ
た場合少なくとも1本の配線パターンがICピン
挿入用電極の1つに接触する位置を配線パターン
変換装置として認識し、配線パターン変換位置に
おいて直進させた配線パターンが該ICピン挿入
用電極上のいずれの位置で接触するかを判別し、
少なくとも2本の配線パターンを該配線パターン
変換位置を中心として少なくとも該ICピン挿入
用電極の直径に相当する長さだけ切断除去し、そ
してこの判別に応じて予め設けられた屈折挿入パ
ターンを配線パターンの切断除去した部分に挿入
し、それにより配線パターンがICピン挿入用電
極に接触することなく隣接する2つのICピン挿
入用電極の間を通つて布線されるようにするプリ
ント板上の配線パターン作成方法が提供される。
An object of the present invention is to eliminate the above-mentioned problems, and for this purpose, the present invention provides at least two electrodes between two adjacent IC pin insertion electrodes arranged on a standard grid on a printed circuit board. In this method, when the wiring pattern is moved straight, the position where at least one wiring pattern contacts one of the IC pin insertion electrodes is recognized as a wiring pattern conversion device, and the wiring pattern conversion device Determine at which position on the electrode for inserting the IC pin the wiring pattern that is advanced straight comes into contact,
At least two wiring patterns are cut and removed by a length corresponding to at least the diameter of the IC pin insertion electrode with the wiring pattern conversion position as the center, and the pre-prepared bent insertion pattern is changed into the wiring pattern according to this determination. Wiring on a printed board that is inserted into the cut and removed part of the printed circuit board so that the wiring pattern can be routed between two adjacent IC pin insertion electrodes without contacting the IC pin insertion electrodes. A pattern creation method is provided.

切断除去する配線パターンの長さを、標準格子
の隣接する2つの間の距離に等しくすることが好
ましい。また屈折挿入パターンの幅を該配線パタ
ーン各々の幅より狭くすることが好ましい。
Preferably, the length of the wiring pattern to be cut and removed is equal to the distance between two adjacent standard grids. Further, it is preferable that the width of the refractive insertion pattern is narrower than the width of each of the wiring patterns.

〔実施例〕〔Example〕

以下、本発明の実施例を図面により詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例による、プリント板
上の配線パターン作成方法を示すフローチヤー
ト、第2図a〜dは屈折挿入パターン、第3図a
〜dは第1図の各ステツプにおける動作を説明す
るための図である。
FIG. 1 is a flowchart showing a method for creating a wiring pattern on a printed board according to an embodiment of the present invention, FIGS. 2 a to d are refractive insertion patterns, and FIG. 3 a
-d are diagrams for explaining operations in each step in FIG.

第1図において、ステツプ1にて配線パターン
の変換位置を認識する。すなわち、例えば第3図
aに示す如く、ランドL1,L2の間の1/2副格子線
(1/2)y2及び1/4副格子線(1/4グリツド)y3上で
配線パターンW1X,W2Xを直進させた場合(以
下、この配線パターンを仮配線パターンと称す
る)にランドL1,L2のいずれかに接触する格子
点を検出する。第3図aに示した例では、仮配線
パターンW1X,W2Xが副格子線2,y3上を直進する
場合であり、変換位置は標準格子線xと副格子線
y3との交点の格子点G1である。
In FIG. 1, in step 1, the converted position of the wiring pattern is recognized. That is , for example, as shown in FIG . When the wiring patterns W 1X and W 2X go straight (hereinafter, this wiring pattern is referred to as a tentative wiring pattern), a lattice point that comes into contact with either land L 1 or L 2 is detected. In the example shown in Figure 3a , the tentative wiring patterns W 1
This is the grid point G 1 at the intersection with y 3 .

次いで、ステツプ2にて、配線パターン変換位
置である格子点G1を通る仮配線パターンが縦方
向に延伸するのか横方向に延伸するのかを判別す
る。第3図aに示した例では、格子点G1を通る
仮配線パターンW2Xは1/4副格子線y3上を延伸す
るので、縦方向と判別される。格子点G1を通る
仮配線パターンW2Xの方向を判別する替りに、1/
2副格子線(第3図aにおいては副格子線y2)上
を延伸する仮配線パターン(第3図aにおいては
W1X)の延伸方向を判別してもよい。
Next, in step 2, it is determined whether the temporary wiring pattern passing through the grid point G1 , which is the wiring pattern conversion position, extends in the vertical direction or in the horizontal direction. In the example shown in FIG. 3a, the tentative wiring pattern W 2X passing through the lattice point G 1 extends on the 1/4 sub-lattice line y 3 and is therefore determined to be in the vertical direction. Instead of determining the direction of the temporary wiring pattern W 2X passing through the grid point G 1 ,
A temporary wiring pattern (in Fig. 3 a) extending on the second sub-grid line (sub-grid line y 2 in Fig. 3 a)
W 1X ) may be determined.

ステツプ2で縦方向と判別された場合はステツ
プ3に進み、配線パターン変換装置を通る仮配線
パターンは、隣接するランドの間を通る2本の仮
配線パターンのうち左側のものか右側のものかを
判別する。すなわち、1/4副格子線上の仮配線パ
ターンは左側か右側かを判別する。第3図bに示
す例では、変換位置である格点G1を通る仮配線
パターンW2Xは右側のものである。
If it is determined in step 2 that the direction is vertical, the process proceeds to step 3, where it is determined whether the temporary wiring pattern passing through the wiring pattern conversion device is the left one or the right one of the two temporary wiring patterns passing between adjacent lands. Determine. That is, it is determined whether the tentative wiring pattern on the 1/4 sub-grid line is on the left or right side. In the example shown in FIG. 3b, the tentative wiring pattern W 2X passing through the case point G 1 , which is the conversion position, is on the right side.

ステツプ3で右側と判別されると、ステツプ4
に進み、変換位置である格子点G1を通る標準格
子線Xの上下の±1/2格子の範囲で仮配線パター
ンX1X,W2Xを切断除去する。こうして第3図c
に示される切断された配線パターンが形成され
る。
If the right side is determined in step 3, step 4
Then, the temporary wiring patterns X 1X and W 2X are cut and removed within a range of ±1/2 lattice above and below the standard lattice line X passing through the lattice point G 1 which is the conversion position. In this way, Figure 3c
The cut wiring pattern shown in is formed.

次いで、ステツプ5にて、ステツプ2及びステ
ツプ3における判別に応じて予め設けられた屈折
挿入パターンを、ステツプ4において切断除去し
た部分に挿入する。第3図dに示した例では、ス
テツプ2で縦方向と判別され、ステツプ4で右側
と判別された場合に対応する、第2図aに示す如
き左側に左括弧形の屈折挿入パターンAが挿入さ
れており、こうして形成された配線パターン
W10,W20はランドL1,L2に接触することなく、
ランドL1とL2の間に通過させることができる。
Next, in step 5, a bending insertion pattern prepared in advance according to the determinations made in steps 2 and 3 is inserted into the portion cut and removed in step 4. In the example shown in FIG. 3d, a left parenthesis-shaped refraction insertion pattern A is placed on the left side as shown in FIG. The wiring pattern formed in this way
W 10 and W 20 do not touch lands L 1 and L 2 ,
It can be passed between lands L 1 and L 2 .

ステツプ3にて、配線パターン変換位置を通る
仮配線パターンが左側のものと判別されるとステ
ツプ6に進み、ステツプ4と同様に変換位置を通
る準格子線の上下の±1/2格子を切断除去し、次
いてステツプ7にて第2図bに示す如き右括弧形
の屈折挿入パターンBを挿入する。
In step 3, if the tentative wiring pattern passing through the wiring pattern conversion position is determined to be the one on the left, the process proceeds to step 6, where the upper and lower ±1/2 grids of the quasi-grid line passing through the conversion position are cut, as in step 4. Then, in step 7, a right bracket-shaped refraction insertion pattern B as shown in FIG. 2b is inserted.

また、ステツプ2にて配線パターン変換位置を
通る仮配線パターンが横方向に延伸するものと判
別されると、ステツプ8に進み、配線パターン変
換位置を通る仮配線パターンは隣接するランドの
間を通る2本の仮配線パターンのうち上側のもの
か下側のものか、すなわち1/4副格子線を通る仮
配線パターンは上側か下側かを判別する。
If it is determined in step 2 that the temporary wiring pattern passing through the wiring pattern conversion position extends in the horizontal direction, the process proceeds to step 8, where the temporary wiring pattern passing through the wiring pattern conversion position passes between adjacent lands. It is determined whether the two temporary wiring patterns are on the upper side or the lower side, that is, whether the temporary wiring pattern passing through the 1/4 sub-lattice line is on the upper side or the lower side.

上側と判別されると、ステツプ9に進み、変換
位置の格子点を通る縦方向の標準格子線の左右±
1/2格子の範囲で仮配線パターンを切断除去し、
次いてステツプ10にて、予め設けられている下括
弧形の屈折挿入パターンC(第2図c)を切断除
去した部分に挿入する。
If it is determined that it is on the upper side, the process proceeds to step 9, and the left and right sides of the vertical standard grid line passing through the grid point of the conversion position are
Cut and remove the temporary wiring pattern within the 1/2 grid area,
Next, in step 10, a pre-provided lower bracket-shaped bending insertion pattern C (FIG. 2c) is inserted into the cut and removed portion.

ステツプ8にて下側と判別されるとステツプ11
に進み、上記ステツプ9と同様に配線パターンを
切断除去し、次いでステツプ12にて、予め設けら
れた上括弧形の屈折挿入パターンD(第2図d)
を切断除去した部分に挿入する。
If it is determined in step 8 that it is the lower side, step 11
Then, in step 12, the wiring pattern is cut and removed in the same manner as in step 9 above, and then in step 12, the upper bracket-shaped bent insertion pattern D (FIG. 2d) prepared in advance is removed.
Insert into the cut and removed part.

なお、第2図a〜dに示した屈折挿入パターン
の線幅は、通常の配線パターンの線幅より狭くす
ることにより、屈折挿入パターンがランドに接触
する確率を一層小さくすることができる。
Note that by making the line width of the refractive insertion pattern shown in FIGS. 2a to 2d narrower than the line width of a normal wiring pattern, the probability that the refraction insertion pattern contacts a land can be further reduced.

第4図は第1図のフローチヤートに従つて作成
された配線パターンの一部を示す平面図である。
第4図において、標準格子線X1,X2,X3,X4
…とY1,Y2,Y3,Y4,Y5、…との各交点上にラ
ンドL11,L13,L15、L21,L23,L24,L25,L31
L32,L33,L34,L35,L41,L43,L45が設けられ
ている。ランドL11とL21、L13とL23、L15とL25
間の屈折挿入パターンは第2図cに示すパターン
Cである。また、ランドL32とL33の間には第2図
bに示すパターンBが挿入されている。各屈折挿
入パターンの線幅LW1は通常の配線パターンの
線幅LW2より狭くなつている。
FIG. 4 is a plan view showing a part of the wiring pattern created according to the flowchart of FIG. 1.
In FIG. 4, standard grid lines X 1 , X 2 , X 3 , X 4 ,
Lands L 11 , L 13 , L 15 , L 21 , L 23 , L 24 , L 25 , L 31 ,
L 32 , L 33 , L 34 , L 35 , L 41 , L 43 and L 45 are provided. The refraction insertion pattern between lands L 11 and L 21 , L 13 and L 23 , and L 15 and L 25 is pattern C shown in FIG. 2c. Furthermore, a pattern B shown in FIG. 2b is inserted between lands L32 and L33 . The line width LW 1 of each refractive insertion pattern is narrower than the line width LW 2 of the normal wiring pattern.

こうして、予め用意された屈折挿入パターンの
中から適当なものを選んで、配線パターンの切断
除去部に挿入することにより、ランドに接触させ
ることなく、しかも副格子線を利用してICピン
間2本通しを実行することができる。
In this way, by selecting an appropriate bending insertion pattern from among the pre-prepared bending insertion patterns and inserting it into the cutting/removal part of the wiring pattern, it is possible to avoid contact with the land and utilize the sub-grid lines to create a pattern between the IC pins. A main run can be executed.

本発明は上述の実施例に限定さるものではな
く、様々の変形が可能である。例えば、副格線を
1/4副格子線に替えて、1/5副格子線や更に細い副
格子線を用いれば、ICピン間を3本以上通すこ
ともできる。また、配線パターンの切断除去をす
る部分の長さを±1/2格子としたが少なくともラ
ンドの直径分あればよい。
The present invention is not limited to the embodiments described above, and various modifications are possible. For example, by replacing the sub-grid lines with 1/4 sub-grid lines and using 1/5 sub-grid lines or even thinner sub-grid lines, three or more lines can be passed between IC pins. Further, although the length of the portion of the wiring pattern to be cut and removed was set as a ±1/2 lattice, it is sufficient that the length is at least the diameter of the land.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば隣接する
ランド間を通る配線の走行方向の判別及び配線を
直進させた場合にランドに接触する配線の判別に
応じて、予め設けられた屈折挿入パターンをラン
ド間の配線に挿入することにより、電子計算機に
よるICピン間2本通しが、格子線の概念を壊す
ことなく簡単に実行でき、かつ、上記屈折挿入パ
ターンの線幅を通常の配線パターンの線幅より狭
くすることにより、屈折挿入パターンがランドに
接触する確率を小さくして、プリント板製造歩留
りを向上させることができる。
As explained above, according to the present invention, a bending insertion pattern provided in advance is determined in accordance with the determination of the running direction of the wiring passing between adjacent lands and the determination of the wiring that will contact the land when the wiring runs straight. By inserting it into the wiring between lands, it is possible to easily connect two IC pins using an electronic computer without destroying the concept of grid lines, and the line width of the above-mentioned bent insertion pattern can be changed to the line width of the normal wiring pattern. By making it narrower than the width, the probability that the refractive insertion pattern comes into contact with the land can be reduced, and the printed board manufacturing yield can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるプリント板上
の配線パターン作成方法を示すフローチヤート、
第2図a〜dはそれぞれ、第1図のステツプ5、
7、10、及び12で挿入される屈折挿入パターンを
示す図、第3図a〜dは第1図の各ステツプにお
ける動作を説明するための図、そして第4図は第
1図のフローチヤートに従つて作成された配線パ
ターンの一部を示す平面図、そして第5図は従来
技術の問題点を説明するための図である。 L1,L2,L11,L13,……L45……ランド、X1X
W2X……仮配線パターン、W10,W20……配線パ
ターン、A,B,C,D……屈折挿入パターン、
X,X1,X2,X3,X4……標準格子線、Y,Y1
Y2,Y3,Y4,Y5……標準格子線、y1,y2,y3
…副格子線、G1……格子点、LW1……屈折挿入
パターンの線幅、LW2……配線パターンの線幅。
FIG. 1 is a flowchart showing a method for creating a wiring pattern on a printed board according to an embodiment of the present invention;
Figures 2 a to d are steps 5 and 5 of Figure 1, respectively.
7, 10, and 12, FIGS. 3a to 3d are diagrams for explaining the operations at each step in FIG. 1, and FIG. 4 is a flowchart of FIG. 1. FIG. 5 is a plan view showing a part of the wiring pattern created according to the method, and FIG. 5 is a diagram for explaining the problems of the prior art. L 1 , L 2 , L 11 , L 13 , ... L 45 ... Land, X 1X ,
W 2X ... temporary wiring pattern, W 10 , W 20 ... wiring pattern, A, B, C, D ... bending insertion pattern,
X, X 1 , X 2 , X 3 , X 4 ...Standard grid lines, Y, Y 1 ,
Y 2 , Y 3 , Y 4 , Y 5 ... Standard grid lines, y 1 , y 2 , y 3 ...
... Sub-grid line, G 1 ... Grid point, LW 1 ... Line width of refraction insertion pattern, LW 2 ... Line width of wiring pattern.

Claims (1)

【特許請求の範囲】 1 プリント板上の標準格子上に配設されたIC
ピン挿入用電極の隣接する2つの間に少なくとも
2本の配線パターンを通す方法であつて、 該配線パターンを直線させた場合少なくとも1
本の配線パターンが該ICピン挿入用電極の1つ
に接触する位置を配線パターン変換位置として認
識し、 該配線パターン変換位置において該直進させた
配線パターンが該ICピン挿入用電極上のいずれ
の位置で接触するかを判別し、 該少なくとも2本の配線パターンを該配線パタ
ーン変換位置を中心として少なくとも該ICピン
挿入用電極の直径に相当する長さだけ切断除去
し、そして 該判別に応じて予め設けられた屈折挿入パター
ンを該配線パターンの該切断除去した部分に挿入
し、 それにより該配線パターンが該ICピン挿入用
電極に接触することなく隣接する2つのICピン
挿入用電極の間を通つて布線されるようにするプ
リント板上の配線パターン作成方法。 2 該切断除去する配線パターンの長さを、該標
準格子の隣接する2つの間の距離に等しくする特
許請求の範囲第1項記載の配線パターン作成方
法。 3 該屈折挿入パターンの幅を該配線パターンの
各々の幅より狭くする特許請求の範囲第1項記載
の配線パターン作成方法。
[Claims] 1. IC arranged on a standard grid on a printed board
A method of passing at least two wiring patterns between two adjacent pin insertion electrodes, where at least one wiring pattern is passed in a straight line.
The position where the wiring pattern of the book contacts one of the IC pin insertion electrodes is recognized as the wiring pattern conversion position, and at the wiring pattern conversion position, the straightly advanced wiring pattern is connected to any one of the IC pin insertion electrodes. determining whether or not they make contact at the position, cutting and removing the at least two wiring patterns by a length corresponding to at least the diameter of the IC pin insertion electrode around the wiring pattern conversion position, and then, depending on the determination, A pre-prepared bending insertion pattern is inserted into the cut and removed portion of the wiring pattern, thereby allowing the wiring pattern to pass between two adjacent IC pin insertion electrodes without coming into contact with the IC pin insertion electrodes. A method for creating a wiring pattern on a printed board so that the wires can be routed through the board. 2. The wiring pattern creation method according to claim 1, wherein the length of the wiring pattern to be cut and removed is equal to the distance between two adjacent lines of the standard grid. 3. The wiring pattern creation method according to claim 1, wherein the width of the refraction insertion pattern is narrower than the width of each of the wiring patterns.
JP59215141A 1984-10-16 1984-10-16 Preparation of wire pattern on printed board Granted JPS6194395A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59215141A JPS6194395A (en) 1984-10-16 1984-10-16 Preparation of wire pattern on printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59215141A JPS6194395A (en) 1984-10-16 1984-10-16 Preparation of wire pattern on printed board

Publications (2)

Publication Number Publication Date
JPS6194395A JPS6194395A (en) 1986-05-13
JPH0245224B2 true JPH0245224B2 (en) 1990-10-08

Family

ID=16667369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59215141A Granted JPS6194395A (en) 1984-10-16 1984-10-16 Preparation of wire pattern on printed board

Country Status (1)

Country Link
JP (1) JPS6194395A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783542B2 (en) * 1988-03-17 1998-08-06 日立ソフトウェアエンジニアリング株式会社 Coordinate input method of graphic processing device
JPH01237881A (en) * 1988-03-18 1989-09-22 Fujitsu Ltd Automatic wiring processor

Also Published As

Publication number Publication date
JPS6194395A (en) 1986-05-13

Similar Documents

Publication Publication Date Title
KR900003832B1 (en) Wiring method of semiconductor integrated circuit device
KR100384805B1 (en) Semiconductor device, design method and recording media storing design program of the same
JPH05120373A (en) Design verifying device
JPH0245224B2 (en)
JPS63318141A (en) Semiconductor device
US7698679B2 (en) Method and apparatus for automatic routing yield optimization
JPH0644594B2 (en) Semiconductor integrated circuit
JP2529342B2 (en) Channel wiring method
EP0158222A2 (en) Semiconductor integrated circuit having multiple-layered connection
JP3088663B2 (en) Automatic wiring method for multilayer wiring
JP2927319B2 (en) Wiring information processing method
JPS5980957A (en) Semiconductor device
JP3133571B2 (en) Automatic layout method of semiconductor integrated circuit
JP2589097B2 (en) Printed wiring board
JPS6355783B2 (en)
JPH11312184A (en) CAD system and teardrop creation method
JPS60121756A (en) Semiconductor integrated circuit device
JPS60111443A (en) Semiconductor integrated circuit
JPS62241362A (en) Case for integrated circuit chip
JPH0227732A (en) Method for connecting work of low resistance wiring
JPH0431148B2 (en)
JPH01304583A (en) Wiring design method for integrated circuit
JPS6386492A (en) Automatic wiring of printed board
JPS63260150A (en) Integrated circuit layout design method
JPS6386493A (en) Automatic wiring of printed board