JPH0250644B2 - - Google Patents
Info
- Publication number
- JPH0250644B2 JPH0250644B2 JP20581684A JP20581684A JPH0250644B2 JP H0250644 B2 JPH0250644 B2 JP H0250644B2 JP 20581684 A JP20581684 A JP 20581684A JP 20581684 A JP20581684 A JP 20581684A JP H0250644 B2 JPH0250644 B2 JP H0250644B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- emitter
- base
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビジヨンチユーナー回路や、衛星
放送用室内用ユニツト等に用いることのできる集
積回路を用いた高周波増幅装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a high frequency amplification device using an integrated circuit that can be used in a television tuner circuit, an indoor unit for satellite broadcasting, and the like.
従来例の構成とその問題点
近年、シリコンバイポーラを用いた集積回路の
高周波化が進み1GHzに至るものまでが集積化可
能となつてきた。Conventional configurations and their problems In recent years, the frequency of integrated circuits using silicon bipolar has been increasing, and it has become possible to integrate circuits up to 1 GHz.
以下図面を参照しながら従来の高周波増幅装置
について説明する。第1図は従来の集積回路を用
いた高周波増幅装置を示すものである。図は、集
積回路チツプと、パツケージと、このチツプとパ
ツケージ間を結ぶボンデイングワイヤーにより構
成されている。図のICは7ピン構成となり、
各々のピンとパツケージの端子間には、ボンデイ
ングワイヤーにより構成されるワイヤーインダク
タンスが形成される。図では、これを等価回路と
してL1〜L7により表現している。ワイヤーイン
ダクタンスは、ワイヤーの細さ、距離にも左右さ
れるが、通常2.5nH〜5nH程度の値を示す。入力
信号は、入力端子INより与えられ、結合容量C1
を通つて端子に供給され、さらにワイヤーイン
ダクタンスL1を介して集積回路内の増幅用トラ
ンジスタQ1のベースに与えられる。トランジス
タQ1はエミツタがチツプ内アースに接続され、
チツプ内アースはワイヤーインダクタンスL2を
介して端子に接続され、さらに外部アースに接
続される。またトランジスタQ1のコレクタは負
荷抵抗R1を介してチツプ内の安定化電圧Vcpostラ
インに接続される。トランジスタQ1のコレクタ
より、増幅された信号は、ワイヤーインダクタン
スL3を介して端子より外部のフイルター回路
11を通して端子に供給され、ワイヤーインダ
クタンスL4を介して増幅用トランジスタQ2のベ
ースに供給される。トランジスタQ1のコレクタ
とトランジスタQ2のベース間は、高抵抗R2(通常
1KΩ以上)により直流的に接続されている。ト
ランジスタQ2のコレクタは負荷抵抗R6を介して
安定化電圧Vcpostラインに接続され、またワイヤ
ーインダクタンスL6を介して端子より結合容
量C3を介して外部に供給される。トランジスタ
Q2のエミツタは3方向に分けられ、一方はワイ
ヤーインダクタンスL5を介して端子より、共
振容量C2とダンピング抵抗R8を介して外部アー
スに接地される。また上記エミツタは抵抗R3を
介してチツプ内アースに接続され、さらに第3の
方向は抵抗R4とR5の分割電位をトランジスタQ1
のベースに供給できるように接続されており、ト
ランジスタQ1とQ2とが直流負帰還になるように
構成されている。チツプ内の安定化電圧Vcpostは、
トランジスタQ3と抵抗R9,R8からなるエミツタ
ホロアにより電流増幅され供給されるものであ
り、安定化電圧はトランジスタQ4のエミツタ・
ベースのツエナー特性を使用して得ている。トラ
ンジスタQ5〜Q7はダイオードとして使用してい
る。故にトランジスタQ4のツエナー電位より、
3ダイオード分だけ高い電位が低抵抗R8(200Ω
前後)を介してトランジスタQ3のベースに供給
されている。電源電圧Vcc(12V程度)は、端子
よりワイヤーインダクタンスL7を介して抵抗R8,
R7に供給されている。フイルター回路11の具
体例を第2図に示す。図では容量C11,C12とイン
ダクタンスL11によるハイパスフイルターを構成
しているが、これはローパスフイルターでも、バ
ンドパスフイルターでもよい。 A conventional high frequency amplification device will be described below with reference to the drawings. FIG. 1 shows a conventional high frequency amplification device using an integrated circuit. The figure shows an integrated circuit chip, a package, and bonding wires connecting the chip and the package. The IC in the figure has a 7-pin configuration,
A wire inductance made of bonding wire is formed between each pin and the terminal of the package. In the figure, this is expressed as an equivalent circuit by L1 to L7 . Wire inductance usually shows a value of about 2.5nH to 5nH, although it depends on the thinness of the wire and the distance. The input signal is given from the input terminal IN, and the coupling capacitance C 1
It is supplied to the terminal through wire inductance L 1 and then to the base of amplification transistor Q 1 in the integrated circuit. The emitter of transistor Q1 is connected to the ground inside the chip,
The internal chip ground is connected to the terminal via wire inductance L 2 and then to the external ground. The collector of transistor Q 1 is also connected to the stabilizing voltage V cpost line in the chip via a load resistor R 1 . The amplified signal is supplied from the collector of the transistor Q 1 to the terminal via the wire inductance L 3 through the external filter circuit 11, and is then supplied to the base of the amplification transistor Q 2 via the wire inductance L 4 . Ru. Between the collector of transistor Q 1 and the base of transistor Q 2 is a high resistance R 2 (usually
1KΩ or more) and are connected in a direct current manner. The collector of the transistor Q 2 is connected to the stabilizing voltage V cpost line via a load resistor R 6 and is also supplied to the outside via a wire inductance L 6 from the terminal via a coupling capacitor C 3 . transistor
The emitter of Q 2 is divided into three directions, one side is connected to the terminal via wire inductance L 5 , and the other is grounded to external earth via resonant capacitance C 2 and damping resistor R 8 . Furthermore, the above emitter is connected to the ground within the chip via a resistor R3 , and in the third direction, the divided potential of resistors R4 and R5 is connected to a transistor Q1.
The transistors Q 1 and Q 2 are configured to provide direct current negative feedback. The regulated voltage V cpost in the chip is
The current is amplified and supplied by the emitter follower consisting of transistor Q 3 and resistors R 9 and R 8 , and the stabilized voltage is supplied by the emitter follower of transistor Q 4 .
It is obtained by using the Zener characteristics of the base. Transistors Q5 to Q7 are used as diodes. Therefore, from the Zener potential of transistor Q4 ,
A potential higher than 3 diodes has a low resistance R 8 (200Ω
(before and after) is supplied to the base of transistor Q3 . The power supply voltage V cc (approximately 12V) is connected to the resistor R 8 from the terminal through the wire inductance L 7 ,
R7 is supplied. A specific example of the filter circuit 11 is shown in FIG. In the figure, a high-pass filter is configured by capacitors C 11 and C 12 and inductance L 11 , but this may be a low-pass filter or a band-pass filter.
このような構成により、入力端子INより出力
端子OUTまでの間で、800MHz〜1GHzの間で17
〜20dBの利得を得ている。ところで、第1図の
構成において、さらに、たとえば10dBの利得の
向上をはかりたい場合、第1図において各素子の
定数を変更するのみでは不可能であり、チツプ面
積(素子数)、電流を増加させないという制限下
では利得の向上がはかり難いという問題点があつ
た。 With this configuration, between the input terminal IN and the output terminal OUT, the frequency of 17
Gain of ~20dB is obtained. By the way, if you want to further improve the gain by, say, 10 dB in the configuration shown in Figure 1, it is not possible just by changing the constants of each element in Figure 1, and you will have to increase the chip area (number of elements) and current. There was a problem in that it was difficult to improve the gain under the restriction of not allowing the
発明の目的
本発明は上記従来の問題点を解消するもので、
電流、素子数を増加させることなしに、利得を向
上させる手段を提供するものである。Purpose of the invention The present invention solves the above-mentioned conventional problems.
This provides a means to improve gain without increasing current or number of elements.
発明の構成
本発明による高周波増幅装置は、エミツタ接地
型の第1の増幅回路と第2の増幅回路を直流電流
を共用できるように接続し、この第1の増幅回路
と第2の増幅回路の接続点に、この接続点を低イ
ンピーダンスにするためのフイルターを接続する
とともに、第2の増幅回路のベースには安定化電
圧源より、直流バイアス電位を供給して電源電圧
の変動に対する電圧変動を抑えられる構成にする
とともに、第1の増幅回路の出力端と第2増幅回
路の入力端とを所望の周波数を通過させるフイル
ター回路を介し結合するようにしたことを特徴と
するものであり、従来においてエミツタフオロア
ーとして作用するトランジスタを第2の増幅回路
として使用することにより、素子数、また電流を
増加させることなく利得の向上がはかれるもので
ある。Composition of the Invention A high frequency amplifier according to the present invention connects a first amplifier circuit and a second amplifier circuit of a grounded emitter type so that they can share a direct current. A filter is connected to the connection point to make this connection point low impedance, and a DC bias potential is supplied from a stabilized voltage source to the base of the second amplifier circuit to suppress voltage fluctuations due to fluctuations in the power supply voltage. The present invention is characterized in that the output terminal of the first amplifier circuit and the input terminal of the second amplifier circuit are coupled via a filter circuit that allows a desired frequency to pass through. By using a transistor that acts as an emitter follower as the second amplifier circuit, the gain can be improved without increasing the number of elements or the current.
実施例の説明
以下本発明の一実施例を第3図〜第5図を用い
て説明する。第3図は本発明の一実施例における
高周波増幅装置のブロツク図である。図において
1は第1の増幅回路で、入力端子INより入力さ
れる高周波信号を増幅するものである。2は第2
の増幅回路で、第1の増幅回路1の出力端よりフ
イルター回路3を介して入力された所望の周波数
の信号をさらに増幅するもので、第1図において
インピーダンス変換のためのエミツタフオロアと
して作用するトランジスタQ3を増幅用として共
用し、上記第1の増幅回路1とともに必要な利得
を得るようにしている。そして第2の増幅回路2
の出力端より高周波出力信号を得る。また、この
とき第2の増幅回路2のエミツタのインピーダン
スを下げて帰還がかからないようにするために、
上記エミツタにフイルター回路5を接続してい
る。4は安定化電圧源で、第2の増幅回路2のバ
イアス電圧を供給しており、電源電圧の変動にか
かわらず動作が安定化するようにしている。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 3 to 5. FIG. 3 is a block diagram of a high frequency amplification device in one embodiment of the present invention. In the figure, 1 is a first amplifier circuit, which amplifies a high frequency signal input from an input terminal IN. 2 is the second
This amplifier circuit further amplifies the signal of a desired frequency input from the output terminal of the first amplifier circuit 1 via the filter circuit 3, and in FIG. 1, the transistor acts as an emitter follower for impedance conversion. Q3 is commonly used for amplification, and together with the first amplifier circuit 1, a necessary gain is obtained. and second amplifier circuit 2
A high frequency output signal is obtained from the output end of the . Also, at this time, in order to lower the impedance of the emitter of the second amplifier circuit 2 and prevent feedback from occurring,
A filter circuit 5 is connected to the emitter. A stabilized voltage source 4 supplies a bias voltage to the second amplifier circuit 2, so that the operation is stabilized regardless of fluctuations in the power supply voltage.
第4図は、第3図の構成を具体回路により構成
したものである。 FIG. 4 shows a configuration of the configuration shown in FIG. 3 using a concrete circuit.
図は、8端子の集積回路にて構成した場合であ
り、パツケージ端子とチツプ間には、ボンデイン
グワイヤーにより構成されるワイヤーインダクタ
ンスL1〜L8が挿入され、それぞれ2.5〜5nHのイ
ンダクタンス値を有している。入力信号は、入力
端子INより結合容量C1を介して端子に供給さ
れ、ワイヤーインダクタンスL1を介して第1の
増幅器を構成するエミツタ接地型の第1のトラン
ジスタQ1のベースに供給される。トランジスタ
Q1のエミツタはチツプ内アースに接続され、チ
ツプ内アースはワイヤーインダクタンスL2を介
して端子に接続され、さらに外部アースに接続
される。トランジスタQ1のコレクタは負荷抵抗
R1を介して定電圧電源を供給するトランジスタ
Q3のエミツタに接続されている。また、トラン
ジスタQ1のコレクタは第2の増幅トランジスタ
Q2のベースに接続される。トランジスタQ2のコ
レクタは負荷抵抗R2を介して上記トランジスタ
Q3のエミツタに接続されている。トランジスタ
Q2のエミツタは3方向に分かれ、1つは、抵抗
R4を介して抵抗R5との分割電位をトランジスタ
Q1のベースに供給し、直流負帰還をかけている。
トランジスタQ2のエミツタの第2の方向は、抵
抗R3を介してチツプ内のアースに接続されてい
る。トランジスタQ2のエミツタの第3の方向は、
ワイヤーインダクタンスL3を介して共振容量C2
とダンピング抵抗R8を介して外部アースに接地
されている。第1の増幅器1で増幅された出力信
号は、トランジスタQ2のコレクタよりワイヤー
インダクタンスL4を介して端子より、所望の
信号を取り出すための外部のフイルター回路3を
通つた後に端子よりワイヤーインダクタンス
L5を介して第2の増幅器を構成するトランジス
タQ3のベースに接続される。トランジスタQ3の
ベースには、高抵抗R6を介して定電圧が与えら
れている。 The figure shows a case where the integrated circuit is configured with eight terminals. Wire inductances L 1 to L 8 made of bonding wires are inserted between the package terminals and the chip, each having an inductance value of 2.5 to 5 nH. are doing. The input signal is supplied from the input terminal IN to the terminal via the coupling capacitor C1 , and is supplied via the wire inductance L1 to the base of the first transistor Q1 of the common emitter type that constitutes the first amplifier. . transistor
The emitter of Q 1 is connected to the chip's internal ground, which is connected to the terminal via the wire inductance L 2 and then to the external ground. The collector of transistor Q 1 is a load resistor
Transistor supplying constant voltage power through R1
Connected to the emitter of Q3 . Also, the collector of transistor Q1 is connected to the second amplification transistor.
Connected to the base of Q2 . The collector of transistor Q 2 is connected to the above transistor through load resistor R 2 .
Connected to the emitter of Q3 . transistor
The emitter of Q 2 is divided into three directions, one is the resistance
Transistor divide potential with resistor R5 through R4
It is supplied to the base of Q1 , and negative DC feedback is applied.
The second direction of the emitter of transistor Q 2 is connected to ground within the chip via a resistor R 3 . The third direction of the emitter of transistor Q 2 is
Resonant capacitance C 2 through wire inductance L 3
and is grounded to external earth via damping resistor R8 . The output signal amplified by the first amplifier 1 is passed from the collector of the transistor Q 2 to the terminal via the wire inductance L 4 , passes through an external filter circuit 3 for extracting the desired signal, and then passes from the terminal to the wire inductance L 4 .
It is connected via L5 to the base of transistor Q3 , which constitutes the second amplifier. A constant voltage is applied to the base of the transistor Q3 via a high resistance R6 .
またトランジスタQ3のコレクタは負荷抵抗R7
を介して電源Vcc(+12V程度)ラインに接続され
ている。トランジスタQ3のベースが、直流的に
定電位で固定されることにより、トランジスタ
Q3のエミツタは直流的に定電位に固定される。
トランジスタQ3のエミツタは、第1の増幅器1
の負荷抵抗R1,R2に接続されているとともに、
ワイヤーインダクタンスL7を介して端子より
外部に設定されたフイルター回路5を介して接地
されることにより、所望の周波数に対して、トラ
ンジスタQ3のエミツタが低インピーダンスにな
るように設定されている。第5図A,Bにフイル
ター回路5の他の例を示している。トランジスタ
Q3のベースに与える定電圧は、抵抗R5とトラン
ジスタQ4〜Q7により構成される安定化電圧源4
にて作成しており、トランジスタQ4のエミツ
タ・ベース間のツエナー電圧を利用して、この電
位を、コレクタとベースを結合してダイオードと
して用いているトランジスタQ5〜Q7の3石によ
り増大せしめてトランジスタQ3のベースへ加え
ている。電源VCCからは抵抗R5を通してバイアス
が与えられている。この安定化電位を高抵抗R6
を介してトランジスタQ3のベースに供給してい
るわけである。出力信号はトランジスタQ3のコ
レクタよりワイヤーインダクタンスL8を介して
端子より外部の結合容量C3を介して出力され
る。 Also, the collector of transistor Q 3 is the load resistor R 7
It is connected to the power supply V cc (approximately +12V) line via. By fixing the base of transistor Q3 at a constant DC potential, the transistor
The emitter of Q 3 is fixed at a constant potential using direct current.
The emitter of transistor Q 3 is connected to the first amplifier 1
are connected to the load resistances R 1 and R 2 of
By being grounded via a filter circuit 5 set externally from the terminal via a wire inductance L7 , the emitter of the transistor Q3 is set to have a low impedance for a desired frequency. Other examples of the filter circuit 5 are shown in FIGS. 5A and 5B. transistor
The constant voltage applied to the base of Q 3 is provided by a stabilized voltage source 4 consisting of a resistor R 5 and transistors Q 4 to Q 7 .
Using the Zener voltage between the emitter and base of transistor Q4 , this potential is increased by three transistors Q5 to Q7 , whose collectors and bases are connected and used as diodes. At least it is added to the base of transistor Q3 . Bias is applied from the power supply V CC through resistor R5 . This stabilizing potential is connected to a high resistance R6
It is supplied to the base of transistor Q3 via. The output signal is output from the collector of the transistor Q 3 via the wire inductance L 8 and from the terminal via the external coupling capacitor C 3 .
このようにして構成した増幅回路は第1図の従
来例に比べて、第1図のトランジスタQ1とQ2に
流れる電流の総和、すなわち電流I3とI4の合計値
I1に対し、第4図のトランジスタQ1とQ2に流れ
る電流I3とI4の合計値を、第1図のI3+I4の合計
値以下に設定することができる。この場合、増幅
用として使用するトランジスタQ3にはI3+I4≒I1
の電流が流れるため、このトランジスタQ3にて
10dB以上の利得を確保することはきわめて容易
であり、第1の増幅回路1の利得と合わせて、従
来の装置と比較して十分な利得を得ることができ
る。 Compared to the conventional example shown in Fig. 1, the amplifier circuit configured in this way has a higher value than the sum of the currents flowing through the transistors Q 1 and Q 2 in Fig. 1, that is, the sum of the currents I 3 and I 4 .
With respect to I 1 , the total value of currents I 3 and I 4 flowing through transistors Q 1 and Q 2 in FIG. 4 can be set to be less than the total value of I 3 +I 4 in FIG. 1. In this case, the transistor Q 3 used for amplification has I 3 + I 4 ≒ I 1
Since a current flows through this transistor Q3 ,
It is extremely easy to secure a gain of 10 dB or more, and when combined with the gain of the first amplifier circuit 1, a sufficient gain can be obtained compared to conventional devices.
このようにして、構成された回路には従来例に
比べて電流、素子数を増加させることなしに利得
の向上、第3のトランジスタQ3の電流増加によ
る歪特性の向上をはかることができる。 In this way, it is possible to improve the gain of the constructed circuit without increasing the current or the number of elements compared to the conventional example, and to improve the distortion characteristics by increasing the current of the third transistor Q3 .
発明の効果
以上のように、本発明によれば、従来の回路に
おけるエミツタホロアトランジスタを増幅用トラ
ンジスタと共用することにより電流及び素子数を
増加させることなしに利得及び歪の特性を改善で
きるものである。Effects of the Invention As described above, according to the present invention, gain and distortion characteristics can be improved without increasing current and the number of elements by sharing an emitter follower transistor in a conventional circuit with an amplification transistor. It is something.
第1図は従来の高周波増幅装置の回路図、第2
図は第1図のフイルター回路の具体回路図、第3
図は本発明の一実施例における高周波増幅装置の
ブロツク図、第4図は第3図の具体回路図、第5
図はフイルター回路5の他の具体例を示す回路図
である。
1……第1の増幅回路、2……第2の増幅回
路、3,5……フイルター回路、4……安定化電
源。
Figure 1 is a circuit diagram of a conventional high frequency amplifier, Figure 2 is a circuit diagram of a conventional high frequency amplification device.
The figure is a specific circuit diagram of the filter circuit in Figure 1, and
The figure is a block diagram of a high frequency amplification device according to an embodiment of the present invention, FIG. 4 is a specific circuit diagram of FIG. 3, and FIG.
The figure is a circuit diagram showing another specific example of the filter circuit 5. 1... First amplifier circuit, 2... Second amplifier circuit, 3, 5... Filter circuit, 4... Stabilized power supply.
Claims (1)
1、第2の増幅回路を電流を共用できるように接
続し、この第1、第2の増幅回路の直流的交点と
大地間に所望の周波数に対して低インピーダンス
になるフイルターを挿入するとともに、上記第1
の増幅回路のコレクタ出力と第2の増幅回路のベ
ースの間を交流的に所望の周波数を通過させるフ
イルター回路を介して結合し交流信号のみを通過
させるとともに、上記第2の増幅回路を構成する
トランジスタのベースに定電圧回路より抵抗を介
して定電圧を供給するようにしたことを特徴とす
る高周波増幅装置。1. Connect the first and second amplifier circuits composed of grounded-emitter transistors so that they can share the current, and connect the DC intersection of the first and second amplifier circuits to the ground for a desired frequency. In addition to inserting a filter that provides low impedance, the first
The collector output of the amplifier circuit and the base of the second amplifier circuit are coupled via a filter circuit that allows a desired frequency to pass through in an alternating current manner, thereby passing only the alternating current signal, and forming the second amplifier circuit. A high frequency amplification device characterized in that a constant voltage is supplied to the base of a transistor from a constant voltage circuit via a resistor.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205816A JPS6184104A (en) | 1984-10-01 | 1984-10-01 | High frequency amplifier |
| GB08612724A GB2177274B (en) | 1984-10-01 | 1985-09-30 | Amplifier for high frequency signal |
| DE3590480A DE3590480C2 (en) | 1984-10-01 | 1985-09-30 | High-frequency amplifier for TV or satellite receivers |
| DE19853590480 DE3590480T1 (en) | 1984-10-01 | 1985-09-30 | |
| US06/878,874 US4764736A (en) | 1984-10-01 | 1985-09-30 | Amplifier for high frequency signal |
| PCT/JP1985/000541 WO1986002214A1 (en) | 1984-10-01 | 1985-09-30 | High-frequency amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205816A JPS6184104A (en) | 1984-10-01 | 1984-10-01 | High frequency amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184104A JPS6184104A (en) | 1986-04-28 |
| JPH0250644B2 true JPH0250644B2 (en) | 1990-11-05 |
Family
ID=16513171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205816A Granted JPS6184104A (en) | 1984-10-01 | 1984-10-01 | High frequency amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184104A (en) |
-
1984
- 1984-10-01 JP JP59205816A patent/JPS6184104A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6184104A (en) | 1986-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413399B1 (en) | Transistor amplifier stage | |
| DE69718741T2 (en) | Integrated oscillator and radio telephone using such an oscillator | |
| JPS614310A (en) | Level shifting circuit | |
| WO1986002214A1 (en) | High-frequency amplifier | |
| JP2573666B2 (en) | Unbalanced / balanced conversion circuit | |
| JPH0250644B2 (en) | ||
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH0239888B2 (en) | ||
| JPS6141444B2 (en) | ||
| JP3175779B2 (en) | Glass antenna | |
| JPH04369907A (en) | High frequency amplifier circuit | |
| JP4031032B2 (en) | Electronic integrated circuit device having means to compensate for undesired capacitance | |
| GB2349758A (en) | On-chip filtered voltage reference for an amplifier | |
| JPS6129203A (en) | Amplifier | |
| JPS60192406A (en) | High frequency amplifier | |
| JPH046256Y2 (en) | ||
| JPH0544841B2 (en) | ||
| JPH04115724A (en) | Booster amplifier for glass antenna | |
| JPS6246329Y2 (en) | ||
| JPS6325782Y2 (en) | ||
| JPS58161405A (en) | Frequency conversion circuit device | |
| JPS60157317A (en) | Negative capacity circuit | |
| JPS6167309A (en) | Bias circuit | |
| JPH07336166A (en) | High frequency amplifier | |
| JPS63164704A (en) | Monolithic microwave integrated circuit amplifier |