JPH0250651B2 - - Google Patents
Info
- Publication number
- JPH0250651B2 JPH0250651B2 JP23390185A JP23390185A JPH0250651B2 JP H0250651 B2 JPH0250651 B2 JP H0250651B2 JP 23390185 A JP23390185 A JP 23390185A JP 23390185 A JP23390185 A JP 23390185A JP H0250651 B2 JPH0250651 B2 JP H0250651B2
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- voltage
- pulse
- synchronization signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はパルス変換回路に関し、特に、同期
信号の極性を反転するようなパルス変換回路に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pulse conversion circuit, and particularly to a pulse conversion circuit that inverts the polarity of a synchronizing signal.
たとえば、放送電波を受信するテレビジヨン受
像機においては、受信信号から同期信号を取出し
て、その同期信号を用いて種々の映像処理を行な
つている。このような同期信号の極性は固定され
ていて、任意性がなかつた。しかしながら、最近
のテレビゲームやデイスプレイモニタなどにおい
ては、内部で独自の同期信号を作り出して、その
同期信号を用いて種々の信号処理を行なつてい
る。そして、このような同期信号の極性は確定さ
れていなくて、それぞれの装置に合つた極性の同
期信号を発生させている。したがつて、このよう
な極性の確定されていない同期信号の他の装置に
用いるには、必要な極性となるように変換回路を
設ける必要がある。
For example, in a television receiver that receives broadcast radio waves, a synchronization signal is extracted from the received signal, and the synchronization signal is used to perform various video processing. The polarity of such a synchronization signal was fixed and not arbitrary. However, in recent television games, display monitors, and the like, unique synchronization signals are generated internally, and the synchronization signals are used to perform various signal processing. The polarity of such a synchronization signal is not determined, and a synchronization signal with a polarity suitable for each device is generated. Therefore, in order to use such a synchronization signal of undetermined polarity in other devices, it is necessary to provide a conversion circuit to obtain the required polarity.
しかしながら、極性の確定されていない同期信
号を変換する変換回路をそれぞれの装置に取付け
ると汎用性がなく、機種の数が増加し、コスト的
にも高くなつてしまう。
However, if a conversion circuit for converting a synchronization signal whose polarity is not determined is attached to each device, there will be no versatility, the number of models will increase, and the cost will also increase.
それゆえに、この発明の主たる目的は、入力さ
れるパルス信号の極性の如何にかかわらず、同一
極性のパルス信号を導出し得るパルス変換回路を
提供することである。 Therefore, the main object of the present invention is to provide a pulse conversion circuit that can derive pulse signals of the same polarity regardless of the polarity of the input pulse signals.
この発明にかかるパルス変換回路は、パルス信
号の極性を極性反転手段によつて反転し、極性反
転手段の入力に与えられるパルス信号の極性に応
じた電圧を第1の電圧発生手段から発生するとと
もに、極性反転手段出力に応じた電圧を第2の電
圧発生手段から発生する。そして、第1および第
2の電圧発生手段のそれぞれの出力に応じてパル
ス切換手段を切換え、第1の極性に応じた電圧が
与えられたことに応じて極性反転手段の入力に与
えられるパルス信号を導出し、極性反転手段出力
に応じた電圧が与えられたことに応じて、極性反
転されたパルス信号を導出するように構成したも
のである。
The pulse conversion circuit according to the present invention inverts the polarity of the pulse signal by the polarity reversing means, generates a voltage from the first voltage generating means according to the polarity of the pulse signal applied to the input of the polarity reversing means, and , a voltage corresponding to the output of the polarity reversing means is generated from the second voltage generating means. Then, the pulse switching means is switched according to the respective outputs of the first and second voltage generating means, and a pulse signal is applied to the input of the polarity reversing means in response to application of a voltage according to the first polarity. The device is configured to derive a pulse signal whose polarity is inverted in response to application of a voltage corresponding to the output of the polarity inverting means.
この発明にかかるパルス変換回路は、パルス信
号の極性が第1の極性であれば極性の反転されて
いないパルス信号を導出し、第2の極性であれば
極性反転されたパルス信号を導出する。したがつ
て、入力されるパルス信号の極性如何にかかわら
ず同一極性のパルス信号を導出することができ
る。
The pulse conversion circuit according to the present invention derives a pulse signal whose polarity is not inverted if the polarity of the pulse signal is the first polarity, and derives a pulse signal whose polarity is inverted if the polarity of the pulse signal is the second polarity. Therefore, pulse signals of the same polarity can be derived regardless of the polarity of the input pulse signals.
第1図はこの発明の一実施例の電気回路図であ
り、第2図は第1図の動作を説明するための波形
図である。
FIG. 1 is an electrical circuit diagram of an embodiment of the present invention, and FIG. 2 is a waveform diagram for explaining the operation of FIG. 1.
この第1図に示すパルス変換回路は、入力端1
aに与えられた同期信号を波形整形する波形整形
回路1と、波形整形回路1で整形された同期信号
の極性を反転する極性反転回路2と、波形整形回
路1の出力の極性に応じた電圧を発生する第1の
電圧発生回路3aと、極性反転回路2の出力に応
じた電圧を発生する第2の電圧発生回路3bと、
入力端1aに与えられた同期信号の極性如何にか
かわらず負極性の同期信号を導出するパルス切換
回路4とを含む。 The pulse conversion circuit shown in FIG.
A waveform shaping circuit 1 that shapes the waveform of the synchronization signal given to a, a polarity inversion circuit 2 that inverts the polarity of the synchronization signal shaped by the waveform shaping circuit 1, and a voltage according to the polarity of the output of the waveform shaping circuit 1. a first voltage generation circuit 3a that generates a voltage, and a second voltage generation circuit 3b that generates a voltage according to the output of the polarity inversion circuit 2;
It includes a pulse switching circuit 4 that derives a negative polarity synchronization signal regardless of the polarity of the synchronization signal applied to the input terminal 1a.
まず、正極性の同期信号が入力端1aに与えら
れると、抵抗11とコンデンサ12とを介してト
ランジスタ13のベースに与えられる。トランジ
スタ13のベースには抵抗14と15とによつて
電源電圧+Vccが分圧されてバイアス電圧が与え
られている。トランジスタ13は、正極性の同期
信号が与えられたことによつて、負極性に反転さ
れた同期信号を、そのコレクタに接続されている
抵抗16の両端に発生させる。この負極性に反転
された同期信号は極性反転回路2に与えられ、抵
抗21とコンデンサ22とを介してトランジスタ
23のベースに与えられる。したがつて、トラン
ジスタ23のコレクタには、もとの正極性に反転
された同期信号が導出される。この正極性の同期
信号はパルス切換回路4に含まれるトランジスタ
44のベースに与えられる。 First, when a positive synchronization signal is applied to the input terminal 1a, it is applied to the base of the transistor 13 via the resistor 11 and the capacitor 12. A bias voltage is applied to the base of the transistor 13 by dividing the power supply voltage +Vcc by resistors 14 and 15. When the transistor 13 receives the positive synchronization signal, it generates a negative synchronization signal across the resistor 16 connected to its collector. This synchronizing signal inverted to negative polarity is applied to the polarity inverting circuit 2, and is applied to the base of the transistor 23 via the resistor 21 and the capacitor 22. Therefore, a synchronizing signal inverted to the original positive polarity is derived to the collector of the transistor 23. This positive synchronization signal is applied to the base of a transistor 44 included in the pulse switching circuit 4.
一方、波形整形回路1で波形整形されかつ極性
を反転された負極性同期信号は第1の電圧発生回
路3aに与えられる。そして、この負極性の同期
信号は抵抗31aを介してコンデンサ32aを充
電する。この負極性の同期信号は第2図aに示す
ように、ハイレベルの期間が長いため、コンデン
サ32aの両端に生じる電圧はハイレベルの電圧
VPになる。この電圧VPはパルス切換回路4に含
まれる抵抗41と逆流防止用ダイオード42を介
してトランジスタ43のベースに与えられる。し
たがつて、トランジスタ43は導通し、コレクタ
がローレベルになる。トランジスタ43のコレク
タはダイオード45を介してトランジスタ44の
ベースに接続されているため、このトランジスタ
44は非導通になる。 On the other hand, the negative polarity synchronization signal whose waveform has been shaped and whose polarity has been inverted by the waveform shaping circuit 1 is given to the first voltage generation circuit 3a. This negative synchronization signal charges the capacitor 32a via the resistor 31a. As shown in FIG. 2a, this negative polarity synchronization signal has a long high level period, so the voltage generated across the capacitor 32a is a high level voltage.
Become a V P. This voltage V P is applied to the base of a transistor 43 via a resistor 41 and a backflow prevention diode 42 included in the pulse switching circuit 4 . Therefore, transistor 43 becomes conductive and its collector becomes low level. Since the collector of transistor 43 is connected to the base of transistor 44 via diode 45, transistor 44 becomes non-conductive.
一方、第2の電圧発生回路3bは、極性反転回
路2から正極性のパルスが導出されると、前述の
第1の電圧発生回路3aと同様にして、抵抗31
bを介してコンデンサ32bを充電するため、第
2図bに示すようなローレベルの電圧VNを発生
する。しかしながら、前述のごとく、第1の電圧
発生回路3aからハイレベルの電圧VPが発生さ
れると、トランジスタ43が導通するため、第2
の電圧発生回路3bの出力は強制的に接地電位に
される。第2の電圧発生回路3bから発生された
接地電位の電圧は抵抗51およびダイオード52
を介してトランジスタ53のベースに与えられる
ため、このトランジスタ53は非導通となる。ト
ランジスタ53のコレクタは逆流防止用ダイオー
ド58を介してトランジスタ56のベースに与え
られる。 On the other hand, when a pulse of positive polarity is derived from the polarity inversion circuit 2, the second voltage generation circuit 3b operates through a resistor 31 in the same manner as the first voltage generation circuit 3a described above.
In order to charge the capacitor 32b through the capacitor 32b, a low level voltage VN as shown in FIG. 2b is generated. However, as described above, when the high-level voltage V P is generated from the first voltage generating circuit 3a, the transistor 43 becomes conductive, so the second voltage generating circuit 3a becomes conductive.
The output of the voltage generating circuit 3b is forced to the ground potential. The ground potential voltage generated from the second voltage generating circuit 3b is applied to a resistor 51 and a diode 52.
is applied to the base of the transistor 53 through the transistor 53, so the transistor 53 becomes non-conductive. The collector of transistor 53 is connected to the base of transistor 56 via a reverse current prevention diode 58.
入力端1aに正極性の同期信号が与えられる
と、第1の電圧発生回路3aは電圧VPを発生し
てトランジスタ43を導通させる。このとき、極
性反転回路2の出力端はトランジスタ43を介し
て接地されるので、第2の電圧発生回路3bはロ
ーレベルの電圧(接地電位)を発生するため、ト
ランジスタ53が非導通になる。したがつて、ト
ランジスタ56が導通して、負極性の同期信号が
発生される。 When a positive synchronization signal is applied to the input terminal 1a, the first voltage generating circuit 3a generates a voltage V P to make the transistor 43 conductive. At this time, since the output terminal of the polarity inverting circuit 2 is grounded via the transistor 43, the second voltage generating circuit 3b generates a low level voltage (ground potential), so that the transistor 53 becomes non-conductive. Therefore, transistor 56 becomes conductive and a negative synchronization signal is generated.
一方、入力端1aに負極性の同期信号が与えら
れると、第1の電圧発生回路3aは電圧VNを発
生するためトランジスタ43が非導通となり、ト
ランジスタ44が導通する。このとき、第2の電
圧発生回路3bは極性反転回路2の出力の負極性
の同期信号に基づいて、電圧VPを発生するため、
トランジスタ53が導通する。したがつて、トラ
ンジスタ56が非導通になる。前記トランジスタ
44が導通したことによつて、そのコレクタから
極性反転回路2の出力の負極性の同期信号を導出
する。 On the other hand, when a negative synchronization signal is applied to the input terminal 1a, the first voltage generating circuit 3a generates the voltage VN , so that the transistor 43 becomes non-conductive and the transistor 44 becomes conductive. At this time, since the second voltage generation circuit 3b generates the voltage V P based on the negative polarity synchronization signal output from the polarity inversion circuit 2,
Transistor 53 becomes conductive. Therefore, transistor 56 becomes non-conductive. When the transistor 44 becomes conductive, a negative polarity synchronization signal of the output of the polarity inverting circuit 2 is derived from its collector.
なお、上述の第1図に示した実施例では、正極
性または負極性の同期信号に基づいて、負極性の
同期信号を導出するようにしたが、逆に正極性の
同期信号を発生するように構成してもよい。 Note that in the embodiment shown in FIG. 1 described above, a synchronization signal of negative polarity is derived based on a synchronization signal of positive polarity or negative polarity, but it is possible to generate a synchronization signal of positive polarity conversely. It may be configured as follows.
以上のように、この発明によれば、入力された
同期信号の極性を判別し、必要とする極性の同期
信号であればそのまま導出し、極性が逆の同期信
号であれば、極性反転回路で反転された同期信号
を導出するようにしているため、入力された同期
信号の極性にかかわらず、極性の同じ同期信号を
得ることができる。
As described above, according to the present invention, the polarity of the input synchronization signal is determined, and if the synchronization signal has the required polarity, it is derived as is, and if the synchronization signal has the opposite polarity, the polarity inversion circuit is used. Since an inverted synchronization signal is derived, a synchronization signal with the same polarity can be obtained regardless of the polarity of the input synchronization signal.
第1図はこの発明の一実施例の具体的な電気回
路図である。第2図は第1図の動作を説明するた
めの波形図である。
図において、1は波形整形回路、2は極性反転
回路、3aは第1の電圧発生回路、3bは第2の
電圧発生回路、4はパルス切換回路、43,44
は第1のスイツチング手段を構成するトランジス
タ、53,55,56は第2のスイツチング手段
を構成するトランジスタを示す。
FIG. 1 is a specific electrical circuit diagram of one embodiment of the present invention. FIG. 2 is a waveform diagram for explaining the operation of FIG. 1. In the figure, 1 is a waveform shaping circuit, 2 is a polarity inversion circuit, 3a is a first voltage generation circuit, 3b is a second voltage generation circuit, 4 is a pulse switching circuit, 43, 44
indicates a transistor constituting the first switching means, and 53, 55, and 56 indicate transistors constituting the second switching means.
Claims (1)
同一極性のパルス信号として導出するパルス変換
回路であつて、 前記パルス信号の極性を反転する極性反転手
段、 前記極性反転手段の入力に与えられるパルス信
号の極性に応じた電圧を発生する第1の電圧発生
手段と、 前記極性反転手段出力の極性に応じた電圧を発
生する第2の電圧発生手段と、 前記第1の電圧発生手段から前記第1の極性に
応じた電圧が与えられたことに応じて、前記極性
反転手段の入力に与えられるパルス信号を導出
し、 前記第2の電圧発生手段から前記第2の極性に
応じた電圧が与えられたことに応じて、該極性反
転手段出力の極性反転されたパルス信号を導出す
るパルス切換え手段を備えた、パルス変換回路。 2 前記パルス切換え手段は、 前記第1の電圧発生手段から前記第1の極性に
応じた電圧が与えられたことに応じて、前記極性
反転手段の入力に与えられるパルス信号を導出す
る第1のスイツチング手段と、 前記第2の電圧発生手段から前記第2の極性に
応じた電圧が与えられたことに応じて、前記極性
反転手段出力の極性反転されたパルス信号を導出
する第2のスイツチング手段とを含む、特許請求
範囲第1項記載のパルス変換回路。[Scope of Claims] 1. A pulse conversion circuit that derives a pulse signal having a first or second polarity as a pulse signal of the same polarity, comprising: a polarity inversion means for inverting the polarity of the pulse signal; the polarity inversion means a first voltage generating means for generating a voltage according to the polarity of the pulse signal applied to the input of the second voltage generating means; a second voltage generating means for generating a voltage according to the polarity of the output of the polarity reversing means; Deriving a pulse signal to be applied to the input of the polarity reversing means in response to application of a voltage according to the first polarity from the voltage generating means, A pulse conversion circuit comprising pulse switching means for deriving a pulse signal whose polarity is inverted from an output of the polarity inverting means in response to application of a voltage corresponding to the polarity inverting means. 2. The pulse switching means derives a pulse signal to be applied to the input of the polarity reversing means in response to application of a voltage according to the first polarity from the first voltage generating means. switching means; a second switching means for deriving a pulse signal whose polarity is inverted from the output of the polarity reversing means in response to application of a voltage according to the second polarity from the second voltage generating means; The pulse conversion circuit according to claim 1, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23390185A JPS6192028A (en) | 1985-10-18 | 1985-10-18 | Pulse converting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23390185A JPS6192028A (en) | 1985-10-18 | 1985-10-18 | Pulse converting circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5566780A Division JPS56149868A (en) | 1980-04-23 | 1980-04-23 | Pulse conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6192028A JPS6192028A (en) | 1986-05-10 |
| JPH0250651B2 true JPH0250651B2 (en) | 1990-11-05 |
Family
ID=16962354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23390185A Granted JPS6192028A (en) | 1985-10-18 | 1985-10-18 | Pulse converting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192028A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117115U (en) * | 1987-01-21 | 1988-07-28 |
-
1985
- 1985-10-18 JP JP23390185A patent/JPS6192028A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6192028A (en) | 1986-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5493543A (en) | Capacitive charge pump driver circuit for piezoelectric alarm | |
| US4783604A (en) | Buffer circuit for outputting signals of different polarities | |
| JPS6155311B2 (en) | ||
| JPH0250651B2 (en) | ||
| JPS61198977A (en) | Synchronizing separating circuit | |
| JPS6322509B2 (en) | ||
| JPH08172346A (en) | Phase circuit and chrominance signal processing circuit using the phase circuit | |
| JP2699610B2 (en) | Synchronous signal separation circuit | |
| US3614473A (en) | Improved circuit for providing two monostable multivibrators | |
| JP3326305B2 (en) | Luminance signal processing circuit | |
| US4377740A (en) | Initializing circuit arrangement for a counter circuit | |
| KR900005139Y1 (en) | Pseudo-synchronous generating circuit | |
| JPH0638071A (en) | Pulse conversion circuit | |
| RU1800583C (en) | Phase discriminator | |
| RU1812619C (en) | Device for generation of delta-shaped signals | |
| SU1190497A2 (en) | Device for generating rectangular signal | |
| SU1483638A1 (en) | Voltage-to-time-interval converter | |
| SU1531194A1 (en) | Triangular voltage generator | |
| JPH02233014A (en) | Positive/negative signal generating circuit | |
| JPH02213219A (en) | Logic circuit having reset pulse generating function | |
| JPS6132849B2 (en) | ||
| JPS5826269U (en) | solid state television camera equipment | |
| JPS6372217A (en) | Control signal generating circuit | |
| JPH01152985A (en) | Drive/control circuit for dc motor | |
| JPH03240312A (en) | Delay circuit |