JPH025072B2 - - Google Patents
Info
- Publication number
- JPH025072B2 JPH025072B2 JP59114997A JP11499784A JPH025072B2 JP H025072 B2 JPH025072 B2 JP H025072B2 JP 59114997 A JP59114997 A JP 59114997A JP 11499784 A JP11499784 A JP 11499784A JP H025072 B2 JPH025072 B2 JP H025072B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- circuit
- signal
- image
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、受信中のテレビジヨン画像の一部に
他の番組の画像を表示するテレビジヨン受像機の
映像制御装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a video control device for a television receiver that displays images of other programs as part of the television image being received.
従来例の構成とその問題点
近年、一つの画像に他の画像をはめ込んで表示
するテレビジヨン受像機が発表されている。この
方式の考え方を以下に示す。Conventional configurations and their problems Recently, television receivers have been announced that display one image with another image inserted into it. The idea behind this method is shown below.
第1図は、はめ込み表示形のテレビジヨン受像
機の概念図であり、Aはテレビジヨン受像機、B
は親画像部、Cは他のテレビ画像を縮少して挿入
した子画像部である。 FIG. 1 is a conceptual diagram of an inset display type television receiver, where A is the television receiver and B is the television receiver.
C is a parent image portion, and C is a child image portion into which another TV image is reduced and inserted.
以下、図面を参照しながら従来例の映像制御装
置について説明する。 Hereinafter, a conventional video control device will be described with reference to the drawings.
第2図は、従来例の映像制御回路の構成図であ
る。 FIG. 2 is a block diagram of a conventional video control circuit.
図において、親画像用の映像信号()は、信
号処理回路()11、映像制御回路()12
及びD/A変換回路()13で処理され、挿入
回路31に供給される。又、子画像用の映像信号
()は、信号処理回路()21、D/A変換
回路()23及び映像制御回路()22で処
理されて挿入回路31に供給され、ここで親画像
信号に挿入され、陰極線管31に供給される。図
中の点線で囲んだ部分が子画像信号用の回路であ
る。 In the figure, the video signal for the parent image () is provided by a signal processing circuit () 11 and a video control circuit () 12.
and is processed by the D/A conversion circuit ( ) 13 and supplied to the insertion circuit 31. Further, the video signal for the child image () is processed by the signal processing circuit () 21, the D/A conversion circuit () 23, and the video control circuit () 22, and is supplied to the insertion circuit 31, where the parent image signal and is supplied to the cathode ray tube 31. The part surrounded by the dotted line in the figure is the circuit for the child image signal.
ここで、映像制御回路12と22はそれぞれデ
イジタルの制御信号()と直流電圧の制御信号
()で独立して制御している。この為、例えば、
親画像及び子画像の映像がユーザー調整で最大の
ところに設定され、親子画像共に同等の映像であ
るとすると、親画像の映像を小さい方に設定を変
えたとき、映像の制御が親子で独立している為、
親画像に対し、子画像だけが明るく光り、見にく
いものとなる。この様な時には、親画像に合せ
て、子画像の映像を適当なところに設定し直さな
ければならないという欠点を有していた。ここ
で、映像制御とは、信号振巾あるいは明るさの制
御を意味するものである。 Here, the video control circuits 12 and 22 are independently controlled by a digital control signal () and a DC voltage control signal (), respectively. For this reason, for example,
If the video of the parent image and child image is set to the maximum by the user adjustment, and the video of the parent and child images is equivalent, when the video of the parent image is changed to the smaller setting, the video control will be independent for the parent and child. Because we are
Compared to the parent image, only the child image shines brightly, making it difficult to see. In such a case, there is a drawback that the image of the child image must be reset to an appropriate location to match the parent image. Here, video control means control of signal amplitude or brightness.
発明の目的
本発明は、上記欠点を解消するものであり、親
子画像共に独立して好みの映像制御ができ、かつ
親画像の映像制御に対して適当な子画像の映像を
自動的に制御することができる映像制御回路を提
供することを目的とする。OBJECT OF THE INVENTION The present invention solves the above-mentioned drawbacks, and is capable of independently controlling the desired video for both parent and child images, and automatically controlling the video of the child image appropriate for the video control of the parent image. The purpose of this invention is to provide a video control circuit that can perform the following functions.
発明の構成
本発明による映像制御装置は、第1の映像信号
を制御する第1の映像制御回路と、その後に、こ
の制御した信号をD/A変換するD/A変換回路
と、この変換した第1の映像信号に第2の映像制
御回路で制御した第2の映像信号を挿入する挿入
回路とを設け、第1の映像制御回路の第1の制御
信号をD/A変換し、この信号を第2の映像制御
回路の第2の制御信号に重畳するD/A変換重畳
回路を設けたもので、第1,第2の映像信号を第
1,第2の制御信号で独立にかつ、第1の制御信
号で第1,第2の映像信号を同時に映像制御する
ことができるものである。Configuration of the Invention A video control device according to the present invention includes a first video control circuit that controls a first video signal, a D/A conversion circuit that converts the controlled signal into a D/A, and a D/A conversion circuit that performs D/A conversion of the controlled signal. An insertion circuit that inserts a second video signal controlled by a second video control circuit into the first video signal is provided, and the first control signal of the first video control circuit is D/A converted, and this signal is is provided with a D/A conversion superimposition circuit that superimposes the signal on the second control signal of the second video control circuit, and the first and second video signals are independently used as the first and second control signals, and The first control signal can simultaneously control the first and second video signals.
実施例の説明
以下、本発明の一実施例について、図面を参照
しながら説明する。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
第3図は本発明の一実施例における映像制御装
置の構成図である。第3図において、第2図中と
同じ名称及び番号のものは同じ動作をするもので
あるので、その説明を省略する。 FIG. 3 is a block diagram of a video control device according to an embodiment of the present invention. In FIG. 3, components having the same names and numbers as those in FIG. 2 perform the same operations, so their explanations will be omitted.
41は本装置において特徴とする、D/A変換
重畳回路である。映像制御回路12を制御する制
御信号()(親画像用)をこのD/A変換重畳
回路41にも供給して、制御信号()をD/A
変換し、ある割合で子画像用の制御信号()に
重畳する。この重畳された制御信号を、映像制御
回路()22に供給し、子画像用の映像信号
()を制御するように構成する。 41 is a D/A conversion superimposition circuit, which is a feature of this device. The control signal () (for parent image) that controls the video control circuit 12 is also supplied to this D/A conversion superimposition circuit 41, and the control signal () is converted into a D/A
It is converted and superimposed on the control signal () for the child image at a certain ratio. This superimposed control signal is supplied to the video control circuit ( ) 22 to control the video signal ( ) for the child image.
以上の様に構成された映像制御回路において
は、制御信号()及び()により、親画像用
と子画像用の映像信号を独立して制御でき、か
つ、制御信号()に連動して、ある比率で子画
面像の映像信号()も制御することができる。 In the video control circuit configured as described above, the video signals for the parent image and the child image can be controlled independently by the control signals () and (), and in conjunction with the control signal (), It is also possible to control the video signal ( ) of the small screen image at a certain ratio.
第4図に、第3図のD/A変換重畳回路41の
一実施例における一具体回路例を示す。図におい
て、第4図中と同じ名称、同じ番号のものは同じ
動作をするものであり、その説明を省略する。制
御信号()を、パルス幅変調出力型のD/A変
換器51でデイジタルデータからD/A変換し、
更にパルス幅変調し、その出力を、プルアツプ抵
抗61と、積分用抵抗62とコンデンサー63で
抵抗64,65の交点に供給し、制御信号()
をある比率で重畳する。 FIG. 4 shows a specific circuit example of one embodiment of the D/A conversion/superimposition circuit 41 shown in FIG. 3. In the figure, components having the same names and numbers as in FIG. 4 perform the same operations, and their explanations will be omitted. D/A converting the control signal () from digital data using a pulse width modulation output type D/A converter 51;
Furthermore, the pulse width is modulated, and the output is supplied to the intersection of resistors 64 and 65 using a pull-up resistor 61, an integrating resistor 62, and a capacitor 63, and the control signal ()
are superimposed at a certain ratio.
制御信号()は、抵抗64,65、可変抵抗
66でVccを抵抗分圧した電圧であり、この電圧
と前記の制御信号()の重畳した電圧が、可変
抵抗66の可動片を介して22の映像制御回路
()を制御する。 The control signal ( ) is a voltage obtained by resistively dividing Vcc by resistors 64 and 65 and a variable resistor 66 , and the voltage obtained by superimposing this voltage and the control signal ( ) above is applied to 22 Controls the video control circuit ().
発明の効果
以上のように本発明によれば、親画像用の制御
信号()をD/A変換し、子画像用の制御信号
に重畳することにより、親子画面の信号の振幅あ
るいは明るさを、独立して好みの状態に設定する
ことができ、かつ、親画面の設定に応じて、適当
な子画面の振幅あるいは、明るさを連動して制御
することができ、わずらわしい親子画面の設定を
なくすることができるという効果が得られ、また
第4図に示した構成からも明らかなように親画像
の映像制御はデイジタル制御信号で行ない、この
デイジタル制御信号をD/A変換したものを、子
画像のアナログの制御信号に重畳して子画像の映
像制御を行うようにして主である親画像の制御時
にのみ子画像が自動的に制御され、子画像の制御
時には親画像は制御されないので、一度親画像に
合せた好みの子画像の設定にするだけで主である
親画像の制御に追従した子画像が常に得られるも
のである。Effects of the Invention As described above, according to the present invention, by D/A converting the control signal for the parent image () and superimposing it on the control signal for the child image, the amplitude or brightness of the signal for the parent and child screens can be adjusted. , can be set independently to the desired state, and can control the appropriate amplitude or brightness of the child screen in conjunction with the settings of the parent screen, eliminating the troublesome settings of parent and child screens. Furthermore, as is clear from the configuration shown in FIG. The video control of the child image is performed by superimposing it on the analog control signal of the child image, so that the child image is automatically controlled only when the main parent image is controlled, and the parent image is not controlled when the child image is controlled. By simply setting the desired child image to match the parent image, a child image that follows the control of the main parent image can always be obtained.
第1図ははめ込み表示形のテレビジヨン受像機
の概念を示す正面図、第2図は従来例映像制御装
置のブロツク図、第3図は本発明の一実施例にお
ける映像制御装置のブロツク図、第4図は同実施
例に用いられるD/A変換重畳回路の一具体回路
例を示す回路図である。
12…映像制御回路()、13…D/A変換
回路、31…挿入回路、22…映像制御回路
()、41…D/A変換重畳回路。
FIG. 1 is a front view showing the concept of a built-in display type television receiver, FIG. 2 is a block diagram of a conventional video control device, and FIG. 3 is a block diagram of a video control device according to an embodiment of the present invention. FIG. 4 is a circuit diagram showing a specific circuit example of the D/A conversion and superimposition circuit used in the same embodiment. 12... Video control circuit (), 13... D/A conversion circuit, 31... Insertion circuit, 22... Video control circuit (), 41... D/A conversion superimposition circuit.
Claims (1)
第1の映像制御回路と、この制御した信号をD/
A変換するD/A変換回路と、D/A変換した第
1の映像信号に第2映像制御回路で制御した第2
の映像信号を子画像として挿入する挿入回路とを
設けるとともに、前記第1の映像制御回路の第1
の制御信号をD/A変換し、この信号を前記第2
の映像制御回路の第2の制御信号に重畳するD/
A変換重畳回路を設け、前記第1の制御信号で前
記第1、第2の映像信号を同時に映像制御するよ
うに構成したことを特徴とする映像制御装置。 2 D/A変換重畳回路が、パルス幅変調出力型
のD/A変換器と、その出力を積分する積分回路
よりなる特許請求の範囲第1項記載の映像制御装
置。[Scope of Claims] 1. A first video control circuit that controls a first video signal forming a parent image, and a D/
A D/A conversion circuit that performs A conversion, and a second video signal that is controlled by a second video control circuit for the first video signal that has been D/A converted.
an insertion circuit for inserting the video signal of the first image as a child image, and a first video signal of the first video control circuit.
D/A converts the control signal of the
D/ to be superimposed on the second control signal of the video control circuit of
1. A video control device, comprising: an A conversion superimposition circuit, and configured to simultaneously control the first and second video signals using the first control signal. 2. The video control device according to claim 1, wherein the D/A conversion superimposition circuit comprises a pulse width modulation output type D/A converter and an integrating circuit that integrates the output thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59114997A JPS60257682A (en) | 1984-06-04 | 1984-06-04 | Video controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59114997A JPS60257682A (en) | 1984-06-04 | 1984-06-04 | Video controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60257682A JPS60257682A (en) | 1985-12-19 |
| JPH025072B2 true JPH025072B2 (en) | 1990-01-31 |
Family
ID=14651744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59114997A Granted JPS60257682A (en) | 1984-06-04 | 1984-06-04 | Video controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257682A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590372U (en) * | 1991-10-09 | 1993-12-10 | サンコール株式会社 | Spring probe |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036378U (en) * | 1989-06-07 | 1991-01-22 | ||
| EP0621729B1 (en) * | 1993-04-22 | 1998-02-25 | Siemens Aktiengesellschaft | Device for display of a first picture in a second picture on a screen |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4451840A (en) * | 1981-11-25 | 1984-05-29 | Rca Corporation | Picture control for television receiver on-screen display |
-
1984
- 1984-06-04 JP JP59114997A patent/JPS60257682A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590372U (en) * | 1991-10-09 | 1993-12-10 | サンコール株式会社 | Spring probe |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60257682A (en) | 1985-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396293A (en) | Filter circuit with bandwidth varied as a function of bit error rate and luminance level | |
| TW351901B (en) | Signal swap apparatus for a television receiver having an HDTV main picture signal processor and an NTSC Pix-in-Pix signal processor | |
| GB2245786A (en) | Channel sampling system | |
| CA2012241C (en) | Audio switching for an audio/video system having s-video capability | |
| JP3494555B2 (en) | Display device and display method | |
| RU2107405C1 (en) | Color tv set | |
| JPH05241523A (en) | Picture display device | |
| JPH025072B2 (en) | ||
| KR100228733B1 (en) | How to control video / audio mode of video / audio output device | |
| JPH06101805B2 (en) | Video signal processor | |
| JP3154335B2 (en) | Image quality control device | |
| US4503464A (en) | Gamma correction circuit for television | |
| JPH02177787A (en) | Satellite receiver and its television signal processing circuit | |
| JP2607724Y2 (en) | Dual screen circuit with black level setting function | |
| JPH0215424Y2 (en) | ||
| JPH036072Y2 (en) | ||
| JPH0334275B2 (en) | ||
| JP2573557B2 (en) | Monitor receiver | |
| JPH0139019Y2 (en) | ||
| JP2550995Y2 (en) | MUSE signal input level control circuit | |
| JPH0617391Y2 (en) | Television receiver | |
| JP2600075Y2 (en) | Video signal level indicator | |
| JPH01236783A (en) | Television receiver | |
| JPS6017272B2 (en) | television receiver | |
| JPS6199489A (en) | Television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |