JPH025078B2 - - Google Patents
Info
- Publication number
- JPH025078B2 JPH025078B2 JP5703683A JP5703683A JPH025078B2 JP H025078 B2 JPH025078 B2 JP H025078B2 JP 5703683 A JP5703683 A JP 5703683A JP 5703683 A JP5703683 A JP 5703683A JP H025078 B2 JPH025078 B2 JP H025078B2
- Authority
- JP
- Japan
- Prior art keywords
- highway
- address
- storage area
- memory
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/446—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency
- H04Q1/448—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency with conversion of a single frequency signal into a digital signal
- H04Q1/4485—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies using one signalling frequency with conversion of a single frequency signal into a digital signal which is transmitted in digital form
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Devices For Supply Of Signal Current (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は交換機のトーン発生機能に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a tone generation function of an exchange.
(2) 従来技術とその問題点
デジタル交換機の交換機能を行うハイウエイス
イツチは、通常メモリを用いて読出しの順序を制
御している。図1は、片方向からのチヤンネル
A1の入力音をチヤンネA2に出力する通話バスに
ついて図示したものである。今チヤンネルA1,
A2の送信信号が通話路メモリ1の1番地,2番
地にそれぞれ記憶されているものとする。これを
読出す際、通話路メモリ1のアドレスを与えるア
ドレスメモリ2の内容を#2,#1の順に記録し
ておくと、まず始めに通話路メモリ1の2番地の
内容が読出されるので、受けハイウエイ上ではチ
ヤンネルA2,A1の順に信号の順序が変更される。
これが最も基本的な交換の原理である。(2) Prior art and its problems A highway switch that performs the switching function of a digital exchange usually uses memory to control the read order. Figure 1 shows the channel from one direction.
This is a diagram illustrating a speech bus that outputs the input sound of A1 to channel A2 . Now channel A 1 ,
It is assumed that the transmission signal of A2 is stored at addresses 1 and 2 of the communication path memory 1, respectively. When reading this, if you record the contents of address memory 2 that gives the address of communication path memory 1 in the order of #2 and #1, the contents of address 2 of communication path memory 1 will be read first. , the order of signals on the receiving highway is changed in the order of channels A 2 and A 1 .
This is the most basic principle of exchange.
さて、交換機では、発信音,リングバツクトー
ン、その他の各種トーンが資源として用意されて
いる。さらに、高度な機能の可聴表示としてトー
ンの断続が種々用意されている。通常の断続を与
えるのに、従来はトーン発振回路13,14に断
続回路9,10,11を設けてシステムに入力し
ていた。また、図2において、3,4は電話機、
5はハイブリツド回路(H)、6,12はアナログ・
デジタル変換回路(A/D)、7はデジタル・ア
ナログ変換回路(D/A)、8はハイウエイスイ
ツチ(HWS)である。図2において、電話機3
がトーン1を聞く場合の信号経路は、矢印のよう
に〔13→9→12→送りハイウエイ→ハイウエイ・
スイツチ8→受けハイウエイ→7→5→3〕であ
る。 Now, in the exchange, dial tones, ringback tones, and various other tones are prepared as resources. Additionally, various tone breaks are provided as audible indications of advanced features. Conventionally, to provide normal intermittent, intermittent circuits 9, 10, and 11 were provided in the tone oscillation circuits 13 and 14 to input to the system. In addition, in FIG. 2, 3 and 4 are telephones;
5 is a hybrid circuit (H), 6 and 12 are analog circuits.
A digital conversion circuit (A/D), 7 a digital/analog conversion circuit (D/A), and 8 a highway switch (HWS). In FIG. 2, telephone 3
When listening to tone 1, the signal path is as shown by the arrow [13 → 9 → 12 → sending highway → highway
switch 8 → receiving highway → 7 → 5 → 3].
このような構成は最もわかりやすいが、次のよ
うな欠点がある。 Although this configuration is the easiest to understand, it has the following drawbacks.
1 断続パターンがハードウエアによつて固定さ
れる。1 Intermittent pattern is fixed by hardware.
2 同一音源でも断続パターンが異なるとそれぞ
れA/D機能を付加しなければならない。2. Even if the sound source is the same, if the intermittent patterns are different, an A/D function must be added for each.
以上のように1では機能上、2ではコスト上の
欠点がある。 As mentioned above, the method 1 has drawbacks in terms of functionality, and the method 2 has drawbacks in terms of cost.
(3) 発明の目的
本発明は、マイクロプロセツサを用いて断続パ
ターンをハイウエイスイツチ回路の工夫により作
り出すことにより、ハードウエアを容易にしコス
トを下げることのできるハイウエイを用いる交換
機におけるトーン断続方式を提供するものであ
る。(3) Purpose of the Invention The present invention provides a tone intermittent system in a highway switching system that can simplify hardware and reduce costs by creating an intermittent pattern using a microprocessor by devising a highway switch circuit. It is something to do.
(4) 発明の構成
この目的を達成するために、本発明によるハイ
ウエイを用いる交換機におけるトーン断続方式
は、送りハイウエイに接続されたハイウエイ通話
メモリのチヤネル対応の複数の記憶領域には該送
りハイウエイからのデジタル化された複数のチヤ
ネルの音声周波信号が予め定めた順序で記憶さ
れ、
ハイウエイアドレスメモリに記憶されたアドレ
スの内容により指定された順序で該ハイウエイ通
話メモリから前記複数の音声周波信号を受けハイ
ウエイに送出することにより、
前記送りハイウエイの複数のチヤネルを前記受
けハイウエイの複数のチヤネルに適宜に交換接続
するように制御される交換機において、
前記ハイウエイ通話メモリ内の前記複数の記憶
領域のうちの一つの記憶領域には前記送りハイウ
エイの一つのチヤネルからの可聴周波の連続トー
ンをデジタル化した信号が記憶されるとともに他
の特定の記憶領域に無音を指定するデジタル符号
を記憶させ、前記一つの記憶領域に該当する前記
送りハイウエイ上のチヤネルに交換接続された前
記受けハイウエイ上のチヤネルに対して前記ハイ
ウエイアドレスメモリが前記一つの記憶領域と前
記特定の記憶領域とを交互に指定して読み出して
前記可聴周波の断続トーンを送出するようにした
ことを特徴とする構成を有している。(4) Structure of the Invention In order to achieve this object, the tone intermittent method in an exchange using a highway according to the present invention has a plurality of storage areas corresponding to channels of a highway call memory connected to a sending highway. digitized audio frequency signals of a plurality of channels are stored in a predetermined order, and the plurality of audio frequency signals are received from the highway call memory in an order specified by the contents of the addresses stored in the highway address memory. In an exchange controlled to appropriately switch and connect a plurality of channels of the sending highway to a plurality of channels of the receiving highway by sending to a highway, One storage area stores a signal obtained by digitizing a continuous tone of an audio frequency from one channel of the sending highway, and another specific storage area stores a digital code specifying silence; The highway address memory alternately designates and reads the one storage area and the specific storage area for a channel on the receiving highway that is exchange-connected to a channel on the sending highway corresponding to the storage area. The present invention has a configuration characterized in that the audio frequency intermittent tone is transmitted.
以下本発明を詳細に説明する。 The present invention will be explained in detail below.
図3は本発明の実施例であつて、1は通話メモ
リ、2はアドレスメモリ、15は制御回路
(CTL)、16は中央処理装置(CPU)である。
この実施例において、送りハイウエイで多重化さ
れている2つの送話信号は、通話路メモリ1の
1,2番地に記憶される。この通話路メモリ1の
3番地には、無音に相当するコード00が予め記憶
されている。アドレスメモリ2は制御回路15に
よつて書き込まれるが、初めは1番地,2番地に
#2,#1がそれぞれ書かれている。この状態に
おいては、図1のようにチヤンネルA2,A1の順
に受けハイウエイ上に送話信号が出てくる。この
時、制御回路15がアドレスメモリ2の1番地の
内容を無音を示す#3が書き換えると、その時は
受けハイウエイ上には無音、チヤンネルA1の順
に出力が現われる。すなわちチヤンネルA2が無
音に変更されたことになる。再びアドレスメモリ
2の1番地を#2に書き換えれば、もとの状態に
もどる。このように制御することを可能にするに
は、制御回路15は中央処理装置16より図4の
ような情報を受け取ればよい。 FIG. 3 shows an embodiment of the present invention, in which 1 is a call memory, 2 is an address memory, 15 is a control circuit (CTL), and 16 is a central processing unit (CPU).
In this embodiment, the two transmission signals multiplexed on the transmission highway are stored at addresses 1 and 2 of the communication path memory 1. At address 3 of this communication path memory 1, a code 00 corresponding to silence is stored in advance. The address memory 2 is written by the control circuit 15, and initially #2 and #1 are written at addresses 1 and 2, respectively. In this state, as shown in FIG. 1, transmission signals are output on the receiving highway in the order of channels A 2 and A 1 . At this time, when the control circuit 15 rewrites the contents of address 1 of the address memory 2 to #3 indicating silence, outputs appear on the receiving highway in the order of silence and channel A1 . In other words, channel A 2 has been changed to silence. If address 1 of address memory 2 is rewritten to #2, the original state will be restored. To enable such control, the control circuit 15 only needs to receive information as shown in FIG. 4 from the central processing unit 16.
制御信号15は、で指定されたアドレスメモ
リの番地にの内容を書き込むが、で示される
断続パターンの情報に従い、予め定められた周期
での内容と無音の記憶アドレスとを書き換え
る。 The control signal 15 writes the contents to the address memory address specified by , but rewrites the contents and the silent storage address at a predetermined cycle according to the information of the intermittent pattern shown by .
図6は本発明の他の実施例となる。この実施例
において、制御回路15は中央処理装置16より
図5のフオーマツトのデータを受信すると、アド
レスメモリ2―1,2―2,2―3ので指定さ
れたアドレスにそれぞれ B1 メモリ2―1用ラ
イトデータ、 B1 メモリ2―2用ライトデータ
及び断続パターン情報を(同時に)書込む。ハ
イウエイ通話路メモリ1からの音声周波信号の読
出し順序を記憶するアドレスメモリ2―1,2―
2及び2―3は常時同時に読出され、この時アド
レスメモリ2―3にて指定される情報に従つてス
イツチ17がアドレスメモリ2―1かアドレスメ
モリ2―2かを選択する。スイツチ17をスイツ
チ制御回路18によりスイツチングするパターン
は、トーンの断続パターンと同じである。 FIG. 6 shows another embodiment of the present invention. In this embodiment, when the control circuit 15 receives data in the format shown in FIG . write data for B1 memory 2-2, and intermittent pattern information (at the same time). Address memories 2-1, 2- that store the readout order of audio frequency signals from the highway channel memory 1
2 and 2-3 are always read out at the same time, and at this time the switch 17 selects either the address memory 2-1 or the address memory 2-2 according to the information specified in the address memory 2-3. The pattern in which the switch 17 is switched by the switch control circuit 18 is the same as the tone intermittent pattern.
図7は図3の実施例において、チヤンネルA1
の受話器にチヤンネルA2で指定されるトーンを
10:5の割合で断続する時の動作フローの1例で
ある。 FIG. 7 shows channel A 1 in the embodiment of FIG.
the tone specified by channel A 2 to the handset of
This is an example of an operation flow when intermittent operation is performed at a ratio of 10:5.
また、図8は図6の実施例における動作フロー
の1例である。 Further, FIG. 8 is an example of an operation flow in the embodiment of FIG. 6.
以下、図7と図8に示された動作について詳細
に説明する。 The operations shown in FIGS. 7 and 8 will be described in detail below.
図7は、図3の実施例において、チヤンネル
A1の受話器にチヤンネルA2で指定されるトーン
を10:5の割合で断続する時の動作フローを示
す。701接続要求が発生すると、702中央処
理装置16は、図4で示されるフオーマツトに従
い、制御回路15にデータを送出する。703制
御回路15は、受信したデータを管理バツフアに
一旦収容した後、予め定められた順序で、管理バ
ツフアのデータ分析を行う。 FIG. 7 shows the channel in the embodiment of FIG.
This figure shows the operation flow when the tone specified by channel A 2 is intermittent at a ratio of 10:5 to the handset of A 1 . When a 701 connection request occurs, the 702 central processing unit 16 sends data to the control circuit 15 in accordance with the format shown in FIG. 703 control circuit 15 once stores the received data in the management buffer, and then analyzes the data in the management buffer in a predetermined order.
704アドレスメモリ2の1番地に対応するチ
ヤンネル用のバツフアを分析するタイミングにな
つた時に、705まず接続形態を指示する断続パ
ターンの分析を行う。706断続パターン情報と
して受信したデータは“01”であり、これは、予
め10:5の割で断続するビジートーン接続である
ことが定められている。708従つて:制御回路
15は、トーンの送出時間を定めるためのソフト
ウエアカウンタを“10”にセツトした後、709
チヤンネルA1に対応するアドレスメモリ2の1
番地に、送出すべきトーンの音源であるチヤンネ
ルA2に対応する通話路メモリ1のアドレスであ
る#2を書き込む。その後、ソフトウエアカウン
タを、712予め定められたデイレ毎に、710
デイクリメントし、711カウント値が0になる
と、713トーンの送出停止時間を定めるため
に、ソフトウエアカウンタを5にセツトする。本
発明においては、トーン送出停止は、通話路メモ
リ1に予め記憶された無音を表わすコードを送出
することであるので、アドレスメモリ2の1番地
には、前記#2にかえて、714無音コードのた
めの特定アドレス#3を書き込む。715カウン
タ値を1デイクリメントし、716カウンタ値が
“0”でなければ、717予め定められたデイレ
イを確保し、715またカウンタ値を1デイクリ
メントし、716カウンタ値が“0”となれば、
704接続形態に変更が発生したか否か再度バツ
フア分析を行いにゆく。705〜706断続パタ
ーンに変更がない限り、708〜716前記同様
の動作を繰り返す。 704 When the timing for analyzing the channel buffer corresponding to address 1 of address memory 2 comes, 705 first analyzes the intermittent pattern indicating the connection form. The data received as the 706 intermittent pattern information is "01", which is predetermined to be a busy tone connection that is intermittent at a ratio of 10:5. 708 Therefore: After setting the software counter for determining the tone sending time to "10", the control circuit 15 performs 709
1 of address memory 2 corresponding to channel A 1
Write #2, which is the address of the communication path memory 1 corresponding to channel A 2 , which is the source of the tone to be sent, into the address. Thereafter, the software counter is updated 712 at every 712 predetermined date.
When the 711 count value becomes 0, the software counter is set to 5 in order to determine the time to stop transmitting the 713 tone. In the present invention, to stop tone transmission is to transmit a code representing silence stored in advance in the channel memory 1. Therefore, the 714 silence code is stored at address 1 of the address memory 2 instead of #2. Write specific address #3 for. 715 The counter value is incremented by one day, and if the 716 counter value is not "0", 717 secures a predetermined delay, and 715 the counter value is incremented by one day, and 716 if the counter value becomes "0". ,
Buffer analysis is performed again to determine whether a change has occurred in the 704 connection configuration. 705-706 Unless there is a change in the intermittent pattern, operations 708-716 are repeated.
以上のように、アドレスメモリ2の各アドレス
毎に、制御回路15が通話路メモリ1の任意のア
ドレスと、無音の為の特定アドレスとを、予め定
められたインターバルで交互に書き換えることに
よりトーンの断続を実現することができる。 As described above, for each address in the address memory 2, the control circuit 15 alternately rewrites an arbitrary address in the channel memory 1 and a specific address for silence at predetermined intervals, thereby changing the tone. It is possible to realize discontinuity.
図8は、本発明の他の実施例である図6の動作
フローの1例である。801今、チヤンネルA1
の受話器に、チヤンネルA2で指定されるトーン
を10:5の割合で断続するビジートーン接続の要
求が発生すると、802中央処理装置16は、制
御回路15に図5で示されるフオーマツトに従つ
て, B1 , B2 ,に対応する(01,02,03,
01)のデータを送出する。 FIG. 8 is an example of the operation flow of FIG. 6, which is another embodiment of the present invention. 801 now, channel A 1
When a request for a busy tone connection in which the tone specified by channel A 2 is intermittent at a ratio of 10:5 is generated in the receiver of the 802, the central processing unit 16 of the 802 causes the control circuit 15 to perform the following in accordance with the format shown in FIG. Corresponding to B 1 , B 2 , (01, 02, 03,
01) data is sent.
803制御回路15は、受信データのうちに
指定されるアドレス用のデータ受信フラグをセツ
トし、804同アドレス用に予め割当てられてい
るバツフアに B1 〜のデータを記録する。制
御回路15は、その後受信フラグのスキヤンを行
い、805アドレス01用フラグをチエツクした時
リセツトされていれば、806次のアドレス02
用のフラグチエツクを行う。805今アドレス0
1用フラグがセツトされているので、807制御
回路15はバツフアより B1 〜のデータをチ
エツクし、808アドレスメモリ2―1の1番地
に B1 のデータを書込み、810更にアドレス
メモリ2―3の1番地にのデータを書き込む。
811制御回路15は、前記書き込み動作完了後
アドレス01用のデータ受信フラグをリセツトす
る。その後は、受信フラグのスキヤンを行いなが
ら新規の接続要求に対し待機する。 The 803 control circuit 15 sets a data reception flag for the address specified in the received data, and records the data from B 1 to 804 in a buffer allocated in advance for the same address. The control circuit 15 then scans the reception flag, and if the flag for 805 address 01 has been reset when it is checked, it will scan the 806 next address 02.
Perform a flag check for 805 Current address 0
Since the flag for 1 is set, the 807 control circuit 15 checks the data of B 1 ~ from the buffer, writes the data of B 1 to address 1 of the 808 address memory 2-1, and then writes the data of B 1 to address 1 of the 810 address memory 2-3. Write the data to address 1.
The 811 control circuit 15 resets the data reception flag for address 01 after the write operation is completed. Thereafter, it waits for a new connection request while scanning the reception flag.
以上のように本実施例においては、一度アドレ
スメモリ2―1〜3に書き込みを行えば、所要の
断続パターンを実現出来、断続のオン/オフのイ
ンターバル毎にアドレスメモリの内容を書き替え
る必要を省いている。 As described above, in this embodiment, once writing is performed in the address memories 2-1 to 2-3, the desired intermittent pattern can be realized, and there is no need to rewrite the contents of the address memory at each intermittent on/off interval. Omitted.
(5) 発明の効果
以上のように、本発明によれば、断続パターン
の変更も容易で、かつトーン音源は周波数と信号
レベルが同一であれば断続パターンが異なつても
同一音源を使用できるという利点がある。(5) Effects of the Invention As described above, according to the present invention, it is easy to change the intermittent pattern, and as long as the tone sound source has the same frequency and signal level, the same sound source can be used even if the intermittent pattern is different. There are advantages.
図1は交換機の原理を説明するためのブロツク
図、図2は従来のトーン断続方式の構造例を示す
ブロツク図、図3は本発明の1実施例を示すブロ
ツク図、図4は図3の実施例に用いられる制御信
号フオーマツト例を示す図、図5は本発明に用い
られる他の制御信号フオーマツト例を示す図、図
6は本発明の他の実施例を示すブロツク図、図7
と図8は本発明方式の動作例を示すフローチヤー
トである。
1……通話路メモリ、2,2―1,2―2,2
―3……アドレスメモリ、3,4……電話機、5
……ハイブリツド回路、6,12……アナログ・
デジタル変換器、7……デジタルアナログ変換
器、8……ハイウエイ・スイツチ、9,10,1
1……デジタル・アナログ変換器、13,14…
…トーン発振回路、15……制御回路、16……
中央処理装置、17……スイツチ、18……スイ
ツチ制御回路。
FIG. 1 is a block diagram for explaining the principle of an exchange, FIG. 2 is a block diagram showing an example of the structure of a conventional tone intermittent system, FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG. FIG. 5 is a diagram showing an example of a control signal format used in this embodiment. FIG. 5 is a diagram showing another example of a control signal format used in the present invention. FIG. 6 is a block diagram showing another embodiment of the present invention.
and FIG. 8 are flowcharts showing an example of the operation of the system of the present invention. 1...Call path memory, 2, 2-1, 2-2, 2
-3...Address memory, 3, 4...Telephone, 5
...hybrid circuit, 6,12...analog
Digital converter, 7...Digital-analog converter, 8...Highway switch, 9, 10, 1
1...Digital-to-analog converter, 13, 14...
...Tone oscillation circuit, 15... Control circuit, 16...
Central processing unit, 17... switch, 18... switch control circuit.
Claims (1)
メモリのチヤネル対応の複数の記憶領域には該送
りハイウエイからのデジタル化された複数のチヤ
ネルの音声周波信号が予め定めた順序で記憶さ
れ、 ハイウエイアドレスメモリに記憶されたアドレ
スの内容により指定された順序で該ハイウエイ通
話メモリから前記複数の音声周波信号を受けハイ
ウエイに送出することにより、 前記送りハイウエイの複数のチヤネルを前記受
けハイウエイの複数のチヤネルに適宜に交換接続
するように制御される交換機において、 前記ハイウエイ通話メモリ内の前記複数の記憶
領域のうちの一つの記憶領域には前送りハイウエ
イの一つのチヤネルからの可聴周波の連続トーン
をデジタル化した信号が記憶されるとともに他の
特定の記憶領域に無音を指定するデジタル符号を
記憶させ、前記一つの記憶領域に該当する前記送
りハイウエイ上のチヤネルに交換接続された前記
受けハイウエイ上のチヤネルに対して前記ハイウ
エイアドレスメモリが前記一つの記憶領域と前記
特定の記憶領域とを交互に指定して読み出して前
記可聴周波の断続トーンを送出するようにしたこ
とを特徴とするハイウエイを用いる交換機におけ
るトーン断続方式。 2 前記アドレスメモリが単一であり、前記可聴
周波の連続トーンの記憶領域と前記特定の記憶領
域の交互指定は該アドレスメモリのアドレスの書
き替えにより行われるように構成されたことを特
徴とする特許請求の範囲第1項記載のハイウエイ
を用いる交換機におけるトーン断続方式。 3 前記アドレスメモリが複数個であり、前記可
聴周波の連続トーンの記憶領域と前記特定の記憶
領域の交互指定は該複数個のアドレスメモリの切
換により行われるように構成されたことを特徴と
する特許請求の範囲第1項記載のハイウエイを用
いる交換機におけるトーン断続方式。[Claims] 1. In a plurality of channel-corresponding storage areas of a highway call memory connected to a sending highway, digitized audio frequency signals of a plurality of channels from the sending highway are stored in a predetermined order. , receiving the plurality of audio frequency signals from the highway call memory and transmitting them to the highway in an order specified by the contents of the addresses stored in the highway address memory, thereby transmitting the plurality of channels of the sending highway to the plurality of receiving highways. in an exchange controlled to provide appropriate switching connections to the channels of the highway, one storage area of the plurality of storage areas in the highway call memory stores audio frequency continuous tones from one channel of the forward highway. digitized signal is stored, and a digital code specifying silence is stored in another specific storage area, and the receiving highway is exchange-connected to the channel on the sending highway corresponding to the one storage area. The highway address memory is configured to alternately designate and read out the one storage area and the specific storage area for the channel to transmit the audio frequency intermittent tone. Intermittent tone system in exchanges. 2. The address memory is single, and alternate designation of the audio frequency continuous tone storage area and the specific storage area is performed by rewriting the address of the address memory. An intermittent tone system in an exchange using a highway according to claim 1. 3. A plurality of address memories are provided, and alternate designation of the storage area of the audio frequency continuous tone and the specific storage area is performed by switching among the plurality of address memories. An intermittent tone system in an exchange using a highway according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5703683A JPS59183571A (en) | 1983-04-01 | 1983-04-01 | Intermittent tone system in exchanges using highways |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5703683A JPS59183571A (en) | 1983-04-01 | 1983-04-01 | Intermittent tone system in exchanges using highways |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59183571A JPS59183571A (en) | 1984-10-18 |
| JPH025078B2 true JPH025078B2 (en) | 1990-01-31 |
Family
ID=13044210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5703683A Granted JPS59183571A (en) | 1983-04-01 | 1983-04-01 | Intermittent tone system in exchanges using highways |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183571A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2615581B2 (en) * | 1987-01-14 | 1997-05-28 | 松下電器産業株式会社 | Private branch exchange |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793770A (en) * | 1980-12-02 | 1982-06-10 | Fujitsu Ltd | Digital audible signal tone generation system |
| JPS5842395A (en) * | 1981-09-08 | 1983-03-11 | Nec Corp | Realizing method for test trunk function |
-
1983
- 1983-04-01 JP JP5703683A patent/JPS59183571A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59183571A (en) | 1984-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4571723A (en) | Pulse code modulated digital telephony tone generator | |
| JPH025078B2 (en) | ||
| JP3032044B2 (en) | Instantaneous interruption switch switching method | |
| US4868891A (en) | Interrupted audio fill-in system for noise reduction and intelligibility enhancement in multi-channel scanning receiver applications | |
| US5825851A (en) | Method and apparatus for automatically transferring a caller to a selected extension | |
| SU1202064A1 (en) | Device for adaptive transmission of speech and discrete information | |
| KR100593992B1 (en) | Private Exchange Announcement Circuit | |
| JPS5853838B2 (en) | Time division channel equipment | |
| KR100438436B1 (en) | Method and system for moving image of ISDN (Integrated Information Network) | |
| JPH0328626Y2 (en) | ||
| JPH01270484A (en) | Digital private branch exchange | |
| JPH0537650A (en) | Voice response device | |
| JPS5840963A (en) | Soundless compressing system | |
| KR970002355B1 (en) | Voice service device of electronic exchange | |
| JP2521957B2 (en) | Transmission system | |
| JPH0686376A (en) | Digital tone generating circuit | |
| KR20020004538A (en) | Device Of Music On Holding Service In Private Branch Exchange | |
| JP2919432B2 (en) | Time type switch device | |
| JPS61212942A (en) | data exchange system | |
| JPH01270483A (en) | Time division channel switching memory | |
| JPS63306752A (en) | Digital talkie trunk | |
| JPH087600B2 (en) | Simultaneous recording / playback device | |
| JPH0251199B2 (en) | ||
| JPS6239867B2 (en) | ||
| JPS63110897A (en) | Digital exchange system |