JPH0257368B2 - - Google Patents
Info
- Publication number
- JPH0257368B2 JPH0257368B2 JP59275420A JP27542084A JPH0257368B2 JP H0257368 B2 JPH0257368 B2 JP H0257368B2 JP 59275420 A JP59275420 A JP 59275420A JP 27542084 A JP27542084 A JP 27542084A JP H0257368 B2 JPH0257368 B2 JP H0257368B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential
- mixing
- output
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、オーデイオ、ビデオ機器に使用さ
れるミキシング回路に関するものであり、2種類
の信号を混合(ミキシング)する場合に用いられ
るものに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a mixing circuit used in audio and video equipment, and relates to a mixing circuit used for mixing two types of signals.
第3図は従来のこの種のミキシング回路を示し
ている。図において、A,Cは入力端子、Oは出
力端子、Vは電源端子、Gはグランド端子、1,
2,4,10,9,7はエミツタフオロワ回路バ
イアス用抵抗、3,8はエミツタフオロワトラン
ジスタ、d,eは出力直流遮断容量、5,6はミ
キシング用抵抗で、電圧利得1のエミツタフオロ
ワ形増幅器2個でミキシング増幅器が構成されて
いる。
FIG. 3 shows a conventional mixing circuit of this type. In the figure, A and C are input terminals, O is an output terminal, V is a power supply terminal, G is a ground terminal, 1,
2, 4, 10, 9, 7 are emitter follower circuit bias resistors, 3, 8 are emitter follower transistors, d, e are output DC breaking capacities, 5, 6 are mixing resistors, emitter follower type with voltage gain of 1. A mixing amplifier is composed of two amplifiers.
次に動作について説明する。 Next, the operation will be explained.
トランジスタ3,8でエミツタフオロワ形増幅
器を構成することにより、高入力−低出力インピ
ーダンスで電圧利得1の増幅器ができる。今、入
力端子A,Cから印加された信号はトランジスタ
3,8のエミツタにそれぞれほぼそのままに取り
出される。ここで抵抗5,6の接続点Oから取り
出される信号は上記入力信号VA,Vcから
Vo=1/2(VA+Vc)
のものが得られる。但し抵抗5,6値は等しいと
する。 By configuring an emitter follower amplifier with transistors 3 and 8, an amplifier with high input-low output impedance and voltage gain of 1 can be obtained. Now, the signals applied from the input terminals A and C are taken out almost unchanged to the emitters of the transistors 3 and 8, respectively. Here, the signal taken out from the connection point O between the resistors 5 and 6 is obtained from the input signals VA and Vc as follows: Vo=1/2 (VA+Vc). However, it is assumed that the values of resistances 5 and 6 are equal.
従来のミキシング回路は以上のように構成され
ており、エミツタフオロワ形トランジスタの出力
直流電圧はデイスクリートで構成された場合、ト
ランジスタのベース・エミツタ電圧のばらつきや
温度特性によつて変動をうけるため、左、右のチ
ヤネル間で直流電圧差が発生し、どうしても図中
d,eの直流遮断容量が必要となり、オーデイオ
セツトのコストアツプや電気的特性が変化(ばら
つき)するなどの欠点があつた。
Conventional mixing circuits are configured as described above, and when configured with discrete emitter follower transistors, the output DC voltage of the emitter follower type transistor fluctuates depending on variations in the base-emitter voltage and temperature characteristics. , a DC voltage difference occurs between the right channels, which inevitably requires DC breaking capacity as shown in d and e in the figure, resulting in disadvantages such as an increase in the cost of the audio set and changes (variations) in the electrical characteristics.
この発明に係るミキシング回路は、装置を、そ
れぞれ2つの差動トランジスタとエミツタフオロ
ワ回路からなる2つの差動増幅器を設け、該両増
幅器の出力をそれぞれミキシング用抵抗を介して
取り出す回路構成とし、左、右チヤネル間で対応
する回路素子定数を等しくしたものを半導体集積
回路として構成するようにしたもである。
The mixing circuit according to the present invention has a circuit configuration in which the device is provided with two differential amplifiers each consisting of two differential transistors and an emitter follower circuit, and the outputs of both amplifiers are taken out through mixing resistors, respectively. A semiconductor integrated circuit is constructed in which corresponding circuit element constants are made equal between the right channels.
この発明においては、左、右チヤネル間で対応
する回路要素の定数が等しいものが半導体集積回
路内に形成されているから、両者の電気的特性や
温度特性が等しくなり、2つのチヤネル間の直流
電圧差がなくなる。
In this invention, since circuit elements having the same constants corresponding to the left and right channels are formed in the semiconductor integrated circuit, the electrical characteristics and temperature characteristics of both channels are the same, and the direct current between the two channels is The voltage difference disappears.
以下、本発明の実施例を図について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例によるミキシング回
路を示し、図において、Q5,Q6はコレクタが
電源Vに接続された差動トランジスタ、30は該
差動トランジスタQ5,Q6の共通エミツタから
の出力を取り出すエミツタフオロワ回路であり、
これはトランジスタQ8,Q7により構成されて
いる。そして上記差動トランジスタQ5,Q6、
エミツタフオロワ回路30により差動形のエミツ
タフオロワ回路(差動増幅器)20が構成され、
また同じように差動トランジスタQ15,Q16
及びトランジスタQ12,Q11からなるエミツ
タフオロワ回路50によつても差動形のエミツタ
フオロワ回路(差動増幅器)40が構成されてい
る。そしてそれぞれの差動形エミツタフオロワ回
路20,40出力は抵抗5,6を介して出力端子
Oに接続されている。またトランジスタQ1,Q
2,Q3,Q9,Q10,Q14、抵抗R1〜R
5,R7〜R11,R13はそれぞれの差動形エ
ミツタフオロワ回路20,40のバイアス用素子
であり、サイズの等しい上記トランジスタQ1,
Q2,Q3,Q9,Q10,Q14及び抵抗値の
等しい上記抵抗R1〜R5,R7〜R11,R1
3により低インピーダンス特性を有する安定化電
源60が構成されている。 FIG. 1 shows a mixing circuit according to an embodiment of the present invention. In the figure, Q5 and Q6 are differential transistors whose collectors are connected to the power supply V, and 30 is an output from the common emitter of the differential transistors Q5 and Q6. It is an emitsuta follower circuit that takes out the
This is composed of transistors Q8 and Q7. And the differential transistors Q5, Q6,
A differential emitter follower circuit (differential amplifier) 20 is configured by the emitter follower circuit 30,
Similarly, differential transistors Q15 and Q16
A differential emitter follower circuit (differential amplifier) 40 is also constituted by an emitter follower circuit 50 consisting of transistors Q12 and Q11. The outputs of the differential emitter follower circuits 20 and 40 are connected to the output terminal O via resistors 5 and 6, respectively. Also, transistors Q1 and Q
2, Q3, Q9, Q10, Q14, resistors R1 to R
5, R7 to R11, R13 are bias elements of the differential emitter follower circuits 20, 40, respectively, and the transistors Q1, R13, which have the same size,
Q2, Q3, Q9, Q10, Q14 and the above resistors R1 to R5, R7 to R11, R1 with equal resistance values
3 constitutes a stabilized power supply 60 having low impedance characteristics.
また抵抗6,R12は各差動形エミツタフオロ
ワ回路20,40の入力インピーダンスを決定す
る抵抗であり、上記差動形エミツタフオロワ回路
20,40のトランジスタQ5,Q16のベース
はそれぞれ該抵抗R6,R12を介して上記安定
化電源60に接続されるとともに該トランジスタ
Q5,Q16のベースはそれぞれコンデンサa,
cを介して入力端子A,Cに接続されている。そ
して本実施例において差動増幅器20,40の構
成要素の回路定数及びミキシング用抵抗5,6の
抵抗値は左、右チヤネル間で等しいものである。 Further, the resistors 6 and R12 are resistors that determine the input impedance of each of the differential emitter follower circuits 20 and 40, and the bases of the transistors Q5 and Q16 of the differential emitter follower circuits 20 and 40 are connected through the resistors R6 and R12, respectively. The bases of the transistors Q5 and Q16 are connected to the stabilized power supply 60, and the bases of the transistors Q5 and Q16 are respectively connected to the capacitors a and
It is connected to input terminals A and C via c. In this embodiment, the circuit constants of the components of the differential amplifiers 20 and 40 and the resistance values of the mixing resistors 5 and 6 are the same between the left and right channels.
次に動作について説明する。 Next, the operation will be explained.
差動形エミツタフオロワ回路20,40の入力
バイアス電圧VBは電源電圧Vから
VB=V−2VBE/(R4+R5)×R5+2VBE
により求めることができる。但しこの式は抵抗R
1両端電圧がほぼVBEと考えた場合に成立つも
のである。従つて上記入力バイアス電圧VBから
差動形エミツタフオロワ回路20,40の出力直
流電圧Voは、
Vo=VB−VBE
即ち、
Vo=V−2VBE/R4+R5×R5+VBE〔V〕
となる。 The input bias voltage VB of the differential emitter follower circuits 20 and 40 can be determined from the power supply voltage V by VB=V-2VBE/(R4+R5)×R5+2VBE. However, this formula is based on the resistance R
This is true when considering that the voltage across both ends is approximately VBE. Therefore, from the input bias voltage VB, the output DC voltage Vo of the differential emitter follower circuits 20 and 40 becomes Vo=VB-VBE, that is, Vo=V-2VBE/R4+R5×R5+VBE [V].
今、入力信号を端子Aに印加すると、該入力信
号はトランジスタQ5からトランジスタQ8のエ
ミツタに伝達されトランジスタQ7のエミツタか
ら出力VAが得られる。この時トランジスタQ6
のベースは接地されているのでトランジスタQ5
のみが動作する。同様に入力信号が端子Cに印加
された場合も、該入力信号がトランジスタQ16
のエミツタを通過し、トランジスタQ12のエミ
ツタに伝達されてトランジスタQ11のエミツタ
から出力Vcが得られる。 Now, when an input signal is applied to terminal A, the input signal is transmitted from transistor Q5 to the emitter of transistor Q8, and output VA is obtained from the emitter of transistor Q7. At this time transistor Q6
Since the base of is grounded, the transistor Q5
only works. Similarly, when an input signal is applied to terminal C, the input signal is applied to transistor Q16.
It passes through the emitter of transistor Q12 and is transmitted to the emitter of transistor Q12, and output Vc is obtained from the emitter of transistor Q11.
こうしてそれぞれ得られた信号VA,Vcは抵抗
値が等しい抵抗5,6により従来例と同じように
信号VA,Vcのミキシングされた信号Vo=(VA
+Vc)/2が本ミキシング回路の出力信号とし
て得られる。 The signals VA and Vc obtained in this way are mixed by the resistors 5 and 6 having the same resistance value, as in the conventional example, and the signal Vo=(VA
+Vc)/2 is obtained as the output signal of this mixing circuit.
このように、本実施例によれば、左、右チヤネ
ルで対応する回路要素の定数を等しくしたものを
半導体集積回路によつて構成するようにしたの
で、温度特性を含めた電気的特性が等しくなり、
出力直流カツト用のコンデンサが不要になり、し
かも左右のバランスが良くとれる等の効果があ
る。 In this way, according to this embodiment, a semiconductor integrated circuit is constructed in which the constants of the corresponding circuit elements are equal in the left and right channels, so that the electrical characteristics including the temperature characteristics are equal. Become,
This eliminates the need for a capacitor for cutting the output DC, and has the advantage of providing better balance between the left and right sides.
なお、上記実施例ではトランジスタQ6,Q1
5のベースを接地したものについて説明したが、
第2図に示すように、トランジスタQ6,Q15
を制御することにより、差動形エミツタフオロワ
増幅をスイツチ回路として使用することができ
る。 Note that in the above embodiment, transistors Q6 and Q1
I explained that the base of 5 is grounded,
As shown in FIG. 2, transistors Q6 and Q15
By controlling , the differential emitter follower amplifier can be used as a switch circuit.
本回路の基本動作については、上記実施例と同
様なので説明は省略するが、トランジスタQ6,
Q15のベース電圧をスイツチS1,S2を使用
してハイかロウかを選択することにより、ミキシ
ング回路として使用したり、あるいは一方のチヤ
ネル信号のみ出力させるようにすることができ
る。 The basic operation of this circuit is the same as that of the above embodiment, so the explanation will be omitted, but the transistor Q6,
By selecting whether the base voltage of Q15 is high or low using switches S1 and S2, it can be used as a mixing circuit or output only one channel signal.
以上のように、この発明に係るミキシング回路
によれば、それぞれ2個の差動トランジスタとエ
ミツタフオロワ回路からなる2個の差動増幅器を
設け、その出力を抵抗を介して取り出す回路構成
のものを左、右チヤネルで対応する構成要素の回
路定数を等しくして半導体集積回路で構成するよ
うにしたので、直流遮断容量が不要となり、コス
トダウンを図ることができる効果がある。
As described above, according to the mixing circuit according to the present invention, two differential amplifiers each consisting of two differential transistors and an emitter follower circuit are provided, and the circuit configuration in which the output is taken out via a resistor is shown on the left. Since the circuit constants of the corresponding components in the right channel are made equal and the circuit constants are made of semiconductor integrated circuits, there is no need for a DC interrupting capacity, which has the effect of reducing costs.
第1図は本発明の一実施例によるミキシング回
路を示す回路図、第2図は本発明の他の実施例を
示す回路図、第3図は従来のミキシング回路の一
実施例を示す回路図である。
20,40……差動増幅器、Q5,Q6及びQ
15,Q16……差動トランジスタ、Q7,Q8
及びQ11,Q12……トランジスタ、5,6…
…ミキシング用抵抗、A,C……入力端子、O…
…出力端子、R6,R12……抵抗、30,50
……エミツタフオロワ回路、60……低インピー
ダンス特性を持つ安定化電源。
Fig. 1 is a circuit diagram showing a mixing circuit according to an embodiment of the present invention, Fig. 2 is a circuit diagram showing another embodiment of the invention, and Fig. 3 is a circuit diagram showing an embodiment of a conventional mixing circuit. It is. 20, 40...Differential amplifier, Q5, Q6 and Q
15, Q16...Differential transistor, Q7, Q8
and Q11, Q12... transistors, 5, 6...
...Mixing resistor, A, C...Input terminal, O...
...output terminal, R6, R12...resistance, 30,50
... Emitsuta follower circuit, 60 ... Stabilized power supply with low impedance characteristics.
Claims (1)
に接続され、一方のベースは抵抗を介して低イン
ピーダンス特性を持つ安定化電源に接続されると
ともにミキシングすべき入力信号が印加された2
つの差動トランジスタと、該2つの差動トランジ
スタの共通エミツタからの出力を取り出すエミツ
タフオロワ回路とを備えた差動増幅器を2つ備
え、該各差動増幅器の出力にそれぞれミキシング
用抵抗を介して出力端子を接続し、該出力端子に
該両増幅器のミキシング出力を取り出すようにし
たことを特徴とするミキシング回路。 2 左、右チヤネル間で対応する回路要素の定数
が等しく、回路全体が半導体集積回路からなるも
のであることを特徴とする特許請求の範囲第1項
記載のミキシング回路。[Claims] 1. The emitters are directly connected, each collector is connected to a power supply, and one base is connected to a stabilized power supply having low impedance characteristics via a resistor, and an input signal to be mixed is applied. Ta2
It is equipped with two differential amplifiers each having two differential transistors and an emitter follower circuit that extracts the output from the common emitter of the two differential transistors, and outputs the output to the output of each differential amplifier via a mixing resistor. A mixing circuit characterized in that terminals are connected to each other, and the mixing outputs of the two amplifiers are taken out to the output terminals. 2. The mixing circuit according to claim 1, wherein the constants of corresponding circuit elements are equal between the left and right channels, and the entire circuit is made of a semiconductor integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275420A JPS61157011A (en) | 1984-12-28 | 1984-12-28 | Mixing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275420A JPS61157011A (en) | 1984-12-28 | 1984-12-28 | Mixing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61157011A JPS61157011A (en) | 1986-07-16 |
| JPH0257368B2 true JPH0257368B2 (en) | 1990-12-04 |
Family
ID=17555256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59275420A Granted JPS61157011A (en) | 1984-12-28 | 1984-12-28 | Mixing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61157011A (en) |
-
1984
- 1984-12-28 JP JP59275420A patent/JPS61157011A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61157011A (en) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (en) | Active filter | |
| GB1419748A (en) | Current stabilizing arrangement | |
| US4288707A (en) | Electrically variable impedance circuit | |
| US3805093A (en) | Transistor circuit | |
| US4463319A (en) | Operational amplifier circuit | |
| US4555670A (en) | Differential amplifier | |
| JPH0344455B2 (en) | ||
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH0257368B2 (en) | ||
| US4250461A (en) | Current mirror amplifier | |
| US3683112A (en) | Temperature compensated amplifier employing complementary pairs of transistors | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH04268810A (en) | Delay circuit | |
| JPS60236509A (en) | Differential variable amplifier circuit | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3039174B2 (en) | Switch circuit | |
| JPH0452994B2 (en) | ||
| JPH03112214A (en) | Voltage comparator | |
| JPH0630424B2 (en) | Variable gain type amplifier circuit | |
| JP3406468B2 (en) | Constant voltage generator | |
| JP2511958B2 (en) | Multiplexer circuit | |
| JPS6034289B2 (en) | gain control device | |
| JPS6161519A (en) | analog switch circuit | |
| JP3290264B2 (en) | Gamma correction circuit |