Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0257399B2 - - Google Patents
[go: Go Back, main page]

JPH0257399B2 - - Google Patents

Info

Publication number
JPH0257399B2
JPH0257399B2 JP26064084A JP26064084A JPH0257399B2 JP H0257399 B2 JPH0257399 B2 JP H0257399B2 JP 26064084 A JP26064084 A JP 26064084A JP 26064084 A JP26064084 A JP 26064084A JP H0257399 B2 JPH0257399 B2 JP H0257399B2
Authority
JP
Japan
Prior art keywords
file
processor
access
memory
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP26064084A
Other languages
Japanese (ja)
Other versions
JPS61139182A (en
Inventor
Takaharu Kosuge
Yoshitaka Akiba
Kazuo Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26064084A priority Critical patent/JPS61139182A/en
Publication of JPS61139182A publication Critical patent/JPS61139182A/en
Publication of JPH0257399B2 publication Critical patent/JPH0257399B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program
    • H04Q3/54508Configuration, initialisation
    • H04Q3/54533Configuration data, translation, passwords, databases

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子交換機におけるフアイルアクセス
制御方法、特にそれぞれがフアイルメモリを有す
るプロセツサが複数台存在するマルチプロセツサ
システムによつて電子交換機を構成する場合にお
けるフアイルアクセス制御方法に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a file access control method in an electronic exchange, and in particular, to a method for controlling file access in an electronic exchange, and particularly to an electronic exchange using a multi-processor system having a plurality of processors each having a file memory. The present invention relates to a file access control method in cases where:

一般に大形の電子交換機では複数のネツトワー
クを備え、いわゆる負荷分散が行われる。すなわ
ち複数のネツトワークは個々に設けられたコール
(呼処理)プロセツサ(CPR)によつてそれぞれ
個別に制御され、これらコールプロセツサはメイ
ンプロセツサによつて管理され、全体としてマル
チプロセツサシステムを構成する。この場合、各
コールプロセツサは自己の制御するネツトワーク
に属する全加入者についての加入者データあるい
はプログラム等の局データを自内のフアイルメモ
リ(外部記憶装置)に格納する。これにより、メ
インプロセツサに逐一、局データの供給を受ける
ことなく呼(call)処理が行え、負荷分散の利点
が生まれる。ここに加入者データとは、各加入者
のチエツクをしたり、制御をしたりするのに必要
なデータであり、たとえば当該加入者が局回線と
接続しているか又は専用回線と接続しているのか
等を示すデータであり、又、プログラムとは一定
の交換接続等のタスクを実行するのに要する手順
情報である。
Generally, large electronic exchanges are equipped with multiple networks, and so-called load distribution is performed. In other words, multiple networks are individually controlled by individual call processing processors (CPRs), and these call processors are managed by the main processor, which collectively controls the multiprocessor system. Configure. In this case, each call processor stores subscriber data or station data such as programs for all subscribers belonging to the network it controls in its own file memory (external storage device). This allows call processing to be performed without the main processor being supplied with station data one by one, resulting in the advantage of load distribution. Subscriber data here refers to data necessary to check and control each subscriber, for example whether the subscriber is connected to a central office line or a dedicated line. In addition, a program is procedural information required to perform a task such as a certain exchange connection.

このようなマルチプロセツサシステムで構成さ
れた負荷分散制御による電子交換機では、各コー
ルプロセツサに属するフアイルメモリが自内の局
データしか格納していないから、自内の加入者A
と他のコールプロセツサ配下の加入者Bとの間の
呼処理を行うには、加入者Bに関する局データを
当該コールプロセツサに属するフアイルメモリか
ら読み出して自内のメインメモリへ一旦収容し、
その後目的とする呼処理をしなければならない。
この場合の相手フアイルメモリからの読出しにつ
いて本発明は言及する。すなわち、フアイルアク
セスである。
In an electronic switching system configured with such a multiprocessor system and using load distribution control, the file memory belonging to each call processor stores only its own station data.
In order to process a call between the call processor and subscriber B under another call processor, the station data regarding subscriber B is read out from the file memory belonging to the call processor and temporarily stored in its own main memory.
After that, the desired call processing must be performed.
The present invention refers to reading from the partner file memory in this case. That is, file access.

〔従来の技術〕[Conventional technology]

第9図は本発明のアクセスフアイル制御方法が
適用される一般的な電子交換機の全体構成を示す
模式図である。本図において、NWはネツトワー
クであり、たとえば時分割ネツトワークNWが複
数存在する。ただし、本図では2つのネツトワー
クNW(X)およびNW(Y)を例示する。これら
ヌツトワークNW(X)およびNW(Y)はそれぞ
れプロセツサによつて制御される。本図ではこれ
らプロセツサとして、コールプロセツサCPR
(X)およびCPR(Y)を示しており、これらコ
ールプロセツサはチヤネル間接続装置CCAおよ
び共通バスCBを介してメインプロセツサMPRに
より管理される。なおこれらコールプロセツサお
よびメインプロセツサは図示する如くいずれも同
様の構成要素からなり、CCは中央制御装置、
CHCはチヤネル制御装置、MNはメインメモリ、
FMはフアイルメモリである。上記構成要素のう
ち本発明は特にフアイルメモリに関して言及する
ものであるから、その他の構成要素については記
号の意味だけを明らかにしておく。SBUは加入
者端末、SLCは加入者回路、LCは加入者集線装
置、DTはデイジタルターミナル、ATはアナロ
グトランク、RECは信号受信器、TNGは信号音
発生装置、CSEは共通線信号装置、RLCは遠隔
集線装置、SWBDは交換台、PSCは交換台制御
装置、LTCNSは加入者線試験台、STCNSは監
視試験台、TYPはタイプライタ、VDUは文字デ
イスプレイ装置、MTUは磁気テープ装置であ
る。
FIG. 9 is a schematic diagram showing the overall configuration of a general electronic exchange to which the access file control method of the present invention is applied. In this figure, NW is a network, and for example, there are multiple time division networks NW. However, in this figure, two networks NW(X) and NW(Y) are illustrated. These networks NW(X) and NW(Y) are each controlled by a processor. In this figure, these processors are call processor CPR.
(X) and CPR (Y), these call processors are managed by the main processor MPR via the inter-channel connection device CCA and the common bus CB. Note that these call processors and main processors are composed of similar components as shown in the figure, and CC is a central control unit,
CHC is channel control device, MN is main memory,
FM is file memory. Since the present invention particularly refers to the file memory among the above-mentioned components, only the meanings of the symbols for the other components will be made clear. SBU is a subscriber terminal, SLC is a subscriber circuit, LC is a subscriber line concentrator, DT is a digital terminal, AT is an analog trunk, REC is a signal receiver, TNG is a signal tone generator, CSE is a common line signaling device, RLC is a remote line concentrator, SWBD is a switchboard, PSC is a switchboard controller, LTCNS is a subscriber line test stand, STCNS is a monitoring test stand, TYP is a typewriter, VDU is a character display unit, and MTU is a magnetic tape unit.

第9図に示すとおり、電子交換機内には複数
(図では2台)のコール(呼処理)プロセツサ
CPR(X)およびCPR(Y)が導入され、いわゆ
る負荷分散が行われる。ここにコールプロセツサ
CPR(X)は自内のフアイルメモリFM(以下、
FM(X)とも記す)に対してアクセスを行い、
所要のフアイル(既述の局データ)を読み出して
呼処理を行う。同様にコールププロセツサCPR
(Y)は自内のフアイルメモリFM(以下、FM
(Y)とも記す)に対してアクセスを行い、所要
のフアイルを読み出して呼処理を行う。この場
合、コールプロセツサCPR(X)配下のネツトワ
ークNW(X)に属する加入者Aが、コールプロ
セツサCPR(Y)配下のネツトワークNW(Y)に
属する加入者Bと通話を行う場合、フアイルメモ
リFM(X)内には加入者Bに関するフアイルが
無いから、コールプロセツサCPR(Y)内のフア
イルメモリFM(Y)により当該フアイルを読み
出し、コールプロセツサCPR(X)内のメインメ
モリMM(以下、MM(X)とも記す)に一旦保持
してから所要の呼処理を行う。
As shown in Figure 9, there are multiple call (call processing) processors in the electronic exchange (two in the figure).
CPR(X) and CPR(Y) are introduced to perform so-called load balancing. call processor here
CPR (X) is your own file memory FM (hereinafter referred to as
FM (also written as X)) is accessed,
The required file (station data mentioned above) is read and call processing is performed. Similarly Coleop Processor CPR
(Y) is your own file memory FM (hereinafter referred to as FM
(also written as Y)), reads the required file, and performs call processing. In this case, when subscriber A who belongs to network NW (X) under call processor CPR (X) makes a call to subscriber B who belongs to network NW (Y) under call processor CPR (Y). , since there is no file related to subscriber B in the file memory FM(X), the file is read by the file memory FM(Y) in the call processor CPR(Y), and the main file in the call processor CPR(X) is read. After it is temporarily stored in the memory MM (hereinafter also referred to as MM(X)), the required call processing is performed.

上述した、コールプロセツサCPR(X)からフ
アイルメモリFM(Y)へのアクセス、フアイル
メモリFM(Y)からメインメモリMM(X)への
フアイルの転送という一連の操作は、いわゆるプ
ロセツサ間通信によつて行われる。この場合の通
信手段は、第9図のチヤンネル間接続装置および
メインプロセツサMPR内の共通バスCBである。
The series of operations described above, such as accessing the file memory FM (Y) from the call processor CPR (X) and transferring the file from the file memory FM (Y) to the main memory MM (X), is called inter-processor communication. It is done by folding. The communication means in this case are the inter-channel connection device shown in FIG. 9 and the common bus CB in the main processor MPR.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

一方のコールプロセツサが他方のコールプロセ
ツサ内のフアイルメモリをアクセスする場合、そ
の都度必ず、前記通信手段を用いたプロセツサ間
通信を行わなければならない。したがつてこのた
めの通信によるオーバーヘツドが大となると共に
この通信に要する時間のために呼処理の高速化が
図れないという第1の問題がある。
When one call processor accesses the file memory in the other call processor, communication between the processors using the communication means must be performed each time. Therefore, the first problem is that the communication overhead becomes large and the time required for this communication makes it impossible to speed up call processing.

又、各プロセツサ毎に、処理要求部(ユーザ)
が特別にアクセスルーチンを、各フアイル毎に予
め準備しなければならないので煩雑であるという
第2の問題がある。
In addition, for each processor, a processing request section (user)
The second problem is that the method is complicated because a special access routine must be prepared in advance for each file.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記問題点を解決したフアイルアクセ
ス制御方法を提案するもので、 各々が多数の加入者に接続する複数のネツトワ
ークと、 該複数のネツトワークを個々に制御する複数の
プロセツサと、 該複数のプロセツサ間での通信を担う通信手段
とを具備してなり、 各該プロセツサ内には、前記加入者に関する局
データあるいはプログラムをフアイルとして格納
するフアイルメモリを含んでなり、該フアイルを
読み出して前記加入者間の回線設定を行う電子交
換機において、 前記フアイルメモリ内に形成される複数のバツ
フア用フアイルエリアを各前記プロセツサ内に設
け、 さらに、各前記フアイルをそれぞれフアイルナ
ンバーで区別して個々の属性を管理するデイレク
トリテーブルを各前記プロセツサ内に設け、該デ
イレクトリテーブルの管理のもとで、 (a) 1の前記プロセツサにおいてアクセス要求の
あつた前記フアイルが、当該プロセツサ内の前
記フアイルメモリ又は前記バツフア用フアイル
エリアに格納されていないときは、他の前記プ
ロセツサ内において当該アクセス要求フアイル
を格納する前記フアイルメモリから読み出し
て、前記通信手段を介して、受信し、 (b) その受信した該アクセス要求フアイルのコピ
ーを1の前記バツフア用フアイルエリアにスト
アすると共に、該アクセス要求フアイルをもつ
て前記回線設定を行い、 (c) 前記1のプロセツサにおいて、前記(a)でのア
クセス要求フアイルと同一のフアイルをアクセ
スするときは、当該コピーを前記1のバツフア
用フアイルエリアから読み出して前記回線設定
を行う。
The present invention proposes a file access control method that solves the above problems, and includes a plurality of networks each connected to a large number of subscribers, a plurality of processors that individually control the plurality of networks, and a plurality of processors that individually control the plurality of networks. and a communication means responsible for communication between a plurality of processors, each processor including a file memory for storing station data or programs regarding the subscriber as a file, and reading out the file. In the electronic exchange for setting up lines between subscribers, a plurality of buffer file areas formed in the file memory are provided in each of the processors, and each of the files is further distinguished by a file number and assigned individual attributes. A directory table is provided in each of the processors, and under the management of the directory table, (a) the file for which an access request was made in one of the processors is stored in the file memory or the buffer in the processor; (b) the received access request file is read from the file memory in which the access request file is stored in the other processor and received via the communication means; Store a copy of the file in the buffer file area of No. 1, and perform the line settings using the access request file; (c) In the processor No. 1, store the same access request file as in (a) above. When accessing a file, the copy is read from the first buffer file area and the line settings are performed.

〔作 用〕[Effect]

1のプロセツサにおいて要求されたフアイルが
自内フアイルメモリに格納されていないときは、
他のプロセツサ内において当該要求フアイルを格
納するフアイルメモリから、前記通信手段を介し
て、読み出して所定の呼処理を行うと共に、その
読み出した要求フアイルのコピーを、自内フアイ
ルメモリ内に設けられた複数のバツフア用フアイ
ルエリアの1つにストアしておき、前記1のプロ
セツサにおいて当該要求フアイルと同一フアイル
を再びアクセスするときはそのコピーを自的フア
イルメモリにおけるバツフア用フアイルエリアか
ら読み出すようにし、前記通信手段によるプロセ
ツサ間通信を行わない。この場合、要求フアイル
のアクセスの際必要な情報は前記デイレクトリテ
ーブルに収納されている。
If the file requested by one processor is not stored in its internal file memory,
The request file is read from the file memory in which the request file is stored in the other processor through the communication means, and predetermined call processing is performed, and a copy of the read request file is stored in the internal file memory. The buffer file area is stored in one of a plurality of buffer file areas, and when the first processor accesses the same file as the requested file again, the copy is read from the buffer file area in its own file memory, and Do not perform inter-processor communication using communication means. In this case, information necessary for accessing the requested file is stored in the directory table.

〔実施例〕〔Example〕

第1図は本発明に基づくフアイルアクセス方法
における処理の概要を示す図である。本図におい
て、中央の点線の左側はプロセツサCPR(X)の
系、右側はプロセツサCPR(Y)の系であり、両
者は相互に同一のシステムを構築する。すなわ
ち、処理要求部(ユーザ)11(X),11(Y)
処理要求受付(ユーザ受付)部12(X),12
(Y)、フアイルアクセス部13(X),13
(Y)、入出力制御装置IOCS14(X),14
(Y)およびフアイルメモリFM(X),FM(Y)
である。そして両系の間を結ぶのが、プロセツサ
間通信部15である。ここに、処理要求部11
(X),11(Y)は、電子交換機を働かせるプロ
グラム、たとえばコマンドとは呼処理であるが、
ここでは“呼処理”の要求元を意味する。処理要
求受付部12(X),12(Y)は処理要求部1
1(X),11(Y)からの要求を受付けて所定
の処理を施す。たとえば、処理要求インタフエー
スをセツトするとか、その処理要求インタフエー
スIOCS14X,14(Y)を通すときのインタ
フエースに編集し直すとかの処理であり、これに
より処理要求部11(X),11(Y)をその後
の処理から解放することができる。又これによ
り、各プロセツサ毎に処理要求部が特別にアクセ
スルーチンを各フアイル毎に予め準備して一連の
処理を行うという煩雑さを解消できる(既述の第
2の問題点)。フアイルアクセス部13(X),1
3(Y)は実際にフアイルメモリFM(X),FM
(Y)へのアクセスを担う部分であり、たとえば、
要求フアイルが自内プロセツサCPR(X),CPR
(Y)にあるのか、又は他のプロセツサCPR
(Y),CPR(X)にあるのかを判断し、自内なら
ばIOCS14(X),14(Y)を通してフアイル
メモリFM(X),FM(Y)をアクセスし、所望の
フアイルを読み出したりあるいは書込みを行う。
もし他のプロセツサCPR(Y),CPR(X)にある
と判断したならば、プロセツサ間通信部15を通
して、相手方フアイルアクセス部13(Y),1
3(X)を呼び出し、さらにIOCS14(Y),1
4(X)を呼び出してフアイルメモリFM(Y),
FM(X)をアクセスし、所望のフアイルを読み
出す。読み出されたフアイルは、再びIOCS14
(Y),14(X)→フアイルアクセス部13
(Y),13(X)→プロセツサ間通信部15→フ
アイルアクセス部13(X),13(Y)のルー
トで処理要求受付部12(X),12(Y)へ返
送される。なお上記のIOCSはInput/Output
Control Systemの略称であり、ハンドラとかデ
バイスコントローラに相当するものである。
FIG. 1 is a diagram showing an overview of processing in a file access method based on the present invention. In this figure, the left side of the dotted line in the center is the processor CPR(X) system, and the right side is the processor CPR(Y) system, and both construct the same system. That is, the processing request unit (user) 11(X), 11(Y)
Processing request reception (user reception) section 12 (X), 12
(Y), file access section 13 (X), 13
(Y), input/output control device IOCS14 (X), 14
(Y) and file memory FM (X), FM (Y)
It is. The interprocessor communication section 15 connects both systems. Here, the processing request unit 11
(X) and 11(Y) are programs that operate the electronic exchange, for example, commands are call processing,
Here, it means the requestor of "call processing". Processing request reception units 12 (X) and 12 (Y) are processing request unit 1
It accepts requests from 1(X) and 11(Y) and performs predetermined processing. For example, the processing includes setting the processing request interface, or editing the interface to be used when passing the processing request interface IOCS 14X, 14(Y). Y) can be released from further processing. This also eliminates the complexity of having the processing requesting section for each processor prepare a special access routine for each file in advance and perform a series of processing (the second problem mentioned above). File access section 13 (X), 1
3 (Y) is actually the file memory FM (X), FM
This is the part responsible for accessing (Y), for example,
Request file is internal processor CPR(X), CPR
(Y) or other processor CPR
(Y), CPR (X), and if it is internal, access the file memories FM (X), FM (Y) through IOCS14 (X), 14 (Y) and read the desired file. Or write.
If it is determined that the file is in the other processors CPR(Y) and CPR(X), the other party's file access unit 13(Y) and 1
3(X) and further IOCS14(Y),1
4 (X) and file memory FM (Y),
Access FM(X) and read the desired file. The read file is again IOCS14
(Y), 14 (X) → File access section 13
(Y), 13(X)→interprocessor communication section 15→file access section 13(X), 13(Y) and is returned to the processing request reception section 12(X), 12(Y). The above IOCS is Input/Output
It is an abbreviation for Control System, and is equivalent to a handler or device controller.

この第1図において、従来との比較を明らかに
すると、従来、処理要求部11(X),11(Y)
がフアイルメモリFM(X),FM(Y)をアクセス
するために与えられた手段は、IOCS14(X),
14(Y)およびプロセツサ間通信部15のみで
あり、したがつて処理要求部11(X),11
(Y)の負担はかなり大であつた。一方、本発明
では、処理要求受付部12(X),12(Y)お
よびフアイルアクセス部13(X),13(Y)
の介在により、その負担は相当に軽くなる。
In this FIG. 1, to clarify the comparison with the conventional one, conventionally, the processing requesting parts 11(X), 11(Y)
The means provided for accessing file memories FM(X) and FM(Y) are IOCS14(X),
14(Y) and the interprocessor communication unit 15, therefore, the processing requesting units 11(X), 11
The burden on (Y) was quite heavy. On the other hand, in the present invention, the processing request reception units 12(X), 12(Y) and the file access units 13(X), 13(Y)
With the intervention of , the burden is considerably reduced.

第2図は本発明に係る方法を採用した電子交換
機における処理概要を示す図である。ただし、プ
ロセツサCPR(X)がフアイルアクセスを実行す
る場合を示す。本図において、既に説明したもの
については同様の表示を付しているが、タスク1
1′(X)は既述の処理要求部に相当し、IOCSは
FM側14′(X),14′(Y)とCC側(プロセ
ツサ間通信を行う側)15′(X),15′(Y)
とに区分して示され、fm1およびfm2はバツフ
ア用フアイルエリアの各々を示す。ただし、簡単
のため2つのエリアが形成された場合について示
す。なお、メインメモリMMは複数の作業エリア
等に区分されているが、ここでは1つにまとめて
MMとして示す。
FIG. 2 is a diagram showing an outline of processing in an electronic exchange that employs the method according to the present invention. However, the case where processor CPR(X) executes file access is shown. In this figure, similar indications are attached to those already explained, but task 1
1'(X) corresponds to the processing request section described above, and IOCS is
FM side 14'(X), 14'(Y) and CC side (side for inter-processor communication) 15'(X), 15'(Y)
FM1 and FM2 indicate buffer file areas, respectively. However, for the sake of simplicity, a case where two areas are formed will be shown. Note that the main memory MM is divided into multiple work areas, etc., but here they are grouped into one area.
Denoted as MM.

タスク11′(X)においては種々の処理要求
が出されるが、本発明では呼処理要求、とりわけ
フアイルアクセス要求が主題となる。あるフアイ
ルアクセス要求が発生すると、処理要求部インタ
フエース12′(X),13′(Y)を介して
FMIOCSに至る。処理要求部インタフエースに
ついては後述するが、その概略は、当該タスク
(フアイルアクセス要求)をFMIOCS(X)へ移
すのに必要なデータ設定を行うことにある。
FMIOCS(X)は、図示する如くMM,FM,fm
1,fm2,デイレクトリテーブルと協働してい
る。メインメモリMMは、CCAIOCS(X)から
転送されたデータを一時的に格納するエリアや転
送エリアを含んでなる。転送エリアはトランザク
シヨン(TR)であつたり、オーバレイプログラ
ムをバツフアするオーバレイバツフアであつたり
する。該データがフアイルであるときは、トラン
ザクシヨンに入る。フアイルメモリFMには自内
の局データがフアイルとして格納される。バツフ
ア用フアイルエリアfm1,fm2は他プロセツサ
から読み出したフアイルを一時的に格納しておく
部分であり、本発明における重要な役割を果す。
デイレクトリテーブルについては後述するが、た
とえば要求フアイル等の収容先およびFMアドレ
ス(フアイルメモリアドレス)を収納する部分で
ある。なお、CCAIOCSは、第9図のチヤネル間
接続装置CCAを制御する部分、すなわちプロセ
ツサ間通信制御を行う部分である。
Although various processing requests are issued in task 11'(X), the subject matter of the present invention is call processing requests, particularly file access requests. When a certain file access request occurs, the request is made via the processing request unit interfaces 12' (X) and 13' (Y).
Leading to FMIOCS. The processing request unit interface will be described later, but its outline is to set the data necessary to transfer the task (file access request) to FMIOCS(X).
FMIOCS (X) is MM, FM, fm as shown in the figure.
1. Collaborates with fm2 and directory table. The main memory MM includes an area for temporarily storing data transferred from CCAIOCS(X) and a transfer area. The transfer area may be a transaction (TR) or an overlay buffer that buffers an overlay program. If the data is a file, a transaction is entered. Local station data is stored in the file memory FM as a file. The buffer file areas fm1 and fm2 are areas for temporarily storing files read from other processors, and play an important role in the present invention.
The directory table will be described later, but it is a part that stores, for example, storage locations for request files and the like and FM addresses (file memory addresses). Note that CCAIOCS is a part that controls the inter-channel connection device CCA shown in FIG. 9, that is, a part that controls inter-processor communication.

第3図は本発明における特徴的な動作を図解的
に説明するための図であり、第2図のMM,FM
(X),fm1,fm2において行われる動作を示
す。プロセツサCPR(X)において、処理要求部
(タスク)よりフアイルアクセスの指示があつた
とき、当該要求フアイルが自内のフアイルメモリ
FM(X)にあればこれをメインメモリMM内の
オーバレイエリアMM1に吸い上げて、当該処理
を進める()。一方、フアイルメモリFM(X)
になければ、バツフア用フアイルエリアfm1お
よびfm2を見て、もしこれらのいずれかに当該
要求フアイルがあれば、これよりMM1に吸い上
げて、当該処理を進める(、)。もし、FM
(X),fm1およびfm2のいずれにもないとき
は、プロセツサ間通信により当該要求フアイルを
他のフアイルメモリ、たとえばFM(Y)より読
み出し、メインメモリのオーバレイバツフアエリ
アMM2に一旦ストアしてから()、一方ではこ
れをオーバレイエリアMM1に転送し()、当該
処理を進める。他方ではその読み出したフアイル
のコピーをストアする。これはバツフア用フアイ
ルエリアfm1又はfm2にストアする(、)。
これらバツフア用フアイルエリアfm1およびfm
2が既に他のフアイルのコピーをストアしている
ときは、いずれかのバツフア用フアイルエリアを
クリアしてからストアする。そのクリアは、最も
以前に(古くに)アクセスされたコピーをストア
しているエリアに対して行う。次に、処理要求部
がフアイルメモリFM(Y)にあるフアイルのア
クセスを要求し、しかもこの要求フアイルのコピ
ーがバツフア用フアイルエリアにストアされてい
れば、プロセツサ間通信を起動することなく、即
座にそのコピーをオーバレイエリアMM1に吸い
上げることができ、高速なフアイルアクセスが実
現される(既述の第1の問題点を解消)。
FIG. 3 is a diagram for diagrammatically explaining the characteristic operation of the present invention.
(X) shows the operations performed in fm1 and fm2. When the processor CPR (X) receives a file access instruction from the processing request unit (task), the requested file is stored in its own file memory.
If it is in FM(X), it is sucked up to overlay area MM 1 in main memory MM and the process proceeds (). On the other hand, file memory FM (X)
If not, look at the buffer file areas fm1 and fm2, and if any of them contains the requested file, download it to MM1 and proceed with the process (,). If FM
(X), fm1, and fm2, the requested file is read from another file memory, such as FM(Y), by interprocessor communication, and is temporarily stored in the overlay buffer area MM2 of the main memory. (), on the other hand, transfers it to overlay area MM 1 () and proceeds with the process. On the other hand, a copy of the read file is stored. This is stored in the buffer file area fm1 or fm2 (,).
File areas fm1 and fm for these buffers
2 has already stored a copy of another file, clear the file area for one of the buffers before storing. The clearing is performed on the area that stores the most recently accessed (oldest) copy. Next, if the processing request unit requests access to a file in file memory FM(Y), and a copy of this requested file is stored in the buffer file area, the process request will be processed immediately without starting interprocessor communication. The copy can then be transferred to overlay area MM 1 , realizing high-speed file access (resolving the first problem mentioned above).

上述したバツフア用フアイルエリアそのもの
は、情報処理一般における仮想記憶での“ペー
ジ”の概念に似ている。しかし、ページは、主記
憶装置および補助記憶装置を有するメモリシステ
ムでの階層制御を行う場合に用いる事象であり、
マルチプロセツサ構成の電子交換機において、た
とえば呼処理のために用いられるような性質のも
のではない。
The buffer file area itself described above is similar to the concept of a "page" in virtual memory in general information processing. However, a page is an event used when performing hierarchical control in a memory system that has a main storage device and an auxiliary storage device.
It is not of a nature that is used, for example, for call processing in an electronic switching system having a multiprocessor configuration.

第4図は本発明の方法を適用した電子交換機の
構成を単純化して示す図である。本図において、
中央の点線はプロセツサCPR(X)およびCPR
(Y)の系を区分しており、プロセツサCPR(X)
の中央制御装置CC(X)配下の加入者Aの端末
SBUとプロセツサCPR(Y)の中央制御装置CC
(Y)配下の加入者Bの端末SBUとが、スピーチ
パスSP(X)およびSP(Y)を介して接続する。
この場合、フアイルメモリFM(X)内には加入
者Bに関するフアイルすなわち局データB(Y)
が格納されていないから、まずFM(X)内のバ
ツフア用フアイルエリアfm1(fm2でもよい)
に取り込む。この取り込みは、フアイルアクセス
部13(X)及び13(Y)により、プロセツサ
間通信手段(CCA)を介して行われる。その後、
加入者Aが加入者Bとの間で再び回線接続する際
には、FM(X)内のfm1にストアされている局
データB(Y)を用いて即座に回線設定できる。
FIG. 4 is a diagram showing a simplified configuration of an electronic exchange to which the method of the present invention is applied. In this figure,
The dotted line in the center is processor CPR (X) and CPR
The system of (Y) is divided, and the processor CPR (X)
Subscriber A's terminal under central control unit CC(X)
Central control unit CC for SBU and processor CPR (Y)
(Y) The terminal SBU of subscriber B under its control is connected via speech paths SP(X) and SP(Y).
In this case, the file memory FM(X) contains a file related to subscriber B, that is, station data B(Y).
is not stored, so first open the buffer file area fm1 (fm2 is also fine) in FM(X).
Incorporate into. This import is performed by the file access units 13(X) and 13(Y) via interprocessor communication means (CCA). after that,
When subscriber A reconnects to subscriber B, the line can be set up immediately using the station data B(Y) stored in fm1 in FM(X).

第5図は処理要求部インターフエースの一例を
説明するための図である。この処理要求部インタ
フエースについては既に第1図の処理要求受付部
12(X),12(Y)および第2図の“処理要
求部インタフエース”として概略の説明がなされ
ている。処理要求部インタフエースは、図示する
ようにRQ、WC、MHA、FLTYP、FMA、
RLDAR、FLNO等の情報を取扱う。他の空欄は
その他の情報であつてフアイルアクセスには関与
しないので詳述しない。RQはフアイルアクセス
の要求を示し、MMAは、メインメモリにおける
要求元のアドレスを示す。WCはワードカウン
ト、すなわち転送語数である。FLTYPはフアイ
ルタイプを意味し、論語“0”又は“1”の情報
である。“0”のときは、自内のフアイルメモリ
(プロセツサCPR(X)側であればFM(X)であ
る)内に当該要求フアイルが格納されていること
を示す。一方、“1”のときは、当該要求フアイ
ルが自内のフアイルメモリに格納されていないこ
とを示す。FLTYP=“0”であるときは、自内
のフアイルメモリに要求フアイルが存在するの
で、このときはFMAが有効になる。FMAはこの
ときのフアイルメモリアドレスを示す。一方、
FLTYP=“1”のときは他プロセツサ内のフア
イルメモリ(他プロセツサがCPR(Y)であれば
FM(Y)内に当該要求フアイルが存在するので、
このときはFMAは無効となり、RLDARおよび
FLNOが有効になつて、デイレクトリテーブルに
従う。FLNOはフアイルナンバーであり、フアイ
ル毎に割り当てられた論理番号であり、この論理
番号をもつてフアイルメモリへのアクセスを行
う。このアクセスによるフアイルの読出しの際
RLDARを用いる。RLDARは読出し時の相対ア
ドレスである。このような論理番号の形で
FMIOCS(第2図参照)に入力され、FMIOCSは
その論理番号に従つて他プロセツサへのアクセス
を開始する。この段階で、処理要求部は解放され
ることから、既述の第2の問題点が解消する。
FIG. 5 is a diagram for explaining an example of the processing request section interface. The processing request section interface has already been briefly explained as the processing request receiving section 12(X), 12(Y) in FIG. 1 and the "processing request section interface" in FIG. The processing request unit interface includes RQ, WC, MHA, FLTYP, FMA,
Handles information such as RLDAR and FLNO. The other blank fields contain other information and are not related to file access, so they will not be described in detail. RQ indicates a request for file access, and MMA indicates the address of the request source in main memory. WC is the word count, that is, the number of transferred words. FLTYP means file type, and is information of analects "0" or "1". When it is "0", it indicates that the requested file is stored in the internal file memory (FM(X) on the processor CPR(X) side). On the other hand, when it is "1", it indicates that the requested file is not stored in the internal file memory. When FLTYP="0", the requested file exists in the internal file memory, so FMA is enabled at this time. FMA indicates the file memory address at this time. on the other hand,
When FLTYP="1", the file memory in the other processor (if the other processor is CPR (Y))
Since the request file exists in FM(Y),
In this case, FMA is disabled and RLDAR and
FLNO is enabled and follows the directory table. FLNO is a file number, which is a logical number assigned to each file, and the file memory is accessed using this logical number. When reading a file using this access
Use RLDAR. RLDAR is a relative address when reading. in the form of logical numbers like this
The logical number is input to FMIOCS (see FIG. 2), and FMIOCS starts accessing other processors according to the logical number. At this stage, the processing requesting section is released, so the second problem mentioned above is solved.

第6図はデイレクトリテーブルの一例を示す図
である。このデイレクトリテーブルの概要につい
ては既に第2図を参照して説明したが、詳細には
図示するとおり、デイレクトリヘツドポインタ
DPと、優先用デイレクトリD1と、一般用デイ
レクトリD2とからなり、メインメモリMM内に
置かれる。デイレクトリヘツドポインタDPはテ
ーブルサイズを表わす領域TS1およびTS2と、
デイレクトリD1およびD2のそれぞれヘツドア
ドレスを表わす領域HA1およびHA2とからな
る。ここに、TS1,HA1の組は優先用、TS
2,HA2の組は一般用である。TS1,HA1は
デイレクトリD1を指定し、TS2,HA2はデ
イレクトリD2を指定する。そしてさらに、既述
のフアイルナンバーFLOに従つて所定の位置へ
飛ぶ。ここに一般用とは、コピーをとる必要のな
いフアイルに該当するものであり、優先用とはコ
ピーがバツフア用フアイルエリアにストアされる
ことのあるフアイルに該当するものである。優先
用デイレクトリ1内には、PROC、FMA、
BUFA、TIME等が収容されている。一般用デイ
レクトリD2内にはPROC、FMA等が収容され
ている。PROCは当該要求フアイルを有する他プ
ロセツサを示し、さらにFMAは、その他プロセ
ツサ内のフアイルメモリのアドレスを示す。一
方、BUFAは自プロセツサ内のバツフア用フア
イルエリアのアドレスであり、コピーがないとき
はBUFA=“0”である。BUFAが“0”以外の
ときは、使用時間TIMEに、当該コピーが形成さ
れてから現在に至るまでの時間が記録されてい
る。このTIMEは、限られた個数のバツフア用フ
アイルエリアを有効に使うため、古いコピーから
順番に捨てて新しいコピーと入れ替えるときの目
安となる。
FIG. 6 is a diagram showing an example of a directory table. The outline of this directory table has already been explained with reference to Figure 2, but in detail, as shown in the figure, the directory head pointer
It consists of a DP, a priority directory D1, and a general directory D2, and is placed in the main memory MM. The directory head pointer DP has areas TS1 and TS2 representing the table size,
It consists of areas HA1 and HA2 representing head addresses of directories D1 and D2, respectively. Here, the set of TS1 and HA1 is for priority, TS
2. HA2 set is for general use. TS1 and HA1 specify directory D1, and TS2 and HA2 specify directory D2. Furthermore, it flies to a predetermined position according to the file number FLO mentioned above. Here, the general use corresponds to a file that does not need to be copied, and the priority use corresponds to a file whose copy may be stored in the buffer file area. In priority directory 1, PROC, FMA,
Contains BUFA, TIME, etc. PROC, FMA, etc. are stored in the general directory D2. PROC indicates another processor that has the requested file, and FMA indicates the address of the file memory in the other processor. On the other hand, BUFA is the address of the buffer file area within its own processor, and when there is no copy, BUFA="0". When BUFA is other than "0", the usage time TIME records the time from when the copy was created to the present. This TIME is used as a guideline when discarding old copies and replacing them with new copies in order to effectively use the limited number of buffer file areas.

第7Aおよび7B図は本発明に基づく方法を実
施した場合の処理の流れを、フアイルアクセス要
求を発信した側について示すフローチヤートであ
り、主として第1図におけるフアイルアクセス部
13(X)(発信側をCPR(X)とするとき)で
行われる処理である。第7A図のSTARTでフア
イルアクセスが開始し、まずステツプaにて、当
該アクセス要求フアイルが自プロセツサ内にある
か、他プロセツサ内にあるかを第5図のFLTYP
を見て半断する。Yesであれば自プロセツサ内に
あるから、FMAが有効となり、ステツプbにて、
処料要求部インタフエースよりフアイルメモリア
ドレス(FMA)を求めて、ステツプcにて、自
プロセツサ内のフアイルメモリFMに対してアク
セスを行う。その後、第7B図のへ至る。
7A and 7B are flowcharts showing the flow of processing when implementing the method based on the present invention on the side that has sent a file access request, and mainly refers to the file access section 13(X) (on the sending side) in FIG. This is the process performed when CPR (X) is used. File access starts at START in FIG. 7A, and first, in step a, it is determined whether the access-requested file is in the own processor or another processor using FLTYP in FIG.
I saw it and cut it in half. If Yes, it is in the own processor, so FMA is enabled, and in step b,
The file memory address (FMA) is obtained from the processing request unit interface, and the file memory FM in the own processor is accessed in step c. After that, the process reaches the state shown in FIG. 7B.

ステツプaの結果がNoであるとき、つまり他
プロセツサ内にあるときは、ステツプdにおいて
当該アクセス要求フアイルの優先度を調べる。
“一般”であれば、自内にコピーは存在し得ない
から第7A図のへ飛ぶ。逆に、“優先”であれ
ば、自内にコピーが存在する可能性があるから、
ステツプeにて、当該アクセス要求フアイルのコ
ピーがバツフア用フアイルエリア(fm1又はfm
2)内にストアされているか否かを調べる。Yes
であれば、ステツプfに至り、そのコピーを用い
て、即座にフアイルアクセスを完了する。すなわ
ち、処理要求部したメインメモリ内の所定のエリ
ア(第3図のMM1)に回線設定用データをロー
デイングし、第4図に示すスピーチパス(同図中
の最上段の接続線)を確立する。ここに、フアイ
ルアクセスは完了し、RETURNに至つて次のフ
アイルアクセスを待つ。
If the result of step a is No, that is, if the file is in another processor, the priority of the access request file is checked in step d.
If it is "general", there can be no copies within the company, so jump to Figure 7A. On the other hand, if it is "priority", there is a possibility that a copy exists within the company, so
In step e, a copy of the access request file is stored in the buffer file area (fm1 or fm
2) Check whether it is stored in . Yes
If so, step f is reached and the copy is used to immediately complete the file access. That is, the line setting data is loaded into a predetermined area (MM 1 in Figure 3) in the main memory of the processing requester, and the speech path shown in Figure 4 (the connection line at the top in the figure) is established. do. At this point, the file access is completed, and the process returns to RETURN to wait for the next file access.

ステツプeにおいて、Noであると、すなわち
当該アクセス要求フアイルのコピーがバツフア用
フアイルエリア(fm1又はfm2)にストアされ
ていないときは、ステツプgにて通信用トランザ
クシヨン(TR)をハントし、その後第4図中央
のCCAで示すプロセツサ間通信を、第1図のプ
ロセツサ間通信制御部15で行う。すなわち、ス
テツプhで示すように、デイレクトリテーブル
(第6図)より通信情報を要求し、他プロセツサ
のうちのどのプロセツサか(第6図のPROC)、
そしてそのフアイルメモリのどのアドレス(同図
のFMAか)を設定すると、ステツプiにて通信
要求が発行され、上記のプロセツサ間通信が開始
される(ステツプj)。
If the answer in step e is No, that is, the copy of the access request file is not stored in the buffer file area (fm1 or fm2), the communication transaction (TR) is hunted in step g, and then The inter-processor communication indicated by CCA in the center of FIG. 4 is performed by the inter-processor communication control section 15 shown in FIG. That is, as shown in step h, communication information is requested from the directory table (Fig. 6), and which processor among the other processors (PROC in Fig. 6) is requested.
When which address of the file memory (FMA in the figure) is set, a communication request is issued at step i, and the above-mentioned inter-processor communication is started (step j).

ステツプjによるプロセツサ間通信により、他
プロセツサにより当該アクセス要求フアイルが転
送されてくるので、アクセス要求元のプロセツサ
は再起動される。これが第7B図の再起動(ステ
ツプJ)であり、引続きステツプkに至る。ここ
で、転送されて来たフイルについて、上記のステ
ツプdと同様に、その優先度を調べる。“優先”
であれば、コピーをとる必要があるから、ステツ
プlにて最も以前にアクセスしたバツフア用フア
イルエリア(fm1又はfm2)を求める。これは
デイレクトリテーブル内のTIME(第6図)を参
照して行われる。このエリアが決定されると、そ
こへ当該フアイル(回線設定用データ)のコピー
をストアしておく(ステツプm)。一方、上記ス
テツプkで、“一般”と判断されたときは、直接
ステツプnに飛び、コピーをとることなく、ステ
ツプfと同様、処理要求部の指定したメインメモ
リ内の所定のエリア(第3図MM1)に回線設定
用のデータをローデインする。このことはステツ
プmを経過した場合も同じである。
The access request file is transferred by another processor through the interprocessor communication in step j, so that the access requesting processor is restarted. This is the restart (step J) in FIG. 7B, which continues to step k. Here, the priority of the transferred file is checked in the same manner as in step d above. "priority"
If so, it is necessary to make a copy, so in step 1, the most recently accessed buffer file area (fm1 or fm2) is found. This is done by referring to TIME (FIG. 6) in the directory table. Once this area is determined, a copy of the file (line setting data) is stored there (step m). On the other hand, if it is determined to be "general" in step k above, the process jumps directly to step n, and, like step f, the process is moved to a predetermined area in the main memory (third Load the line setting data into Figure MM 1 ). This is the same even after step m has passed.

第8図は本発明に基づく方法を実施した場合の
処理の流れを、フアイルアクセスを要求された側
について示すフローチヤートである。このフロー
チヤートの位置付けは、第7A図のステツプjと
第7B図のステツプJの間である。第8図のステ
ツプaでは、第7A図のステツプiに応答して、
所定の通信情報(第6図のデイレクトリテーブル
内FMA)に基づき、そのフアイルメモリ(FM)
の指定のアドレスにアクセスする。ステツプbで
は、そのアクセスによつて得たフアイル(アクセ
ス結果)を、再びプロセツサ間通信によりアクセ
ス要求元のプロセツサに返送する。これを受け
て、第7B図のステツプJで再起動がかかり、か
くして一連のフアイルアクセスが完了し、次に生
ずるフアイルアクセスについて同様の操作が繰り
返される。
FIG. 8 is a flowchart showing the processing flow when the method based on the present invention is implemented on the side requested to access a file. The positioning of this flowchart is between step j in FIG. 7A and step J in FIG. 7B. In step a of FIG. 8, in response to step i of FIG. 7A,
Based on the specified communication information (FMA in the directory table in Figure 6), the file memory (FM)
access the specified address. In step b, the file obtained by the access (access result) is sent back to the processor that requested the access via inter-processor communication. In response to this, the system is restarted at step J in FIG. 7B, thus completing a series of file accesses, and the same operation is repeated for the next file access.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、バツフア
用フアイルエリアを設けることによつて、他プロ
セツサ内にあるフアイルであつても、その都度プ
ロセツサ間通信を行うことなく、これを入手でき
るから高速なフアイルアクセスが行え、呼処理時
間の短縮が図れる。
As explained above, according to the present invention, by providing a buffer file area, even files in other processors can be obtained without performing inter-processor communication each time, resulting in high-speed processing. File access can be performed and call processing time can be shortened.

又、上記のプロセツサ間通信を行うか否かの判
断もしなければならないことから新しいアクセス
ルーチンが必要であり、このアクセスルーチンの
実現のためにフアイルナンバーという要素を導入
していることから、処理要求部は、従来のように
全フアイルについて特別のフアイルルーチンを準
備したりこれを制御することから解放され、シス
テムの簡素化が図れる。
In addition, a new access routine is required because it is necessary to judge whether or not to perform the above-mentioned inter-processor communication, and since an element called a file number is introduced to realize this access routine, processing requests The system is freed from preparing and controlling special file routines for all files as in the past, and the system can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に基づくフアイルアクセス方法
における処理の概要を示す図、第2図は本発明に
係る方法を採用した電子交換機における処理概要
を示す図、第3図は本発明における特徴的な動作
を図解的に説明するための図、第4図は本発明の
方法を適用した電子交換機の構成を単純化して示
す図、第5図は処理要求部インタフエースの一例
を説明するための図、第6図はデイレクトリテー
ブルの一例を示す図、第7Aおよび7B図は本発
明に基づく方法を実施した場合の処理の流れを、
フアイルアクセス要求を発信した側について示す
フローチヤート、第8図は本発明に基づく方法を
実施した場合の処理の流れを、フアイルアクセス
を要求された側について示すフローチヤート、第
9図は本発明のアクセスフアイル制御方法が適用
される一般的な電子交換機の全体構成を示す模式
図である。 13(X),13(Y)……フアイルアクセス
部、15……プロセツサ間通信部、NW(X),
NW(Y)……ネツトワーク、CPR(X),CPR
(Y)……プロセツサ、FM(X),FM(Y)……
フアイルメモリ、fm1,fm2……バツフア用フ
アイルエリア。
FIG. 1 is a diagram showing an overview of processing in the file access method based on the present invention, FIG. 2 is a diagram showing an outline of processing in an electronic exchange that employs the method according to the present invention, and FIG. A diagram for schematically explaining the operation, FIG. 4 is a diagram showing a simplified configuration of an electronic exchange to which the method of the present invention is applied, and FIG. 5 is a diagram for explaining an example of the processing request unit interface. , FIG. 6 is a diagram showing an example of a directory table, and FIGS. 7A and 7B show the processing flow when implementing the method based on the present invention.
FIG. 8 is a flowchart showing the process flow when implementing the method based on the present invention for the side that has requested file access, and FIG. 9 is a flowchart showing the process flow when implementing the method based on the present invention. 1 is a schematic diagram showing the overall configuration of a general electronic exchange to which an access file control method is applied. 13(X), 13(Y)...File access section, 15...Interprocessor communication section, NW(X),
NW (Y)...Network, CPR (X), CPR
(Y)... Processor, FM (X), FM (Y)...
File memory, fm1, fm2...File area for buffers.

Claims (1)

【特許請求の範囲】 1 各々が多数の加入者に接続する複数のネツト
ワークと、 該複数のネツトワークを個々に制御する複数の
プロセツサと、 該複数のプロセツサ間での通信を担う通信手段
とを具備してなり、 各該プロセツサ内には、前記加入者に関する局
データあるいはプログラムをフアイルとして格納
するフアイルメモリを含んでなり、該フアイルを
読み出して前記加入者間の回線設定を行う電子交
換機において、 前記各プロセツサにおける各前記フアイルメモ
リ内に形成された複数のバツフア用フアイルエリ
アと、各メインメモリ内に形成されフアイルを管
理するデイレクトリテーブルとを備え、該デイレ
クトリテーブルの管理のもとで、該フアイルメモ
リ内のフアイルをアクセス制御することを特徴と
する電子交換機におけるフアイルアクセス制御方
法。
[Claims] 1. A plurality of networks each connected to a large number of subscribers, a plurality of processors that individually control the plurality of networks, and a communication means responsible for communication between the plurality of processors. , each of the processors includes a file memory for storing station data or programs regarding the subscribers as files, and an electronic exchange that reads the files and sets up lines between the subscribers. , comprising a plurality of buffer file areas formed in each of the file memories in each of the processors, and a directory table formed in each main memory for managing files, and under the management of the directory table, 1. A file access control method in an electronic exchange, characterized by controlling access to files in a file memory.
JP26064084A 1984-12-12 1984-12-12 File access control method in electronic exchange Granted JPS61139182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26064084A JPS61139182A (en) 1984-12-12 1984-12-12 File access control method in electronic exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26064084A JPS61139182A (en) 1984-12-12 1984-12-12 File access control method in electronic exchange

Publications (2)

Publication Number Publication Date
JPS61139182A JPS61139182A (en) 1986-06-26
JPH0257399B2 true JPH0257399B2 (en) 1990-12-04

Family

ID=17350725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26064084A Granted JPS61139182A (en) 1984-12-12 1984-12-12 File access control method in electronic exchange

Country Status (1)

Country Link
JP (1) JPS61139182A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0260600U (en) * 1988-10-26 1990-05-02

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022797A (en) * 1988-06-16 1990-01-08 Kokusai Denshin Denwa Co Ltd <Kdd> Decentralized switching system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0260600U (en) * 1988-10-26 1990-05-02

Also Published As

Publication number Publication date
JPS61139182A (en) 1986-06-26

Similar Documents

Publication Publication Date Title
JP2569370B2 (en) Highly reliable database management device
US5603003A (en) High speed file access control method and computer system including a plurality of storage subsystems connected on a bus
US10642817B2 (en) Index table update method, and device
US6205522B1 (en) DSP code swapping with continuous DSP execution
US20020073175A1 (en) Updating world wide web pages in a storage area network environment
JPH0257399B2 (en)
JPH06222916A (en) On-line real-time processor
JPS58223865A (en) Collective updating system for decentralized data base system
JPH0256666A (en) System for dynamically updating job network unitary control system generating information
JPS6077256A (en) Accessing method of data
JP2919240B2 (en) I/O priority control method
JP2704097B2 (en) Virtual protocol control system
KR960001080B1 (en) A data backup method for a real time database management
JPH086838A (en) Distributed system
JP2830445B2 (en) High-speed switching call channel control method for ISDN line
JPH04360248A (en) Remote file updating system
JPH04260141A (en) Data shared processor
JPS60108958A (en) Inter-processor information transfer control system
JP3374320B2 (en) Database access method and system using stateless protocol
JPH06259303A (en) Decentralized file system
JPH08202602A (en) File backup method
JPH0683251B2 (en) Computer communication method
JPH069042B2 (en) Sequential access control device for shared storage medium
JP2003076500A (en) Copy processing and data access method therefor, information processing system therefor, and disk controller for realizing it
JPH04339492A (en) private branch exchange