JPH0257722B2 - - Google Patents
Info
- Publication number
- JPH0257722B2 JPH0257722B2 JP59090225A JP9022584A JPH0257722B2 JP H0257722 B2 JPH0257722 B2 JP H0257722B2 JP 59090225 A JP59090225 A JP 59090225A JP 9022584 A JP9022584 A JP 9022584A JP H0257722 B2 JPH0257722 B2 JP H0257722B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- drain
- gate
- effect transistor
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims description 18
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
- H03F3/1855—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は少なくとも２個以上の電界効果トラン
ジスタ（FET）を縦続接続して構成される多段
増幅回路に係り、特に、簡単な回路構成によつて
低周波領域で周波数特性を改善することができる
帰還型増幅回路に関するものである。
ジスタ（FET）を縦続接続して構成される多段
増幅回路に係り、特に、簡単な回路構成によつて
低周波領域で周波数特性を改善することができる
帰還型増幅回路に関するものである。
従来の少なくとも２個以上のFETを縦続接続
して構成される多段増幅回路の一例として２段増
幅回路を第１図に示し説明すると、図において、
１，２はFET、３はFET１のドレインＤとFET
２のゲートＧとの間に接続された段間キヤパシタ
である。そして、FET１およびFET２の各ドレ
インＤはそれぞれ負荷インピーダンス４，５を介
してドレインバイアス電源端子６に接続され、各
ソースＳはそれぞれ接地され、各ゲートＧはそれ
ぞれゲートバイアス給電インピーダンス７，８を
介してゲートバイアス端子９に接続されている。
１０は初段帰還回路、１１は帰還直流カツトキヤ
パシタで、これらは直列に接続され、この直列回
路はFET１のドレインＤとゲートＧとの間に接
続されている。また、１２は２段目帰還回路、１
３は帰還部直流カツトキヤパシタで、これらは直
列に接続され、この直列回路はFET２のドレイ
ンＤとゲートＧとの間に接続されている。１４は
入力信号が印加される入力端子、１５は出力信号
が得られる出力端子で、この入力端子１４は
FET１のゲートＧに接続され、出力端子１５は
FET２のドレインＤに接続されている。
して構成される多段増幅回路の一例として２段増
幅回路を第１図に示し説明すると、図において、
１，２はFET、３はFET１のドレインＤとFET
２のゲートＧとの間に接続された段間キヤパシタ
である。そして、FET１およびFET２の各ドレ
インＤはそれぞれ負荷インピーダンス４，５を介
してドレインバイアス電源端子６に接続され、各
ソースＳはそれぞれ接地され、各ゲートＧはそれ
ぞれゲートバイアス給電インピーダンス７，８を
介してゲートバイアス端子９に接続されている。
１０は初段帰還回路、１１は帰還直流カツトキヤ
パシタで、これらは直列に接続され、この直列回
路はFET１のドレインＤとゲートＧとの間に接
続されている。また、１２は２段目帰還回路、１
３は帰還部直流カツトキヤパシタで、これらは直
列に接続され、この直列回路はFET２のドレイ
ンＤとゲートＧとの間に接続されている。１４は
入力信号が印加される入力端子、１５は出力信号
が得られる出力端子で、この入力端子１４は
FET１のゲートＧに接続され、出力端子１５は
FET２のドレインＤに接続されている。
このように構成された増幅回路において、
FET１のゲートＧに入力端子１４から入力信号
を供給すれば、この入力信号はFET１で増幅さ
れ、その出力は段間キヤパシタ３を介してFET
２のゲートＧに入力し更にこのFET２で増幅さ
れ、FET２のドレインＤに接続された出力端子
１５に出力信号が得られる。そして、FET１，
FET２の各ドレインＤからゲートＧにはそれぞ
れ初段帰還回路１０と帰還部直流カツトキヤパシ
タ１１および２段目帰還回路１２と帰還部直流カ
ツトキヤパシタ１３を介してそれぞれ帰環がかけ
られている。
FET１のゲートＧに入力端子１４から入力信号
を供給すれば、この入力信号はFET１で増幅さ
れ、その出力は段間キヤパシタ３を介してFET
２のゲートＧに入力し更にこのFET２で増幅さ
れ、FET２のドレインＤに接続された出力端子
１５に出力信号が得られる。そして、FET１，
FET２の各ドレインＤからゲートＧにはそれぞ
れ初段帰還回路１０と帰還部直流カツトキヤパシ
タ１１および２段目帰還回路１２と帰還部直流カ
ツトキヤパシタ１３を介してそれぞれ帰環がかけ
られている。
しかしながら、このような増幅回路において
は、１段の増幅器単位で帰還回路を有しているた
めに、段間の直流カツトのための段間キヤパシタ
以外に帰還ループの直流カツトのためのキヤパシ
タ１１，１３が必要であつた。
は、１段の増幅器単位で帰還回路を有しているた
めに、段間の直流カツトのための段間キヤパシタ
以外に帰還ループの直流カツトのためのキヤパシ
タ１１，１３が必要であつた。
したがつて、一般にｎの増幅器を構成するに
は、（2n−１）個のキヤパシタが必要で、構成が
複雑になると共に経済的でないという欠点があ
り、また、段間のキヤパシタ以外に帰還部に存在
するキヤパシタによつて低周波数領域における増
幅器の周波数特性が制限されるという特性上の欠
点があつた。
は、（2n−１）個のキヤパシタが必要で、構成が
複雑になると共に経済的でないという欠点があ
り、また、段間のキヤパシタ以外に帰還部に存在
するキヤパシタによつて低周波数領域における増
幅器の周波数特性が制限されるという特性上の欠
点があつた。
また、この回路をIC（集積回路）内部に構成す
る場合には、キヤパシタの容量の和がICのチツ
プサイズを決定するといえるほど、寸法に対する
影響力を持つており、経済的にICを設計・生産
する上でも、回路内のキヤパシタの容量値を極力
小さくすることが強く求められる。そのために
は、第１に使用するキヤパシタの数を減少させる
工夫が必要となり、第２に必要最小限の容量値で
構成する工夫が必要となる。
る場合には、キヤパシタの容量の和がICのチツ
プサイズを決定するといえるほど、寸法に対する
影響力を持つており、経済的にICを設計・生産
する上でも、回路内のキヤパシタの容量値を極力
小さくすることが強く求められる。そのために
は、第１に使用するキヤパシタの数を減少させる
工夫が必要となり、第２に必要最小限の容量値で
構成する工夫が必要となる。
本発明は以上の点に鑑み、このような欠点を除
去すると共にかかる要請を満足すべくなされたも
ので、その目的は簡単な回路構成によつて、低周
波領域での周波数特性を改善することができる増
幅回路を提供することにある。
去すると共にかかる要請を満足すべくなされたも
ので、その目的は簡単な回路構成によつて、低周
波領域での周波数特性を改善することができる増
幅回路を提供することにある。
このような目的を達成するため、本発明は、互
いに連続して接続される複数の電界効果トランジ
スタと、ゲートに入力信号が供給される初段の電
界効果トランジスタのドレインと次段の電界効果
トランジスタのゲートを接続するキヤパシタと、
上記初段の電界効果トランジスタのゲートと上記
次段の電界効果トランジスタのゲートを接続する
負帰還用インピーダンスと、上記初段の電界効果
トランジスタのドレインと上記次段の電界効果ト
ランジスタのドレインを接続する負帰還用インピ
ーダンスとを具備し、最終段の電界効果トランジ
スタのドレインより出力信号を取り出すようにし
たものである。
いに連続して接続される複数の電界効果トランジ
スタと、ゲートに入力信号が供給される初段の電
界効果トランジスタのドレインと次段の電界効果
トランジスタのゲートを接続するキヤパシタと、
上記初段の電界効果トランジスタのゲートと上記
次段の電界効果トランジスタのゲートを接続する
負帰還用インピーダンスと、上記初段の電界効果
トランジスタのドレインと上記次段の電界効果ト
ランジスタのドレインを接続する負帰還用インピ
ーダンスとを具備し、最終段の電界効果トランジ
スタのドレインより出力信号を取り出すようにし
たものである。
以下、図面に基づき本発明の実施例を詳細に説
明する。
明する。
第２図は本発明による増幅回路の一実施例を示
す回路図で、互いに連続して接続される複数の
FETを用い初段のFETのゲートに入力信号を印
加し、次段のFETのドレインより出力信号を取
り出す２段増幅回路の一例を示すものである。
す回路図で、互いに連続して接続される複数の
FETを用い初段のFETのゲートに入力信号を印
加し、次段のFETのドレインより出力信号を取
り出す２段増幅回路の一例を示すものである。
この第２図において第１図と同一符号のものは
相当部分を示し、１６は初段のFET１のゲート
Ｇと次段のFET２のゲートＧを接続する負帰還
用インピーダンス、１７は初段のFET１のドレ
インＤと次段のFET２のドレインＤを接続する
負帰還用インピーダンスである。そして、これら
インピーダンス１６，１７は帰還回路のインピー
ダンスで、抵抗やインダクタンスまたはそれらの
結合回路のように直流分を通す素子で構成される
ものである。
相当部分を示し、１６は初段のFET１のゲート
Ｇと次段のFET２のゲートＧを接続する負帰還
用インピーダンス、１７は初段のFET１のドレ
インＤと次段のFET２のドレインＤを接続する
負帰還用インピーダンスである。そして、これら
インピーダンス１６，１７は帰還回路のインピー
ダンスで、抵抗やインダクタンスまたはそれらの
結合回路のように直流分を通す素子で構成される
ものである。
つぎにこの第２図に示す実施例の動作を説明す
る。
る。
まず、入力端子１４からの入力信号は初段の
FET１のゲートＧに印加して増幅され、そのド
レインＤからの出力は段間キヤパシタ３を介して
次段のFET２のゲートＧに入力しこの次段の
FET２で更に増幅され、次段のFET２のドレイ
ンＤに接続した出力端子１５に出力信号が得られ
る。
FET１のゲートＧに印加して増幅され、そのド
レインＤからの出力は段間キヤパシタ３を介して
次段のFET２のゲートＧに入力しこの次段の
FET２で更に増幅され、次段のFET２のドレイ
ンＤに接続した出力端子１５に出力信号が得られ
る。
いま、帰還方式に工夫を施し、１段目の帰還イ
ンピーダンスとして負帰還用インピーダンス１６
を互いに同電位であるFET１のゲートＧとFET
２のゲートＧの間に設ける。ここで、ゲートバイ
アス端子９とFETのゲート間に電流の流れない
ような条件で増幅器を動作させる場合には、ゲー
トバイアス給電インピーダンス７，８のいずれか
一方を省略することもできる。
ンピーダンスとして負帰還用インピーダンス１６
を互いに同電位であるFET１のゲートＧとFET
２のゲートＧの間に設ける。ここで、ゲートバイ
アス端子９とFETのゲート間に電流の流れない
ような条件で増幅器を動作させる場合には、ゲー
トバイアス給電インピーダンス７，８のいずれか
一方を省略することもできる。
また、FET１とFET２のデバイスパロメータ
と負荷インピーダンス４，５を選べば、FET１
のドレインＤとFET２のドレインＤは同電位に
することができるので、これらの間、すなわち、
FET１，２のドレインＤ間に負帰還インピーダ
ンス１７を２段目の帰還回路として設けると、帰
還ループに直流カツトのコンデンサを有さない帰
還型増幅回路を構成することができる。
と負荷インピーダンス４，５を選べば、FET１
のドレインＤとFET２のドレインＤは同電位に
することができるので、これらの間、すなわち、
FET１，２のドレインＤ間に負帰還インピーダ
ンス１７を２段目の帰還回路として設けると、帰
還ループに直流カツトのコンデンサを有さない帰
還型増幅回路を構成することができる。
したがつて、一般にｎ段の帰還増幅器を構成す
るための直流カツトのキヤパシタの必要個数は
（ｎ−１）個であり、従来の（2n−１）個と比較
して半分以下に減少させることができ、帰還ルー
プのキヤパシタが省略できるため、従来の回路に
比して構成が簡単となり、構成の簡素化に伴つて
価格を低減することができ、また、低周波領域で
の周波数特性が改善される。
るための直流カツトのキヤパシタの必要個数は
（ｎ−１）個であり、従来の（2n−１）個と比較
して半分以下に減少させることができ、帰還ルー
プのキヤパシタが省略できるため、従来の回路に
比して構成が簡単となり、構成の簡素化に伴つて
価格を低減することができ、また、低周波領域で
の周波数特性が改善される。
以上本発明を２段増幅回路の場合を例にとつて
説明したが、本発明はこれに限定されるものでは
なく、互いに連続して縦続接続される多段増幅回
路に適用できることは云うまでもない。
説明したが、本発明はこれに限定されるものでは
なく、互いに連続して縦続接続される多段増幅回
路に適用できることは云うまでもない。
以上の説明から明らかなように、本発明によれ
ば、複雑な手段を用いることなく、多段の帰還型
増幅器において帰還回路に工夫を施した簡単な回
路構成によつて、直流カツトのキヤパシタの必要
個数を従来回路の半分以下に減少させることがで
き、また、集積回路を実現する際にはチツプ面積
を決定する大きな要因であるキヤパシタの面積を
低減させることができ、さらに、帰還ループにキ
ヤパシタを介さないため低周波領域における増幅
器の周波数特性を改善することができるので、実
用上の効果は極めて大である。また、構成の簡素
化にともなつて価格を低限することができるとい
う点において極めて有効である。
ば、複雑な手段を用いることなく、多段の帰還型
増幅器において帰還回路に工夫を施した簡単な回
路構成によつて、直流カツトのキヤパシタの必要
個数を従来回路の半分以下に減少させることがで
き、また、集積回路を実現する際にはチツプ面積
を決定する大きな要因であるキヤパシタの面積を
低減させることができ、さらに、帰還ループにキ
ヤパシタを介さないため低周波領域における増幅
器の周波数特性を改善することができるので、実
用上の効果は極めて大である。また、構成の簡素
化にともなつて価格を低限することができるとい
う点において極めて有効である。
第１図は従来の増幅回路の一例を示す回路図、
第２図は本発明による増幅回路の一実施例を示す
回路図である。 １，２……FET、３……段間キヤパシタ、１
６，１７……負帰還用インピーダンス。
第２図は本発明による増幅回路の一実施例を示す
回路図である。 １，２……FET、３……段間キヤパシタ、１
６，１７……負帰還用インピーダンス。
Claims (1)
- １ 少なくとも２個以上の電界効果トランジスタ
を縦続接続して構成される多段増幅回路におい
て、互いに連続して接続される複数の電界効果ト
ランジスタと、ゲートに入力信号が供給される初
段の電界効果トランジスタのドレインと次段の電
界効果トランジスタのゲートを接続するキヤパシ
タと、前記初段の電界効果トランジスタのゲート
と前記次段の電界効果トランジスタのゲートを接
続する負帰還用インピーダンスと、前記初段の電
界効果トランジスタのドレインと前記次段の電界
効果トランジスタのドレインを接続する負帰還用
インピーダンスとを具備し、最終段の電界効果ト
ランジスタのドレインより出力信号を取り出すよ
うにしたことを特徴とする増幅回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090225A JPS60235513A (ja) | 1984-05-08 | 1984-05-08 | 増幅回路 |
| US06/730,335 US4591802A (en) | 1984-05-08 | 1985-05-03 | Feedback amplifier circuit including cascade connected field effect transistors |
| DE8585303172T DE3585050D1 (de) | 1984-05-08 | 1985-05-03 | Verstaerkerschaltung. |
| EP85303172A EP0161885B1 (en) | 1984-05-08 | 1985-05-03 | Amplifier circuit |
| CA000480791A CA1208315A (en) | 1984-05-08 | 1985-05-06 | Amplifier circuit |
| AU42032/85A AU571816B2 (en) | 1984-05-08 | 1985-05-07 | Cascade fet amplifier with negative feedback |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090225A JPS60235513A (ja) | 1984-05-08 | 1984-05-08 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60235513A JPS60235513A (ja) | 1985-11-22 |
| JPH0257722B2 true JPH0257722B2 (ja) | 1990-12-05 |
Family
ID=13992539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59090225A Granted JPS60235513A (ja) | 1984-05-08 | 1984-05-08 | 増幅回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4591802A (ja) |
| EP (1) | EP0161885B1 (ja) |
| JP (1) | JPS60235513A (ja) |
| AU (1) | AU571816B2 (ja) |
| CA (1) | CA1208315A (ja) |
| DE (1) | DE3585050D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3814041A1 (de) * | 1988-04-26 | 1989-11-09 | Standard Elektrik Lorenz Ag | Steuerbarer wechselspannungsverstaerker |
| FR2633119B1 (fr) * | 1988-06-21 | 1990-11-09 | Labo Electronique Physique | Circuit actif hyperfrequences du type passe-tout |
| FR2640444B1 (ja) * | 1988-12-09 | 1991-03-15 | Labo Electronique Physique | |
| FR2644653B1 (fr) * | 1989-03-14 | 1991-05-31 | Labo Electronique Physique | Dispositif semiconducteur integre incluant un circuit isolateur actif |
| DE4240881C1 (de) * | 1992-12-04 | 1994-03-31 | Sel Alcatel Ag | Transistorverstärkerkaskade |
| JP2570961B2 (ja) * | 1993-04-14 | 1997-01-16 | 日本電気株式会社 | 半導体集積回路 |
| US5590412A (en) * | 1993-11-19 | 1996-12-31 | Sanyo Electric Co., Ltd. | Communication apparatus using common amplifier for transmission and reception |
| FR2763183A1 (fr) * | 1997-05-07 | 1998-11-13 | Philips Electronics Nv | Dispositif incluant un circuit amplificateur large-bande |
| US5977834A (en) * | 1998-04-03 | 1999-11-02 | Cbs Corporation | Preamplifier system |
| US6008694A (en) * | 1998-07-10 | 1999-12-28 | National Scientific Corp. | Distributed amplifier and method therefor |
| JP4652130B2 (ja) * | 2004-06-04 | 2011-03-16 | パナソニック株式会社 | 多段増幅装置、並びにそれを用いた受信回路及び送信回路 |
| US7128264B2 (en) * | 2004-07-23 | 2006-10-31 | Symbol Technologies, Inc: | Electro-optical reader with improved performance in high intensity ambient light |
| WO2008093477A1 (ja) * | 2007-01-30 | 2008-08-07 | Renesas Technology Corp. | Ｒｆ増幅装置 |
-
1984
- 1984-05-08 JP JP59090225A patent/JPS60235513A/ja active Granted
-
1985
- 1985-05-03 US US06/730,335 patent/US4591802A/en not_active Expired - Lifetime
- 1985-05-03 DE DE8585303172T patent/DE3585050D1/de not_active Expired - Lifetime
- 1985-05-03 EP EP85303172A patent/EP0161885B1/en not_active Expired
- 1985-05-06 CA CA000480791A patent/CA1208315A/en not_active Expired
- 1985-05-07 AU AU42032/85A patent/AU571816B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0161885A2 (en) | 1985-11-21 |
| CA1208315A (en) | 1986-07-22 |
| EP0161885A3 (en) | 1988-01-20 |
| JPS60235513A (ja) | 1985-11-22 |
| AU571816B2 (en) | 1988-04-21 |
| DE3585050D1 (de) | 1992-02-13 |
| EP0161885B1 (en) | 1992-01-02 |
| US4591802A (en) | 1986-05-27 |
| AU4203285A (en) | 1985-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3811557B2 (ja) | 複数周波数帯域高効率線形電力増幅器 | |
| JPH0257722B2 (ja) | ||
| US5389891A (en) | Semiconductor device comprising a two-stage differential amplifier | |
| US6265944B1 (en) | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JP3373435B2 (ja) | 抵抗帰還トランジスタ | |
| JP2682415B2 (ja) | 半導体集積回路 | |
| US5059922A (en) | High speed low offset CMOS amplifier with power supply noise isolation | |
| US5268650A (en) | Amplifier circuit with bipolar and field-effect transistors | |
| JPH01236811A (ja) | 高周波発振器 | |
| JP2701572B2 (ja) | 低雑音増幅器 | |
| JPH06103808B2 (ja) | 分布型増幅器 | |
| JPH02265309A (ja) | マイクロ波多段増幅器 | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| JP2594624B2 (ja) | 分布型増幅器 | |
| JPH11136047A (ja) | 高周波電力増幅器 | |
| JPS611104A (ja) | モノリシツク集積回路多段増幅器 | |
| JP2605871B2 (ja) | 電界効果トランジスタおよびこれを用いた集積回路 | |
| JPH05343928A (ja) | 負帰還型ｆｅｔ増幅器及びそれを含む多段ｆｅｔ増幅器 | |
| JPS63224508A (ja) | モノリシツクマイクロ波集積回路多段増幅器 | |
| JPH07112134B2 (ja) | 高周波増幅器 | |
| JPS6218805A (ja) | 化合物半導体増幅回路 | |
| JPS6381841A (ja) | 高周波集積回路 | |
| JPS62190910A (ja) | 増幅回路 | |
| JPH06350358A (ja) | 平衡変換回路 |