JPH0258236B2 - - Google Patents
Info
- Publication number
- JPH0258236B2 JPH0258236B2 JP9626181A JP9626181A JPH0258236B2 JP H0258236 B2 JPH0258236 B2 JP H0258236B2 JP 9626181 A JP9626181 A JP 9626181A JP 9626181 A JP9626181 A JP 9626181A JP H0258236 B2 JPH0258236 B2 JP H0258236B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- multilayer ceramic
- substrate
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Laminated Bodies (AREA)
- Ceramic Products (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、焼成時における収縮による基板上導
体層の変形および精度のばらつきを防止する多層
セラミツク基板の製造方法に関するものである。
体層の変形および精度のばらつきを防止する多層
セラミツク基板の製造方法に関するものである。
従来、IC等の実装用多層セラミツク基板はア
ルミナ基板上に導体配線層、絶縁層を交互に印刷
する方法によつて多層構造が実現されていた。
ルミナ基板上に導体配線層、絶縁層を交互に印刷
する方法によつて多層構造が実現されていた。
この方法では、多層の印刷ごとに焼成を行なわ
なければならず、作業性の面でも経済性の面でも
欠点があり、さらに微細パターンの設計が困難で
層数も５層以下の積層しか出来なかつた。さらに
近年、コンピユータ、通信、民生機器等々の高性
能化や小型化に伴つて配線密度の高いLSI実装用
の多層セラミツク基板を要望する声が日に日に高
まつている。
なければならず、作業性の面でも経済性の面でも
欠点があり、さらに微細パターンの設計が困難で
層数も５層以下の積層しか出来なかつた。さらに
近年、コンピユータ、通信、民生機器等々の高性
能化や小型化に伴つて配線密度の高いLSI実装用
の多層セラミツク基板を要望する声が日に日に高
まつている。
そこで、前記欠点を解決し、かつ、配線密度の
高いLSIの実装用多層セラミツク基板の製造方法
としてグリーンシート積層法による多層セラミツ
ク基板が最も注目されている。
高いLSIの実装用多層セラミツク基板の製造方法
としてグリーンシート積層法による多層セラミツ
ク基板が最も注目されている。
第１図にグリーンシート積層法によつて形成さ
れた多層セラミツク基板の断面図を模式的に示
す。一般にグリーンシート積層法による多層セラ
ミツク基板の製造は、先ず厚み0.01〜0.2mmのグ
リーンシート１の上にスクリーン印刷法等によ
り、例えば金・白金・モリブデン若しくはタング
ステンなど、又はこれらの一種類以上を含む導体
配線層２を印刷し、さらには0.2mm以下の径をも
つスルーホール３に上下導体配線層間の導通が可
能になるように導体を埋める。そしてこれらの印
刷されたグリーンシートを積層し熱圧着した後、
焼成せしめることによつて多層セラミツク基板が
作られていた。
れた多層セラミツク基板の断面図を模式的に示
す。一般にグリーンシート積層法による多層セラ
ミツク基板の製造は、先ず厚み0.01〜0.2mmのグ
リーンシート１の上にスクリーン印刷法等によ
り、例えば金・白金・モリブデン若しくはタング
ステンなど、又はこれらの一種類以上を含む導体
配線層２を印刷し、さらには0.2mm以下の径をも
つスルーホール３に上下導体配線層間の導通が可
能になるように導体を埋める。そしてこれらの印
刷されたグリーンシートを積層し熱圧着した後、
焼成せしめることによつて多層セラミツク基板が
作られていた。
しかしながら、従来のこのグリーンシート積層
法においては、焼成時における各グリーンシート
の収縮率が不均一であること、および導体とセラ
ミツクとの収縮率が本質的に異なつていること、
さらに導体パターン密度の不均一等に起因して基
板最上面の導体層の変形および寸法精度のばらつ
きが発生する欠点があり、塔載する微細なLSI、
IC等のピン位置と正確に一致しない場合が生じ、
それが多層セラミツク基板の製造における歩留り
を低下させていた。
法においては、焼成時における各グリーンシート
の収縮率が不均一であること、および導体とセラ
ミツクとの収縮率が本質的に異なつていること、
さらに導体パターン密度の不均一等に起因して基
板最上面の導体層の変形および寸法精度のばらつ
きが発生する欠点があり、塔載する微細なLSI、
IC等のピン位置と正確に一致しない場合が生じ、
それが多層セラミツク基板の製造における歩留り
を低下させていた。
本発明の目的は、このような従来法の欠点であ
る、焼成時の収縮による基板最上面の導体層の変
形および寸法精度のばらつきを防止せしめた多層
セラミツク基板の製造方法を提供することにあ
る。
る、焼成時の収縮による基板最上面の導体層の変
形および寸法精度のばらつきを防止せしめた多層
セラミツク基板の製造方法を提供することにあ
る。
本発明によれば、導体層を形成した所定枚数の
グリーンシートを重ね、さらにその上にスルーホ
ールを設けたグリーンシートを重ねて熱圧着して
焼成し、その焼成された積層体最上層に導体層を
形成しその導体層を焼成することを特徴とする多
層セラミツク基板の製造方法が得られる。
グリーンシートを重ね、さらにその上にスルーホ
ールを設けたグリーンシートを重ねて熱圧着して
焼成し、その焼成された積層体最上層に導体層を
形成しその導体層を焼成することを特徴とする多
層セラミツク基板の製造方法が得られる。
以下本発明について図面を用いて説明する。
第２図は、本発明の一実施例を説明するための
切り欠き断面斜視図である。スルーホールの開い
たグリーンシート１上に導体配線層２を印刷した
ものを積層する。このとき基板最上部に導体配線
層を印刷していないスルーホールの開いたグリー
ンシート１１を積層する。導体物質として例えば
Au，Al，Ag，Pt，Ｗ，Pd，Cu，Ni，Cr、若し
くはMo等々の単体又はこれらを１以上含む合金
が好都合である。
切り欠き断面斜視図である。スルーホールの開い
たグリーンシート１上に導体配線層２を印刷した
ものを積層する。このとき基板最上部に導体配線
層を印刷していないスルーホールの開いたグリー
ンシート１１を積層する。導体物質として例えば
Au，Al，Ag，Pt，Ｗ，Pd，Cu，Ni，Cr、若し
くはMo等々の単体又はこれらを１以上含む合金
が好都合である。
この積層体を焼成するのであるが、この時、各
グリーンシートの収縮率が不均一であること、お
よび導体とセラミツクとの収縮率が本質的に異な
つていること、さらに導体パターン密度の不均一
等により、基板には長さ方向の形状の変形、ひず
みが発生する危険性がある。当然基板最上層にお
いても同様であり長さ方向の形状の変形、ひずみ
が発生する危険性がある。
グリーンシートの収縮率が不均一であること、お
よび導体とセラミツクとの収縮率が本質的に異な
つていること、さらに導体パターン密度の不均一
等により、基板には長さ方向の形状の変形、ひず
みが発生する危険性がある。当然基板最上層にお
いても同様であり長さ方向の形状の変形、ひずみ
が発生する危険性がある。
一般に基板最上層は、例えばIC、LSI等のチツ
プを塔載・ボンデイングしたり、また外部との接
続に利用したりするための層であり、普通ランド
状の導体層が形成されることになる。そこで下部
導体層とスルーホールを介して接続される最上部
導体層の各ランドの形状は一般に基板内部の導体
配線パターンに比して面積的には大きく取ること
が可能なため、最上部導体層を形成していない焼
成基板の長さ方向の形状の変形・ひずみ、すなわ
ち、ある程度の範囲内で収縮率のばらつきを考慮
して設計することが十分可能である。
プを塔載・ボンデイングしたり、また外部との接
続に利用したりするための層であり、普通ランド
状の導体層が形成されることになる。そこで下部
導体層とスルーホールを介して接続される最上部
導体層の各ランドの形状は一般に基板内部の導体
配線パターンに比して面積的には大きく取ること
が可能なため、最上部導体層を形成していない焼
成基板の長さ方向の形状の変形・ひずみ、すなわ
ち、ある程度の範囲内で収縮率のばらつきを考慮
して設計することが十分可能である。
次にこの焼成された基板最上層に第３図に示す
ごとく収縮による長さ方向の形状の変形・ひずみ
を考慮して導体層２１を印刷し、焼成する。この
焼成は導体を焼成するためだけのものでこの段階
では基板の収縮は起らないため、印刷された基板
最上層の導体層精度は印刷による精度範囲内にあ
り、非常に精度のよいチツプ搭載面（基板最上
層）をもつ多層セラミツク基板が得られることに
なる。
ごとく収縮による長さ方向の形状の変形・ひずみ
を考慮して導体層２１を印刷し、焼成する。この
焼成は導体を焼成するためだけのものでこの段階
では基板の収縮は起らないため、印刷された基板
最上層の導体層精度は印刷による精度範囲内にあ
り、非常に精度のよいチツプ搭載面（基板最上
層）をもつ多層セラミツク基板が得られることに
なる。
このように、一般焼成した基板に導体を印刷し
さらに導体を焼成させる本発明の多層セラミツク
基板の製造方法を採用することにより、基板最上
層とそれより下部層との導体の接続を考慮して基
板最上層の導体パターンを余裕をもたせて設計す
ることで厳密な基板の収縮率のコントロールを必
要としないとも、IC、LSI等の塔載面（基板最上
層）の位置精度を十分良好にすることが出来るよ
うになつた。
さらに導体を焼成させる本発明の多層セラミツク
基板の製造方法を採用することにより、基板最上
層とそれより下部層との導体の接続を考慮して基
板最上層の導体パターンを余裕をもたせて設計す
ることで厳密な基板の収縮率のコントロールを必
要としないとも、IC、LSI等の塔載面（基板最上
層）の位置精度を十分良好にすることが出来るよ
うになつた。
第１図は多層セラミツク基板の断面図、第２図
及び第３図は本発明の実施例を説明するための多
層セラミツク基板の切り欠き斜視断面図である。 図において、１はセラミツクグリーンシート、
２は導体配線層、３はスルーホール、１１は導体
印刷をしていないスルーホールの開いたセラミツ
クグリーンシート、２１は基板焼成後印刷した導
体層である。
及び第３図は本発明の実施例を説明するための多
層セラミツク基板の切り欠き斜視断面図である。 図において、１はセラミツクグリーンシート、
２は導体配線層、３はスルーホール、１１は導体
印刷をしていないスルーホールの開いたセラミツ
クグリーンシート、２１は基板焼成後印刷した導
体層である。
Claims (1)
- １ 導体層を形成した所定枚数のグリーンシート
を重ね、さらにその上にスルーホールを設けたグ
リーンシートを重ねて熱圧着して焼成し、その焼
成された積層体最上層に導体層を形成しその導体
層を焼成することを特徴とする多層セラミツク基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9626181A JPS57209891A (en) | 1981-06-22 | 1981-06-22 | Manufacture of multilayer ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9626181A JPS57209891A (en) | 1981-06-22 | 1981-06-22 | Manufacture of multilayer ceramic substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57209891A JPS57209891A (en) | 1982-12-23 |
| JPH0258236B2 true JPH0258236B2 (ja) | 1990-12-07 |
Family
ID=14160230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9626181A Granted JPS57209891A (en) | 1981-06-22 | 1981-06-22 | Manufacture of multilayer ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57209891A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105832B2 (ja) * | 1989-03-27 | 1994-12-21 | 日本碍子株式会社 | セラミック多層配線基板およびその製造方法 |
-
1981
- 1981-06-22 JP JP9626181A patent/JPS57209891A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57209891A (en) | 1982-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879156A (en) | Multilayered ceramic substrate having solid non-porous metal conductors | |
| EP0043029A2 (en) | Sintered multi-layer ceramic substrate and method of making same | |
| JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| JP2010249828A (ja) | 電子部品検査用配線基板およびその製造方法 | |
| US6217990B1 (en) | Multilayer circuit board having no local warp on mounting surface thereof | |
| JP2003304072A (ja) | 多層配線基板及びその製造方法 | |
| JP3508905B2 (ja) | 配線基板とその製造方法 | |
| JPH0258236B2 (ja) | ||
| JP2703850B2 (ja) | セラミックス配線基板の製造方法 | |
| JP2906697B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPH0247869B2 (ja) | ||
| JP4413375B2 (ja) | キャパシタ内蔵インターポーザ及びその製造方法 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH0738217A (ja) | セラミック基板 | |
| JP4335393B2 (ja) | 配線基板およびその製造方法 | |
| JP2002344140A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH06302961A (ja) | 混成多層配線基板とその製造方法 | |
| JPH0645757A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3105362B2 (ja) | 高密度ｉｃパッケージ及びその製造方法 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JPH0722752A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2860212B2 (ja) | 受動部品内蔵型多層回路基板及び受動部品調整方法 | |
| JPH0738258A (ja) | 多層セラミック焼結体の製造方法 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JP2001028481A (ja) | 多層配線基板およびその製造方法 |