JPH0258641B2 - - Google Patents
Info
- Publication number
- JPH0258641B2 JPH0258641B2 JP9428980A JP9428980A JPH0258641B2 JP H0258641 B2 JPH0258641 B2 JP H0258641B2 JP 9428980 A JP9428980 A JP 9428980A JP 9428980 A JP9428980 A JP 9428980A JP H0258641 B2 JPH0258641 B2 JP H0258641B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- resistor
- semiconductor switch
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
本発明は電流を電圧に変換する回路において、
電流―電圧変換用抵抗器を切換える際に発生する
スパイクノイズを抑制した抵抗器切換え回路に関
するものである。
電流―電圧変換用抵抗器を切換える際に発生する
スパイクノイズを抑制した抵抗器切換え回路に関
するものである。
第１図は従来の抵抗器切換え回路付電流―電圧
変換回路のブロツク図である。この回路は高利得
増幅器４の一方の入力端と入力端子１間に接続さ
れた試験素子３に流れる電流Ｉを、帰還抵抗器５
等により電圧に変換し、出力端子１１に該電流Ｉ
に比例した電圧を発生させるものである。ここで
帰還抵抗器は試験素子３に流れる電流の大きさに
応じて通常切換えられる。この切換えはスイツチ
（リードリレー）７により行なわれる。しかしな
がら、例えばスイツチ７をオンにした瞬間には、
増幅器４の応答にはどうしてもある期間が必要な
ため、出力電圧VAは変化せず、増幅器４の入力
電圧VBにスパイクノイズが発生する（VBは除々
に零になる）。このスパイクノイズは通常数Ｖに
もなり、試験素子３として半導体素子を接続した
場合には、その測定条件を変えてしまう等に悪影
響を及ぼす。
変換回路のブロツク図である。この回路は高利得
増幅器４の一方の入力端と入力端子１間に接続さ
れた試験素子３に流れる電流Ｉを、帰還抵抗器５
等により電圧に変換し、出力端子１１に該電流Ｉ
に比例した電圧を発生させるものである。ここで
帰還抵抗器は試験素子３に流れる電流の大きさに
応じて通常切換えられる。この切換えはスイツチ
（リードリレー）７により行なわれる。しかしな
がら、例えばスイツチ７をオンにした瞬間には、
増幅器４の応答にはどうしてもある期間が必要な
ため、出力電圧VAは変化せず、増幅器４の入力
電圧VBにスパイクノイズが発生する（VBは除々
に零になる）。このスパイクノイズは通常数Ｖに
もなり、試験素子３として半導体素子を接続した
場合には、その測定条件を変えてしまう等に悪影
響を及ぼす。
本発明は上述欠点を除去するためになされたも
ので抵抗器切換え時に発生するスパイクノイズを
抑制し、且つその大きさおよび切換え時間を抑制
できる回路を提供せんとするものである。
ので抵抗器切換え時に発生するスパイクノイズを
抑制し、且つその大きさおよび切換え時間を抑制
できる回路を提供せんとするものである。
第２図は本発明による電流―電圧変換回路にお
ける抵抗器切換え回路のブロツク図である。第１
図と同一部分には同一符号が付してある。第３図
は第２図の回路の動作説明図である。第１図と異
なる部分のみ説明する。抵抗器９と直列に半導体
スイツチ、例えば接合形FET，MOSFET、バイ
ポーラトランジスタ等が接続される。半導体スイ
ツチ１３の制御端子（例えばFETのゲート）に
は鋸歯状波信号発生器１５の一方の端子が接続さ
れ、そして該発生器１５の他方の端子はスイツチ
１７の共通端子ｓに接続される。共通端子ｓは後
述するように出力端子１１に接続された接点ｐま
たは基準電位点に接続された接点Ｑに選択的に接
続される。以下動作を説明する。
ける抵抗器切換え回路のブロツク図である。第１
図と同一部分には同一符号が付してある。第３図
は第２図の回路の動作説明図である。第１図と異
なる部分のみ説明する。抵抗器９と直列に半導体
スイツチ、例えば接合形FET，MOSFET、バイ
ポーラトランジスタ等が接続される。半導体スイ
ツチ１３の制御端子（例えばFETのゲート）に
は鋸歯状波信号発生器１５の一方の端子が接続さ
れ、そして該発生器１５の他方の端子はスイツチ
１７の共通端子ｓに接続される。共通端子ｓは後
述するように出力端子１１に接続された接点ｐま
たは基準電位点に接続された接点Ｑに選択的に接
続される。以下動作を説明する。
以下半導体スイツチ１３の極性および帰還抵抗
器に流れる電流方向を区別して説明する。
器に流れる電流方向を区別して説明する。
ＮチヤンネルFETを使用する場合
―１ 電流がＢからＡに流れており且つ抵抗器
９を抵抗器５に並列接続する場合。
９を抵抗器５に並列接続する場合。
なお、例えば抵抗器５は100KΩ、抵抗器
９は1KΩである。第３図のａにこの場合の
各部電圧波形が示してある。スイツチ１７は
ｓ―Ｑに接続される。まず鋸歯状波信号発生
器（以下単に発生器という）１５の出力電圧
VGをの最大にしてFET１３をオンにした
状態でスイツチ７をオンにする。次に発生器
１５を動作させ、その出力電圧VGをから
に一定のスルー・レート（slewrate，傾斜
の大きさ、電圧／時間）で変化させる。VG
がある値になるとFET１３はオンになり始
める。しかしながらFET１３の抵抗変化に
対し増幅器４の応答にどうしてもある時間が
必要なため、VBはに変化する。この変化
は増幅器４の入力に加わり、VAが急激に
方向に変化する。したがつてFET１３のゲ
ートに対してソースｓが方向になり、
FET１３をオフする方向になる。即ち負帰
還がかかる。ここで増幅器４のスルー・レー
トは発生器１５のスルー・レートよりも充分
大きいのでVAの変化は発生器１５のスル
ー・レートとほぼ同一になるように制御され
る。即ちVGS＝一定＝ピンチオフ電圧になる
ようにVAが制御される。FET１３が完全に
オンになり、それ以上抵抗変化ができなくな
るとVBの変化はなくなり（VB≒０）、VAも
一定となる。このようにFET１３の抵抗値
は緩慢に変化され、VBにスパイクノイズは
発生しない。
９は1KΩである。第３図のａにこの場合の
各部電圧波形が示してある。スイツチ１７は
ｓ―Ｑに接続される。まず鋸歯状波信号発生
器（以下単に発生器という）１５の出力電圧
VGをの最大にしてFET１３をオンにした
状態でスイツチ７をオンにする。次に発生器
１５を動作させ、その出力電圧VGをから
に一定のスルー・レート（slewrate，傾斜
の大きさ、電圧／時間）で変化させる。VG
がある値になるとFET１３はオンになり始
める。しかしながらFET１３の抵抗変化に
対し増幅器４の応答にどうしてもある時間が
必要なため、VBはに変化する。この変化
は増幅器４の入力に加わり、VAが急激に
方向に変化する。したがつてFET１３のゲ
ートに対してソースｓが方向になり、
FET１３をオフする方向になる。即ち負帰
還がかかる。ここで増幅器４のスルー・レー
トは発生器１５のスルー・レートよりも充分
大きいのでVAの変化は発生器１５のスル
ー・レートとほぼ同一になるように制御され
る。即ちVGS＝一定＝ピンチオフ電圧になる
ようにVAが制御される。FET１３が完全に
オンになり、それ以上抵抗変化ができなくな
るとVBの変化はなくなり（VB≒０）、VAも
一定となる。このようにFET１３の抵抗値
は緩慢に変化され、VBにスパイクノイズは
発生しない。
次にVBの電圧変化の大きさ、切換時間に
ついて考察する。VAの変化を△Ａ，VBの変
化を△Ｂ、切換時間を△ｔとする。増幅器４
が周波数f0で利得が１になる一次系の増幅器
であるとすると次式が成立する。
ついて考察する。VAの変化を△Ａ，VBの変
化を△Ｂ、切換時間を△ｔとする。増幅器４
が周波数f0で利得が１になる一次系の増幅器
であるとすると次式が成立する。
2πf0・△ｔ・△Ｂ＝△Ａ △Ｂ＝△Ａ／
2πf0・△ｔ 例えば△Ａ＝10V，△ｔ＝2mS，f0＝200K
Hzとすると△Ｂ≒4mVとなる。そしてVAの
スルー・レートは10V／2mS＝5V／mSとな
る。上述したように発生器１５のスルー・レ
ートより増幅器４のスルー・レートが充分大
きいからVAの変化は発生器１５のスルー・
レートにほぼ一致する。したがつて発生器１
５を5V／mSで動かせば△Ｂ≒4mVとなり、
VBには非常に小さな電圧変化しか発生しな
い。そして発生器１５のスルー・レートを適
当に選択することにより△Ｂおよび△ｔを制
御することができ、これらの値を最適値に選
択できる。
2πf0・△ｔ 例えば△Ａ＝10V，△ｔ＝2mS，f0＝200K
Hzとすると△Ｂ≒4mVとなる。そしてVAの
スルー・レートは10V／2mS＝5V／mSとな
る。上述したように発生器１５のスルー・レ
ートより増幅器４のスルー・レートが充分大
きいからVAの変化は発生器１５のスルー・
レートにほぼ一致する。したがつて発生器１
５を5V／mSで動かせば△Ｂ≒4mVとなり、
VBには非常に小さな電圧変化しか発生しな
い。そして発生器１５のスルー・レートを適
当に選択することにより△Ｂおよび△ｔを制
御することができ、これらの値を最適値に選
択できる。
―２ 電流がＢからＡに流れており且つ帰還抵
抗器を５のみにする場合。
抗器を５のみにする場合。
第３図のａに各部電圧波形が示されてい
る。スイツチ１７はｓ―Ｑのままである。発
生器１５の出力電圧を最大から最大に向
つて一定のスルー・レートで変化させる。
FET１３がオフになり始めると電圧VBは
に変化し、この変化は増幅器４を介して
FET１３のソースに負帰還される。よつて
―１の場合と同様に負帰還がかかり、VB
が一定時間だけ変化し、FET１３が完全に
オフになるとVBは零に復帰する。その後ス
イツチ７をオフにする。スイツチ７はオフ状
態を完全にするものであり必須要件ではな
い。上記場合も発生器１５のスルー・レート
を適当に選択することにより△Ｂ，△ｔを制
御できる。
る。スイツチ１７はｓ―Ｑのままである。発
生器１５の出力電圧を最大から最大に向
つて一定のスルー・レートで変化させる。
FET１３がオフになり始めると電圧VBは
に変化し、この変化は増幅器４を介して
FET１３のソースに負帰還される。よつて
―１の場合と同様に負帰還がかかり、VB
が一定時間だけ変化し、FET１３が完全に
オフになるとVBは零に復帰する。その後ス
イツチ７をオフにする。スイツチ７はオフ状
態を完全にするものであり必須要件ではな
い。上記場合も発生器１５のスルー・レート
を適当に選択することにより△Ｂ，△ｔを制
御できる。
―３ 電流がＡからＢに流れており且つ抵抗器
９を抵抗器５に並列接続する場合。
９を抵抗器５に並列接続する場合。
第３図のｂに各部電圧波形図が示されてい
る。スイツチ１７はｓ―ｐに接続される。
FET１３がオンになり始め、VBがに変化
しVAがに変化する時点までは―１と同
様である。ここでｓ―ｐであるためVAが発
生器１５の他方の端子に帰還され（発生器１
５はフローテングの状態で動作する）、ゲー
ト電圧を下げる方向に動作し、FET１３を
オフする方向に動作する。即ち負帰還がかか
る。増幅器４のスルー・レートは発生器１５
のスルー・レートより充分大きいからVGS＝
一定＝ピンチオフ電圧になるようにVAが変
化する。FET１３が完全にオンになりそれ
以上抵抗変化ができなくなるとVBの変化は
なくなり、VAはほぼVA＝IR9になる。上記
場合も△Ｂ，△ｔを制御できるのは勿論であ
る。
る。スイツチ１７はｓ―ｐに接続される。
FET１３がオンになり始め、VBがに変化
しVAがに変化する時点までは―１と同
様である。ここでｓ―ｐであるためVAが発
生器１５の他方の端子に帰還され（発生器１
５はフローテングの状態で動作する）、ゲー
ト電圧を下げる方向に動作し、FET１３を
オフする方向に動作する。即ち負帰還がかか
る。増幅器４のスルー・レートは発生器１５
のスルー・レートより充分大きいからVGS＝
一定＝ピンチオフ電圧になるようにVAが変
化する。FET１３が完全にオンになりそれ
以上抵抗変化ができなくなるとVBの変化は
なくなり、VAはほぼVA＝IR9になる。上記
場合も△Ｂ，△ｔを制御できるのは勿論であ
る。
ＰチヤンネルFETを用いた場合は第３図
のｃ，ｄに示されており、この場合もスパイ
クノイズを抑制でき、△Ｂ，△ｔを同様に制
御できる。なお第３図より明らかなように例
えばＳ―Ｑに接続したまま電流方向に応じて
半導体スイツチ１３としてＰまたはＮチヤン
ネルFETを選択的に切換使用することもで
きる。この場合にはＰとＮチヤンネルFET
を並列接続し、一方のFETのみを電流方向
に応じて使用すればよい。
のｃ，ｄに示されており、この場合もスパイ
クノイズを抑制でき、△Ｂ，△ｔを同様に制
御できる。なお第３図より明らかなように例
えばＳ―Ｑに接続したまま電流方向に応じて
半導体スイツチ１３としてＰまたはＮチヤン
ネルFETを選択的に切換使用することもで
きる。この場合にはＰとＮチヤンネルFET
を並列接続し、一方のFETのみを電流方向
に応じて使用すればよい。
以上の説明より明らかなように、本発明によれ
ば抵抗器切換え時に発生するスパイクノイズを抑
制することができ、且つスパイクノイズの大きさ
および切換時間を所望値に適宜選択設定すること
ができる。よつて特に試験素子として半導体素子
を接続してもその測定に悪影響を与えるようなこ
とはなく、多大な効果が得られるものである。
ば抵抗器切換え時に発生するスパイクノイズを抑
制することができ、且つスパイクノイズの大きさ
および切換時間を所望値に適宜選択設定すること
ができる。よつて特に試験素子として半導体素子
を接続してもその測定に悪影響を与えるようなこ
とはなく、多大な効果が得られるものである。
第１図は従来の抵抗器切換え回路付電流―電圧
変換回路のブロツク図、第２図は本発明による抵
抗器切換え回路付電流―電圧変換回路のブロツク
図、第３図は第２図の回路の動作説明図である。 ３：試験素子、７，１７：スイツチ、１３：半
導体スイツチ、１５：鋸歯状波信号発生器。
変換回路のブロツク図、第２図は本発明による抵
抗器切換え回路付電流―電圧変換回路のブロツク
図、第３図は第２図の回路の動作説明図である。 ３：試験素子、７，１７：スイツチ、１３：半
導体スイツチ、１５：鋸歯状波信号発生器。
Claims (1)
- １ 高利得増幅器の入出力端子間に帰還抵抗器を
接続し、入力電流を前記帰還抵抗器により電圧に
変換して出力信号を抽出する回路において、抵抗
器と半導体スイツチとの直列回路と、前記抵抗器
が前記高利得増幅器の入力端子側に前記半導体ス
イツチが前記出力端子側に接続されるように前記
直列回路を前記帰還抵抗器に並列接続する手段
と、前記半導体スイツチの制御入力端子に一方の
端子が接続された鋸歯状波信号発生器と、前記鋸
歯状波信号発生器の他方の端子に前記増幅器の出
力電圧または基準電圧を供給するスイツチ手段と
より成り、前記帰還抵抗器に流れる電流方向に応
じて前記スイツチ手段を切換制御し、前記制御端
子に加えらえる前記鋸歯状波信号発生器の出力信
号により前記半導体スイツチをオンまたはオフに
切換えると共に、該オンまたはオフへの切換時に
前記高利得増幅器の出力端子に生じた電圧変化に
より前記半導体スイツチに負帰還がかかるように
して、電気的に前記直列回路を前記帰還抵抗器に
選択的に並列接続するようにしたことを特徴とす
る電流―電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9428980A JPS5719818A (en) | 1980-07-10 | 1980-07-10 | Current-voltage converting circuit provided with resistor changing-over circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9428980A JPS5719818A (en) | 1980-07-10 | 1980-07-10 | Current-voltage converting circuit provided with resistor changing-over circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5719818A JPS5719818A (en) | 1982-02-02 |
| JPH0258641B2 true JPH0258641B2 (ja) | 1990-12-10 |
Family
ID=14106097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9428980A Granted JPS5719818A (en) | 1980-07-10 | 1980-07-10 | Current-voltage converting circuit provided with resistor changing-over circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5719818A (ja) |
-
1980
- 1980-07-10 JP JP9428980A patent/JPS5719818A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5719818A (en) | 1982-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3943380A (en) | Keyed comparator | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| US5336942A (en) | High speed Schmitt trigger with process, temperature and power supply independence | |
| KR950025774A (ko) | 더 안정된 기준 전위를 발생하는 기준 전위 발생회로, 검출된 전위가 소정의 레벨에 도달해 있는지의 여부를 판정하는 전위 검출회로 및 이것을 구비한 반도체 집적회로 장치 | |
| JP2587147B2 (ja) | 半導体センサ | |
| JPH01227520A (ja) | 電力用半導体装置 | |
| JP2802512B2 (ja) | 高速デジタル・アナログ・コンバータ | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US5412263A (en) | Multiple control voltage generation for MOSFET resistors | |
| JPH0258641B2 (ja) | ||
| JP3089873B2 (ja) | 出力回路 | |
| US4085340A (en) | Range switching transient eliminator circuit | |
| JPH0831194A (ja) | サンプルホールド回路 | |
| JPH018007Y2 (ja) | ||
| JPS648310B2 (ja) | ||
| JPH03100814A (ja) | 定電圧回路 | |
| JPH0149026B2 (ja) | ||
| JP2944337B2 (ja) | レベル変換回路 | |
| JPH0244273A (ja) | 超音波振動子に対する駆動回路 | |
| JPH0750585A (ja) | デジタル入力信号を表すアナログ出力信号を発生するための装置、およびｄ／ａ信号変換装置 | |
| JPH0249052B2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JP2975381B2 (ja) | スイッチ素子の駆動回路 | |
| JP2880855B2 (ja) | 半導体装置用バイアス電源回路 | |
| JPH0349419A (ja) | スイッチ回路 |