JPH0261804B2 - - Google Patents

Description

請求の範囲 １ 入力において供給される入力電流を受けと
り、入力電流と値がほぼ等しい出力電流を出力に
与える入力回路手段と、及び 前記入力回路手段の出力とカスコード電流源の
出力との間に結合され、ダーリントン構成に接続
された１対のトランジスタを具えるカスコード回
路手段の出力に現われる電圧変化から前記入力回
路手段を緩衝するカスコード回路手段と、 前記１対のトランジスタのような相補導電型の
第３のトランジスタを具え、その第３のトランジ
スタのベースは前記１対のトランジスタのうちの
第１のトランジスタのベースに結合し更に基準電
位が供給される節点に結合され、エミツタは、相
互接続した前記第１トランジスタのエミツタと前
記１対のトランジスタのうちの第２トランジスタ
のベースに接続され、 前記１対のトランジスタのうちの前記第２トラ
ンジスタのエミツタに、更に前記入力回路手段の
前記出力に結合される前記コレクタと、カスコー
ド電源手段の前記出力に結合される前記１対のト
ランジスタのうちの前記第１及び第２トランジス
タのコレクタと、 を具備するカスコード電源装置。

２ １対の整合された半導体装置を具え、入力に
おいて供給される入力電流とほぼ等しい出力電流
を出力において与える入力電流ミラー回路手段
と、 コレクタ−エミツタパスを前記入力電流ミラー
回路手段の前記出力とカスコート電源の出力とに
直列で結合させた第１導電型の第１トランジスタ
と、 バイアス電位を受けとるのに適合しているベー
スと、前記第１トランジスタのベースに結合され
るエミツタと、前記第１トランジスタのコレクタ
に結合されるコレクタとを具える前記第１導電型
の第２トランジスタと、及び、 そのベースは前記第２トランジスタの前記ベー
スに結合され、そのエミツタは前記第１トランジ
スタの前記ベースに結合され、そのコレクタは前
記第１トランジスタの前記エミツタに結合されて
いる、前記第１トランジスタのような相補導電型
の第３のトランジスタと、 を具備するカスコード電源装置。

３ そのベースに供給される入力電流に応答して
そのコレクタにおいて出力電流を発生させ、その
エミツタは第１基準電位が供給される端子に結合
されている入力トランジスタと、 コレクタ−エミツタパスを前記入力トランジス
タの前記コレクタと出力端子との間に結合させる
カスコードトランジスタと、 そのベースを第２基準電位を受けとるのに適合
された節分に結合させ、エミツタを前記カスコー
ドトランジスタのベースに結合させ、コレクタを
前記カスコードトランジスタのコレクタに結合さ
せてる駆動トランジスタと、 ベースを前記駆動トランジスタの前記ベースに
結合させ、エミツタを前記カスコードトランジス
タの前記ベースに結合させ、コレクタを前記カス
コードトランジスタの前記エミツタに結合させ
る、前記カスコード駆動トランジスタのような相
補導電型のトランジスタを具備するカスコード電
流回路。

発明の分野 本発明は、電流発生回路に関するものであり、
更に具体的に云うと高電圧高精度応用例のための
カスコード電流回路に関する。

先行技術の背景 電流ミラー回路などの電流発生回路は、集積回
路利用において広い範囲に応用されている。現代
のモノリシツク回路に利用されている第１図に示
すような周知の電流ミラー回路は、出力トランジ
スタのベース−エミツタパスと並列に結合されて
いるダイオードを含む。代表的な場合について云
うとこのダイオードは、周知の通りコレクタに接
続されたベースをもつトランジスタとして制作さ
れており、この場合そのベース−エミツタ領域は
出力トランジスタのベース−エミツタ領域と完全
に整合（match）しているので、出力トランジス
タのコレクタに現われる出力電流（I_put）はダイ
オードに供給される入力電流（I_io）にほぼ等しい
ことが判る。一般的に云うと、標準的なモノリシ
ツク技術を用いると、I_putはI_ioに密接に整合させ
ることができる。しかし、I_putとI_ioとの間の整合
は、出力整合トランジスタへ供給される出力電圧
の変化により著しく低下（degrade）させられ
る。従つて、出力電圧が変化してもI_ioとI_putの間
にきわめてきびしい整合許容限度、例えば１％又
はそれ以下が要求される一部の応用例において
は、上述した電流ミラー回路は不適当となる。

更に、入力電流と出力電流の間に１％整合許容
限度仕様を有する上述した種類の精密なNPN電
流ミラーを必要とし、出力電圧が現代のモノリシ
ツク処理で製作したNPNトランジスタのBV_CEO
電圧を上廻ることのある一部応用例がある。例え
ば技術上知られているような平衡二方向伝送路と
１対の単方向伝送路との間の変換を行う一部の加
入者ループ（線路）インターフエース回路
（SLIC_S）は、最高60ボルトまでの電圧に耐えな
ければならない上述の精度要件をもつ電流ミラー
回路である必要がある。しかし、今日の大部分の
集積回路処理技術を用いた場合にはNPNトラン
ジスタのBV_CEOはほぼ45ボルトに等しくなり、こ
の電圧は上述した環境内でトランジスタが受ける
電圧よりもかなり低い。

従つて、高電圧高精度応用例に利用するのに適
した電流源回路が必要である。

発明の要約 従つて、本発明の目的は、高電圧高精度応用例
に対して出力電流を与えるためのカスコード回路
を提供することである。

上述の目的およびその他の目的により、カスコ
ード電流発生回路が提供されているが、この回路
は、出力電流を発生させるため入力電流を受けと
るように適合された入力回路部分と、出力端子に
現われる出力電圧の変化から入力回路部分を緩衝
するため入力回路の出力とカスコード回路の出力
端子の間にダーリントン構成で接続されている１
対のトランジスタを具える出力回路部分と、前記
の１対のトランジスタとは反対の導電形の第３の
トランジスタからなり、この第３のトランジスタ
のベース・エミツタパスは、トランジスタの各対
の相互接続しているエミツタとベース間でそれら
２個１対のトランジスタのうちの第１のトランジ
スタのコレクタに接続され、前記第３のトランジ
スタのコレクタは、前記２個のトランジスタのう
ちの第２のトランジスタのエミツタに接続され、
更に入力回路部分の出力に接続されている。

【図面の簡単な説明】

第１図は、技術上一般的に知られている電流ミ
ラー回路の概略図である。

第２図は、第１図の電流ミラー回路を利用した
カスコード回路を示す概略図である。

第３図は、第１図の電流ミラー回路と組合わさ
れたダーリントン構成カスコード回路の概略図で
ある。

第４図は、本発明の好ましい実施例を示す概略
図である。

好ましい実施例の詳細説明 第１図は、技術上周知の電流ミラー回路を示し
たものであり、トランジスタ１４のベース−エミ
ツタと並列に接続されたダイオード１２を含むも
のとして示されている。端子１６は一般的には入
力負荷、例えば、ダイオード１２の陽極とトラン
ジスタ１４のベースの間の相互接続部へ供給され
る電流I_ioを与える電圧電位に結合されている抵抗
に結合されている。図から理解されるように、２
つの装置のベース−エミツタ領域が完全に整合し
ていて、出力節点１８で発生する出力電流I₀が入
力電流I_ioにほぼ等しいような、ベースがコレクタ
に接続されているトランジスタによりダイオード
１２を実現させることができる。一般的に云つ
て、今日のモノリシツク処理を用いた場合、節点
１８における出力電流と節点１６における入力電
流との間の整合は互に３〜５％の範囲内に維持す
ることができる。しかし、出力端子１８における
電圧が変化すると、これら２つの電流間の整合が
著しく低下する（節点１８は電位源に結合されて
いるものと理解されている）。

残りの図面を見ると、本発明の好ましい実施例
が記されており、そこでは第１図の素子と同様な
素子には同じ参照数字がつけられている。特に、
第２図は、第１図に関連して上述した電流ミラー
回路を含む入力部分と、１個のNPNトランジス
タ２２を含む出力カスコード部分とを備えたカス
コード電流回路２０を示す。そのコレクタ−エミ
ツタパスをトランジスタ１４とカスコードに接続
させたトランジスタ２２は、節点１８において供
給される出力電圧と電位V_Bを与える略々一定の
バイアス電位２４との間で緩衝（buffering）を
与える。節点１８における出力電圧のいかなる変
化もトランジスタ１４へ転送されない。その理由
は、トランジスタ１４のコレクタ電圧は、一定に
保たれており、そこでは入力電流に関する出力電
流整合は端子１８における出力電圧の変化により
維持されているからである。トランジスタ２２に
より発生されるベース電流誤差のために、第２図
のカスコード配列に問題が生ずる。例えば、トラ
ンジスタ２２のベータが50に等しいと、ベース電
流は出力電流I₀の約２％となる。このためにきわ
めて精密な電流回路が設定されるのを妨げてい
る。

第３図に移ると、カスコード電源２０を変更し
て、カスコードトランジスタ２２に接続した第２
の又は励振トランジスタ２６から成るカスコード
出力部分を具え、ダーリントン増幅器配列を構成
するようにすることが可能である。このカスコー
ド配列は、上記に説明した方法により節点１８に
おいて発生する出力電圧変動から整合されたトラ
ンジスタ２２および１４を緩衝することにより、
また一方でダーリントン配列は単一のカスコード
構造よりもベータフアクター（beta factor）が
はるかに高い故に0.1％以下のベース電流誤差を
導入することによつてミラー精度を維持する。従
つて、トランジスタ２２および２６のNPNダー
リントン配列は、別の実施例である第２図の単一
のNPNカスコード配列を悩ますベース電流誤差
を減少させる。

第２図および第３図のカスコード回路配列に付
随する問題は、現代の集積回路処理技術を用いた
場合、NPN装置のコレクタ−エミツタ降伏電圧
BV_CEOは約45ボルトであるという点である。しか
し、一部の応用例においては、節点１８に現われ
る電圧は60ボルト以上になることがあり、10ボル
トから60ボルトへ変化することもあり、これは
NPNトランジスタの40−50ボルトの降伏性能を
超えていることが見出されている。

さて第４図をみると、集積回路の形に製造する
のに適した好ましい実施例のカスコード電流回路
３０が示されており、そこでは節点１８において
かなりの電圧変化が発生しても電流I_ioと電流I₀と
の間の整合は維持され、またその回路は第３図の
回路のすべての利点を有する一方で、トランジス
タ２２がBV_CEO電圧以上の電圧で動作することに
より起きるいかなる逆電流誤差を減少させる。図
示するように、カスコード回路３０は、回路のカ
スコード出力部分のダーリントン接続トランジス
タ２２および２６に結合したPNPラテラル（横
方向）トランジスタ２８を含む。トランジスタ２
８のエミツタは、相互接続しているトランジスタ
２２のベース電極とトランジスタ２６のエミツタ
電極に接続しており、トランジスタ２６のベース
と結合したトランジスタ２８のベースはバイアス
電位２４に接続している。PNPトランジスタ２
８のコレクタは、整合されたトランジスタ１４の
コレクタへ戻される。

動作すると、トランジスタ２２のコレクタ−エ
ミツタ降伏電圧を超えると、PNPトランジスタ
２８は導通し、ベース逆電流がそのベースから流
出し始め、節点１８における電圧が装置のBV_CEO
を超えて上昇してもトランジスタ２２のベースに
おける電圧をクランプする。ベース逆流誤差は著
しく制限される。という訳は、この電流はトラン
ジスタ２８のコレクタを通じて整合されたトラン
ジスタ１４へ戻されるからである。従つて、ダー
リントンNPNトランジスタ２２および２６およ
びPNPトランジスタ２８を含む出力回路部分は、
NPN装置のBV_CEO特性より大きい出力電圧に対
して端子１８において高い出力インピーダンスを
維持する。従つて、第４図の電源は、出力電流I₀
の変化を著しく除去し、NPNトランジスタの
BV_CEOを上廻つた場合に駆動トランジスタ２６を
保護する。

本発明の教示を用いて製作したカスコード電流
回路について行つた試験によると、45ボルトの
BV_CEO特性をもつ代表的なNPNトランジスタを
用いた場合には、出力電圧が10ボルトから80ボル
トに変化しても出力電流I₀の変化は１％以下であ
ることが示されている。