JPH0262080B2 - - Google Patents
Info
- Publication number
- JPH0262080B2 JPH0262080B2 JP5376383A JP5376383A JPH0262080B2 JP H0262080 B2 JPH0262080 B2 JP H0262080B2 JP 5376383 A JP5376383 A JP 5376383A JP 5376383 A JP5376383 A JP 5376383A JP H0262080 B2 JPH0262080 B2 JP H0262080B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- time
- central device
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 105
- 238000001514 detection method Methods 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000008054 signal transmission Effects 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005491 wire drawing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Small-Scale Networks (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
〔発明の技術分野〕
この発明は、時分割によりデータを扱う集線分
配方式に関する。
〔発明の技術的背景とその問題点〕
構内交換機(Private Branch Exchange:以
下PBXと略す。)を用いたネツトワークを形成す
る際に、帯端末と、又は全ての建屋又は階より直
接にPBXまで配線を施すことは、非常に困難な
作業であり、利用の便が悪い。
そこで、第1図に示されるように、各建温、各
階に集線分配装置11を設け、この集線分配装置
11に複数の電話等の端末13からの音声データ
は、集線分配装置11において時分割多重され、
1本ずつの集線伝送路17及び分配伝送路15に
より中央装置19とデータの伝送を行う。
このようなシステムを形成すると、基幹となる
中央装置19及び集線分配装置11から成る系の
敷設が容易である。更に、端末13は、最も近い
箇所に設置された集線分配装置11に接続するだ
けで、PBXを中心とする系に組み込まれ、交換
網の柔軟性は非常に高くなる。
しかし、このような系においては、1本の伝送
路15,17を時分割で用いるために避けがたい
欠点を有する。すなわち、端末が接続された伝送
路15,17上の位置により信号の伝送時間に差
がでること、及び伝送路15,17のあらゆる点
に集線分配装置11が接続されることにより、伝
送路15,17上で信号の衝突又は余剰空白が生
じてしまうのである。
これを詳細に述べる。中央装置19からの集線
分配装置11へ向かう信号、すなわち、分配伝送
路11上の信号は、第2図aに示されるように、
同期信号部分SOaとデータ信号部分DOaから成
る、同期信号部分SOaは、中央装置19から、A
という集線分配装置11へ向かう信号であること
を示す。このような信号が時分割多重されて分配
伝送路17上を伝送される。
各集線分配装置11では、自分であての同期信
号部分SOaを検出したなら、すぐに信号集線伝送
路15に送出するものとする。集線伝送路15上
の信号は、第2図bに示されるように、同期信号
部分SIa、データ信号部分DIaから成る。同期信
号部分SIaは、Aという集線分配装置11から中
央装置19へ向かう信号であることを表わす。
さて、Aという集線分配装置11が、伝送路1
5,17上で、中央装置19と最も遠い点(遠端
点と呼ぶ。)に接続され、Bという集線分配装置
11が、伝送路15,17上で、中央装置19に
最も近い点(近端点と呼ぶ。)に接続されている
ものとする。ただし近端点と、中央装置19との
間の信号の伝送遅延時間は、零とし遠端点と中央
装置19との間の信号の伝送遅延時間をtlとす
る。
このとき、第2図aに示されるように、中央装
置19から、A、Bの集線分配装置11に向かう
信号を間隔τで、分配伝送路17上に送出したと
する。又、集線分配装置は中央装置から自分宛の
信号を受信してから一定時間後(第2図では同期
信号を検出したらすぐに)信号を中央装置へ向つ
て送信するとする。
すると、遠端点の集線分配装置11,Aから送
される信号は、中央装置19へ入力する際に、第
2図cに示されるように、近端点に集線分配装置
11,Aがあつたと仮定した場合の信号第2図b
に比べて2tlだけ遅れる。又、近端点の集線分配
装置11,13から送出される信号は、中央装置
19へ入力する際に、第2図dに示されるるよう
になり、時間遅れはない。
したがつて、分配伝送路17上の信号の間隔τ
が2tlより小さいと集線伝送路17上で信号は、
重なり合い(衝突)、τが2tlより大きいと、集線
伝送路15上で信号間に空白が生じてしまう。
信号の衝突は信号の伝送にとつて好ましくない
のは当然である。信号間に空白が生じると、実際
に信号を送れる割合が減少してしまい、効率が悪
くなる。更に、一対の伝送路15,17に接続さ
れる集線分配装置11の数を少なくしなければな
らない事にもなる。
これを解決する手段として、隣接する集線分配
装置11を伝送路15,17に接続する2点間の
伝送遅延時間を測定し、信号の衝突がおきないよ
うに、分配伝送路17上の信号間の空白時間(ス
ペース)を設定するのも有効である。例えば、2
点間の伝送遅延時間がtabとすると、中央装置1
9から集線分配装置11へ向かう分配伝送路17
上の信号間のスペースを2tab以上の適当な値とす
ればよい。
しかしながら、このような手段によつては、系
を柔軟に構成することができない。例えば、集線
分配装置11を追加する場合には、遅延時間を測
定し、信号の発生時間を変更する等のシステムの
大幅な変更必要となつてしまつた。
〔発明の目的〕
この発明は、以上の欠点を除去し、新規で柔軟
な集線分配方式を提供することを目的とする。
〔発明の概要〕
この発明は、中央装置からの一対の伝送路に対
し、複数の集線分配端末を接続するシステムを提
供する。第1の伝送路は、各集線分配端末からの
信号を時分割的にのせて、中央装置に伝送し、第
2の伝送路は、中央装置から各集線分配端末21
へ向かう信号を時分割的にのせて伝送する。
このようなシステムにおいて、中央装置におい
て、第1の伝送路上の信号の衝突を検出し、この
衝突を制御するために、集線分配端末から中央装
置への信号の送出時間を補正することが特徴であ
る。
これを実現するために、中央装置に、衝突検出
回路及び制御信号発生回路とを有し、集線分配端
末に、制御信号検出回路及び信号送出時間制御回
路とを有している。
すなわち、衝突検出回路において、第1の伝送
路上の信号が、中央装置内の第1の受信手段に入
力する際に信号間に衝突があるかないかを検出す
る。この検出結果を、集線分配端末へ知らせるた
めに、検出結果を担持した制御信号を制御信号発
生回路で生成し、集線分配端末へ送る。
集線分配端末では、制御信号検出回路におい
て、この制御信号を検出し、信号送出時間制御回
路に送る。信号送出時間制御回路では、この制御
信号に応じて、集線分配端末から送出する信号の
タイミングを補正する。
送出タイミングが補正された信号は、再び中央
装置へ向かい、第1の受信手段に入力する際に、
衝突が生じたなら再び制御が施される。
〔発明の効果〕
この発明では、信号の衝突を検出し、この検出
結果に応じて集線分配端末から中央装置への信号
の送出タイミングを補正するので、信号の衝突が
制御できる。しかも、第1及び第2の伝送路上の
どの位置に集線分配端末が接続されるかにはよら
ない。したがつて、一対の伝送路に、新たに集線
分配端末を接続したとしても、信号の衝突は、す
みやかに制御されうる。
〔発明の実施例〕
次に、この発明の一実施例を示す。この実施例
では、中央装置として構内交換機を用いてシステ
ムに関する。
このシステムは、第3図に示すように、中央装
置32と、集線分配装置33と、端末35とから
成る。端末35は、例えば、電話である。特許請
求の範囲での集線分配端末とは、1つの集線分配
装33ととこれに接続する少なくとも1つの端末
とから成る手段である。
中央装置31は、交換能力を有している。この
中央装置31からの分配伝送路37、集線伝送路
39に対して、導入路41a,41bを介して複
数の集線分配装置33が接続されている。集線分
配装置33は、複数の端末35からの情報を時分
割多重化して集線伝送路39上に送出する能力
と、分配伝送路37からの信号を各端末35に分
配する能力とを有する。なお、集線伝送路と分配
伝送路は別々のケーブルである必要はなく、一本
のケーブルを帯域分割して使用してもかまわな
い。
前述のように、この発明では、中央装置31に
おいて伝送路37,39上での信号の衝突を検出
する。この検出結果は、集線分配装置33に送ら
れる。集線分配装置33では、この検出結果に応
じて送信する信号ワードのタイミングを制御す
る。
すなわち、伝送路39上での信号が検出された
なら、集積分配装置33からの送信タイミングを
変化させ伝送路39上での信号の衝突をなくすよ
うにできる。
次に、中央装置31について説明する。第5図
には、この中央装置31の好ましい実施例を示
す。集線伝送路39は、受信器41に接続され
る。この受信器41は、集線伝送路39上の信号
を論理しレベルに変換する。受信器41の出力
は、同期信号検出回路43に入力される。同期信
号検出回路43は、集線伝送路39から中央装置
31に入力する信号が、どの集線分配装置33か
らのものであるかを検出する。
集線伝送路39上の信号は、衝突検出回路4
5、スペースオーバー検出回路47にも入力され
る。衝突検出回路45は、集線伝送路39上の信
号の衝突を検出する。スペースオーバー検出回路
47は、集線伝送路39上の信号の間の空白を検
出する。
この衝突検出回路45、スペースオーバー検出
回路47からの出力は、同期信号検出回路43の
出力と共に、制御信号発生回路49に入力され
る。制御信号発生回路49は、信号間の衝突、空
白の有無に応じた信号を発生する。
一方、受信器41の出力は、分配回路75に入
力する。分配回路75は、時分割多重された信号
を個々に分け、伝送する伸線分配装置33毎に送
出力する。
この分配回路75の出力は、交換機77に入力
する。この交換機77は、個々の電話35までの
信号に分け、交換処理を行い、再び集線分配装置
33毎の信号にし出力する。
この交換機77の出力は、多重化回路53に入
力する。この多重化回路53では、交換機77か
らの出力をデータ信号部として、これに同期信
号、前述の制御信号発生回路49からの制御信号
を付かする。更に、各集線分配装置33へ向かう
信号を1ワードとし、複数のワードを時分割多重
する。これについては、後述する。
この多重化回路53の出力は、送信器55に入
力される。この送信器55は、多重化回路53に
より多盾化された信号を、分配伝送路37上に出
力する。分配伝送路37上の信号、すなわち、各
集線分配装置33へ送出される信号は、前述の制
御信号を含んでいることが重要である。又、この
制御信号は、集線伝送路39上の信号の衝突ばか
りでなく、信号間の空間(スペースオーバー)を
も情報としてつくられている点がこの実施例の特
徴である。しかし、この制御信号の形態は、衝突
検出信号、スペースオーバー信号そのものである
必要はない。
以下、中央装置31の各部について説明してい
く。
まず、無線伝送路39上の信号は、各集線分配
装置33から送信され、中央装置31へ向かう信
号であり、ワード単位で構成される。この信号の
ワード構成は、第6図で示されるように、同期信
号部分SIiとデータ信号部分DIiとから成る。同期
信号部分SIiは、i番目の集線分配装置33から
来た信号を表わす。iは集線分配装置33の番号
を表わす添字である。
これらのワードが、集線分配装置33の数だけ
集合し、Iフレームを構成している。この時、こ
れらのワードは時分割多重されている。
このような信号(分配伝送路37及び集線伝送
路39上)には、種々の符号化方式、変調方式が
考えられる。それに応じて衝突の検出方法はわか
つてくる。この実施例では、伝送路37,39上
の信号にはダイ・フエーズ符号化が施されてい
る。
ダイ・フエーズ符号とは、2進「0」に対応し
て、タイムスロツトの中央で、0レベルか1レベ
ルへ又は、1レベルから0レベルへと変化させる
ことにより表わす。2進「1」に対応して、タイ
ム・スロツト全域で、レベル変化がなく、例え
ば、0レベルのまま1レベルのままの信号によつ
て表わす。又、タイム・スロツトの切れ日では、
必らずレベル変化がある。更に、信号がない箇所
では、0レベルに保持されているものとする。
今、「0101110010」という信号列を線伝送路3
9で伝送するとする。時刻t1乃至tnにこれらの信
号が発生しているとすると、上述のダイ・フエー
ズ符号が施されると、第7図bに示すような信号
となる。この信号が、実際の集線伝送路39上の
信号である。
前述のように、集線伝送路39上の信号は衝突
していることもあり、又信号間のスペースも必要
以上になることもある。この実施例では、集線伝
送路39上の信号の衝突及びスペースを、以下の
ような衝突検出回路45、スペースオーバー検出
回路47で検出している。
衝突検出回路45は、第7図に示されるように
低域通過フイルター(以下LPFと略す。)57
と、第1の比較器59、第1のモノマルチバイブ
レーター61とから成る。
第6図bに示されるようなダイ・フエーズ符号
化において、信号が伝送されなければ伝送路上の
信号は0レベルである。しかし、信号が伝送され
れば、少なくとも直流分が発生する。そこで、
LPF57に第6図bに示される信号が入力され
ると、第6図cに示されるような信号が出力とし
て得られる。
そこで第6図d,eのような2つの信号が集線
伝送路39上に発生したとする。集線伝送路39
にでは、二つの信号が重なつて第6図fに示され
る信号として伝送されれ、LPF57に入力され
る。
すると、LPF57の出力は第6図gに示され
るような信号となる。第6図d,eに示される信
号は各々直流分を持つているので、LPF57の
出力は、衝突によつて約2倍になる。伝送路で
は、低域周波数の方が通り易い。したがつて、伝
送路39が長くとも、第6図gに示されるような
信号は正しく検出できる。
そこで、第1の比較器59において、第1の閾
値SH1を設定する。この閾値SH1は、1つの信号
による直流分の振幅Dに対して、1.5Dと設定し
ておく。
第1の比較器59には、LPF57の出力が入
力され、第1の閾値SH1が基準信号とされる。し
たがつて、集線伝送路39上で2つの信号が重な
つたとき、すなわち、2つの信号が衝突したと
き、第1の比較器59の出力が「1」となる。
この第1の比較器59の出力「1」は、第1の
モノマルチバイブレーター61をセツトする。第
1のモノマルチバイブレーター61は、所定時間
幅のパルス信号である衝突検出信号を発生する。
一方、スペースオーバー検出回路47は、衝突
検出回路45と共用するLPF57と、第2及び
第3の比較器65,67と、タイマ69と、第2
のモノマルチバイブレーター71とから成る。
第2の比較器65では、第1の閾値SH2が設定
される。この第2の閾値SH2は0.5Dとする。
この閾値SH2を基準として、LPF57の出力
が、第2の比較器65の入力信号とされる。しか
し、第2の比較器65ではLPF57の出力信号
が、第2の閾値SH2よりも小さい時にのみ、出力
信号が「1」となる。
第2の比較器65の出力は、タイマ69に入力
される。このタイマ69は、信号「1」が入力さ
れると、動作を開始する。又、タイマ69に、信
号「0」が入力されると、リセツトされる。よつ
て、このタイマ69は、2つの信号の間の空白時
間を計測する。
このタイマ69の内容は、第3の比較器67に
おいて、空白(スペース)の最大許容時間Smと
比較される。この許容時間Smは、信号間のスペ
ースとして、許される時間間隔である。この許容
時間Sm以上スペースが続くことは、伝送効率か
ら言つて好ましくなく、この実施例では制御の対
象とする。この実施例では、Sm=1.2△(△は、
1クロツクタイムであり、後に詳述する。)とす
る。
すなわち、第3の比較器67では、タイマ69
の内容が、許容時間Smより大きければ、信号
「1」を出力する。
この信号「1」が、第2のモノマルチバイブレ
ーター71をセツトする。第2のモノマルチバイ
ブレーター71は、所定幅のパルス時間であるス
ペースオーバー信号73を出力する。
このようにして、衝突検出回路45からは衝突
検出信号63、スペースオーバー検出回路47か
らは、スペースオーバー信号が、各々出力され
る。
一方、集線伝送路39の信号は、受信器41を
介し、同期信号検出回路43に入力する。受信器
41によつて、論理レベルに変換された信号は、
この同期信号検出回路43によつて、同期信号部
分SIiが検出される。すなわち、SIiにより、各ワ
ードがどの集線分配装置33からのものであるか
が検出される。
この情報を担持した信号、制御信号発生回路4
9及び分配回路75に供給される。
制御信号発生回路49は、衝突検出信号、スペ
ースオーバー信号、同期検出信号より、後述する
ような制御信号を発生し、多重化回路53での信
号多重の際に、各ワードに対応して制御信号を付
加する。
又、受信器41の出力は、分配回路75に供給
される。
交換機77からの信号は、各集線分配装置33
へ向かうデータ信号部分DOiとして、多重化回路
53に送られる。多重化回路53では、第9図に
示されるようにこのデータ信号部分DOiに、同期
信号部分SOi、制御信号発生回路49からの制御
信号部分CTiを加えて1ワードとする。更に、こ
のようなワードを複数個用いて時分割多重して、
送信器55へ送る。すなわち、第8図に示される
ワードが、集線分配装置33分集まつて1フレー
ムを形成する。但し、フレーム内部での時間関係
すなわち、各ワードの順序を動かさないことを考
慮すると、第9図に示すように、各集線分配装置
33へ向かう制御信号部分CTi、データ信号部分
DOiとを多重化し、フレーム同期信号FSYを設け
てもよい。このとき、同期信号部分は省略しても
よい。集線分配装置はFSYを検出して、それか
ら何ワード目に自分宛のワードがあるかを知つて
いるので、自分宛のワードをとり出すことができ
る。
更に、以上の図では説明を簡単にするために、
全てのデータ信号は、同じ長さであるとしてい
る。しかし後述するように、各集線分配装置33
毎に設定された同期信号を、基準時間として送出
タイミングの制御を行うため、全ての信号が異な
るデータ長であつても適用できる。
次に、このような中央装置31からの信号を受
け取る集線分配装置33について、第10図に基
づいて説明する。この集線分配装置33は、中央
装置31からの信号を受けて端末35からの信号
を中央装置31へ送出する。そして、中央装置3
1への信号の送出のタイミングを前述の制御信号
に基づいて制御する。
この集積分配装置33は、受信器79により分
配伝送路37からの信号、すなわち前述のように
第8図に示されるような中央装置31から集線分
配装置33に向かう信号を論理レベルに変換す
る。
変換された信号は、同期信号検出回路81に供
給される。この同期信号検出回路81では、同期
信号部分SOiを検出する。この同期信号部分SOi
が検出されると、これが付されたワードが、中央
装置32からどの集線分配装置33へ向かう信号
かがわかる。したがつて、i番目の集線分配装置
33の同期信号検出回路81で同期信号部分SOi
が検出されたなら、この信号が付されたワードが
当該集線分配装置33で受け入れる信号であるこ
とがわかる。同期信号検出回路81は、同期信号
部分検出に応じて同期検出信号82を出力する。
この検出信号82は、制御信号検出回路83及び
分配回路85に供給される。
すると、制御信号検出回路83は、検出信号8
2のタイミングにより1ワードの信号から制御信
号部分CTiを検出する。この制御信号部分CTiは
衝突検出信号63、スペース検出信号65の情報
を含んでいる制御信号検出回路83は、制御信号
CTiを衝突検出信号63、スペース検出信号65
に変換して出力する。同時に、分配回路85では
同様に、当該集線分配装置33へのデータ信号分
DOiのみを取り込む。分配回路85は、同期検出
信号によつて制御される一種のゲート回路の機能
を有する。
分配回路85では、取り込まれたデータ信号部
分DOiを各端末35毎に分離する。分離された信
号は、端末インターフエース87に供給される。
信号の供給を受けた端末インターフエース87
は、各端末35に信号を送る。更に、端末35か
らの信号を、多盾化回路91に送る。
端末35が電話機である場合には、霜末インタ
ーフエース87は、分配回路85からのデイジタ
ル信号を、アナログ信号に変換するDA変換器、
電話機からのアナログ信号をデイジタル信号に変
換するAD変換器、ハイブリツトトランス等によ
り構成される。
複数の端末インターフエース87からの信号
は、多重化回路91において、同期信号検出回路
81で得られた同期検出信号82で決められたタ
イミングで時分割多重される。この際時分割多重
化で得られたデータ信号部分DIiに同期信号部分
SIiを付して1ワードの信号とする。
多重化回路91の出力は、信号送出時間制御回
路89に供給される。この信号送出時間制御回路
89には、制御信号検出回路83からの衝突検出
信号62スペース検出信号72も供給され、これ
らの信号63,73に基づいて多重化回路91の
出力を送信器93を介し周期信号82の検出タイ
ミングを基準として集線伝送路39に送出するタ
イミングを制御する。この制御については、後述
する。又、ここでの衝突検出信号62は、衝突が
生じたことを担持する信号であり、前述の中央装
置32での衝突検出信号63と、同一であるとは
限らない。スペース検出信号72も同様である。
送信器93では、この1ワードの信号を集線伝
送路93に符号化(必要に応じて変調)を施して
送出する。この送出タイミングは、信号送出時間
制御回路89によつて制御される。この信号は、
無線伝送路39を介して中央装置31へ向かう。
各集線分配装置33からこの集線伝送路39へ1
ワードの信号が送出される際に、各ワード間の衝
突及び余剰空白が生じないように、送出タイミン
グが制御される。以下制御について説明する。
説明の都合上、この実施例では各集線分配装置
33は、第3図に示されるように伝送路37,3
9の遠端点から近端点に向かつて、無線分配装置
A,B,C,Dという順次接続されているとす
る。
ここで、遠端点とは、中央装置31の受信器4
1、送信器55に対して伝送路37,39上で、
無線分配装置33が接続される最も遠い点であ
る。逆に、近端点とは中央装置31の受信器4
1、送信器55に対して、伝送路37,39上
で、集線分配装置33が接続される最も近い点で
ある。
中央装置32から集線分配装置A,B,C,D
までの片道の信号伝送時間を6△、3.5△、3△、
1△1△は、必要とする制御時間精度で決まる単
位時間である。)とする。今、中央装置32から、
分配伝送路37を介して集線分配装置33へ送出
される際の信号のフレームを第11図aに示され
るように、WOa,WOb,WOc,WOdと連続し
て構成する。各フレーム間に、後述するように、
若干のスペースSOを設けておく。ここで添字a,
b,c,dは、集線分配装置A,B,C,Dに対
応している。WOaは、集線分配装置Aに向かう
ワードであり、以下同様である。各ワードは、第
8図に示されるように同期信号部分SOi、制御信
号部分CTi、データ信号部分DOiとから成つてい
る。通常、データ信号部分DOiは、集線分配装置
33に接続されている複数の端末35へ向かう信
号が時分割多重されている。この実施例での時間
制御は各集線分配装置33において、当該集線分
配装置32へ向かうヲードの同期信号検出部分
SOiを検出した時を基準時刻とする。各集線分配
装置33において、自分あてのワードが入力され
てから、同期信号部分SOiを検出するまでの時間
は全て等しくTsとする。又、基準時刻よりTi(i
=a、b、c、d)後に集線分配装置A,B,
C,Dから集線伝送路39上で信号を送出するも
のとする。このTiは、制御信号であり、信号送
出時間制御回路89において制御される。信号送
出時間制御回路89での時間制御アルゴリズムに
は、いくつかある。但し、信号送出時間制御回路
89での制御は、中央装置32の制御信号発生回
路32からの制御信号に基づくので、この制御信
号の発生のアルゴリズムには、いくつもあるとも
いえる。
◎第1のアルゴリズムについて
(1) フレームの先頭のワードの発生時間は制御
しない。
(2) 衝突を起こした2つのワードのうち、後の
信号を発生した集線分配装置33から中央装
置32へ向かうワードの送出タイミングを△
だけ遅らせる。すなわち、遅延時間を増加さ
せる。
(3) ワード間にスペースオーバーを起こした2
つのワードうちち、後の信号を発生した集積
分配装置33か中央装置32へ向かうワード
の送出タイミングを△だけ早くする。すなわ
ち、遅延時間を減少させる。
というものである。すなわち、2つの信号の間
で、衝突又はスペースオーバーが検出されたな
ら、フレーム構成上、後のワードに該当する集線
分配装置33において制御時間Tiを調整するも
のである。
ここで、Tiの初期値としてTa=Tb=Tc=Td
=5△と設定する。第11図aのような順序で各
ワードが中央装置32から集線分配装置B,D,
A,Cへ送出されると、第12図b乃至eに示さ
れるようなタイミングで、各集線分配装置B,
D,A,Cから集線伝送路39上にワードが送出
される。このタイミングは、伝送路37上を、集
線分配装置B,D,A,Cへ伝送するのに要する
時間(3.5△、△、6△、3△)、同期信号部分を
検出するのに要する時間Tsそして制御時間(初
期値5△、遅延時間に相当する。)により決定さ
れる。又、WIiは集線分配装置Iから中央装置3
2へ送出されたワードである。
更に、各集線分配装置B,D,A,Cから中央
装置32へ伝送されるのには、有限な時間を有
し、前述するように、3.5△、△、6△、3△と
いう時間を要するから、集線伝送路39上から中
央装置32(正確には、受信器41)へ入力する
際には、第11図fに示されるようになる。この
図において、斜線で示した部分に衝突Q1,Q2
が生じ、スペースS1,S2が生じている。この
ようすを数値で示したのが、第1表の制御数nc=
0の行である。
[Technical Field of the Invention] The present invention relates to a line concentration distribution system that handles data by time division. [Technical background of the invention and its problems] When forming a network using a private branch exchange (hereinafter abbreviated as PBX), it is necessary to connect a mobile terminal or all buildings or floors directly to the PBX. Wiring is a very difficult task and is not convenient for use. Therefore, as shown in FIG. 1, a line concentration distribution device 11 is installed on each building and each floor, and the voice data from a plurality of terminals 13 such as telephones are transmitted to the line concentration distribution device 11 in a time-divided manner. multiplexed,
Data is transmitted to the central device 19 through one concentrator transmission line 17 and one distribution transmission line 15. When such a system is formed, it is easy to install a system consisting of the central device 19 and the line concentration/distribution device 11, which serve as the backbone. Furthermore, the terminal 13 is incorporated into a system centered on the PBX by simply connecting it to the line concentrator/distributor 11 installed at the nearest location, making the switching network extremely flexible. However, such a system has an unavoidable drawback because one transmission line 15, 17 is used in a time-division manner. That is, the signal transmission time differs depending on the position on the transmission lines 15, 17 to which the terminal is connected, and the line concentrator/distributor 11 is connected to every point on the transmission lines 15, 17. , 17, resulting in signal collisions or surplus blanks. This will be explained in detail. The signal from the central device 19 to the concentrator/distributor 11, that is, the signal on the distribution transmission line 11, is as shown in FIG. 2a.
The synchronization signal part SOa, consisting of a synchronization signal part SOa and a data signal part DOa, is sent from the central unit 19 to A
This indicates that the signal is directed to the line concentrator/distributor 11. Such signals are time-division multiplexed and transmitted on the distribution transmission line 17. It is assumed that each concentrator/distributor 11 sends it to the signal concentrator transmission line 15 immediately after detecting the synchronous signal portion SOa for itself. The signal on the concentrator transmission line 15 consists of a synchronization signal portion SIa and a data signal portion DIa, as shown in FIG. 2b. The synchronizing signal portion SIa represents a signal directed from the line concentrator/distributor 11 called A to the central unit 19. Now, the line concentrator/distributor 11 called A is connected to the transmission line 1
A concentrator/distributor 11 called B is connected to the farthest point from the central device 19 on the transmission lines 15 and 17 (referred to as the far end point). (referred to as the end point). However, the signal transmission delay time between the near end point and the central device 19 is set to zero, and the signal transmission delay time between the far end point and the central device 19 is assumed to be tl. At this time, as shown in FIG. 2a, it is assumed that the central device 19 sends out signals directed to the A and B concentrators and distributors 11 onto the distribution transmission line 17 at an interval τ. It is also assumed that the line concentrator/distributor transmits a signal to the central unit after a certain period of time after receiving the signal addressed to it from the central unit (in FIG. 2, immediately after detecting the synchronization signal). Then, as shown in FIG. Signal Fig. 2b assuming that
It is delayed by 2tl compared to . Furthermore, when the signals sent from the line concentrators 11 and 13 at the near end points are input to the central unit 19, they become as shown in FIG. 2d, and there is no time delay. Therefore, the signal interval τ on the distribution transmission line 17
is smaller than 2tl, the signal on the concentrator transmission line 17 is
If there is overlap (collision) and τ is larger than 2tl, a blank space will occur between the signals on the concentrator transmission line 15. Naturally, signal collision is unfavorable for signal transmission. When a blank space occurs between signals, the rate at which signals can actually be sent decreases, resulting in poor efficiency. Furthermore, the number of line concentrators 11 connected to the pair of transmission lines 15 and 17 must be reduced. As a means to solve this problem, the transmission delay time between the two points connecting the adjacent concentrators and distributors 11 to the transmission lines 15 and 17 is measured, and the signals on the distribution transmission line 17 are It is also effective to set a blank time (space). For example, 2
If the transmission delay time between points is tab, then the central device 1
Distribution transmission line 17 from 9 to line concentrator 11
The space between the signals above can be set to an appropriate value of 2 tabs or more. However, such means do not allow flexible configuration of the system. For example, when adding the line concentrator/distributor 11, it becomes necessary to make major changes to the system, such as measuring the delay time and changing the signal generation time. [Object of the Invention] It is an object of the present invention to eliminate the above-mentioned drawbacks and provide a new and flexible line concentration and distribution system. [Summary of the Invention] The present invention provides a system that connects a plurality of concentration distribution terminals to a pair of transmission paths from a central device. The first transmission line carries signals from each concentration distribution terminal in a time-division manner and transmits them to the central equipment, and the second transmission line carries signals from each concentration distribution terminal 21 from the central equipment to each concentration distribution terminal 21.
The signals going to the station are transmitted in a time-division manner. In such a system, the central device detects a collision of signals on the first transmission path, and in order to control this collision, the transmission time of the signal from the concentration distribution terminal to the central device is corrected. be. To achieve this, the central device includes a collision detection circuit and a control signal generation circuit, and the line concentration and distribution terminal includes a control signal detection circuit and a signal transmission time control circuit. That is, the collision detection circuit detects whether or not there is a collision between the signals on the first transmission path when the signals are input to the first receiving means in the central device. In order to notify the line concentration and distribution terminal of this detection result, a control signal carrying the detection result is generated by a control signal generation circuit and sent to the line concentration and distribution terminal. At the line concentration distribution terminal, the control signal detection circuit detects this control signal and sends it to the signal transmission time control circuit. The signal sending time control circuit corrects the timing of the signal sent from the line concentration distribution terminal according to this control signal. The signal whose transmission timing has been corrected goes to the central device again, and when it is input to the first receiving means,
If a collision occurs, control is reapplied. [Effects of the Invention] According to the present invention, since signal collisions are detected and the timing of transmitting signals from the line concentration distribution terminal to the central device is corrected according to the detection result, signal collisions can be controlled. Moreover, it does not depend on where on the first and second transmission paths the line concentration distribution terminal is connected. Therefore, even if a new line concentration/distribution terminal is connected to a pair of transmission lines, signal collisions can be quickly controlled. [Embodiment of the Invention] Next, an embodiment of the invention will be described. This embodiment relates to a system using a private branch exchange as the central unit. As shown in FIG. 3, this system consists of a central device 32, a line concentrator and distributor 33, and a terminal 35. Terminal 35 is, for example, a telephone. A line concentration/distribution terminal in the scope of the claims is a means consisting of one line concentration/distribution device 33 and at least one terminal connected thereto. The central device 31 has exchange capability. A plurality of line concentrators and distributors 33 are connected to the distribution transmission line 37 and line concentrator transmission line 39 from the central device 31 via introduction lines 41a and 41b. The concentrator/distributor 33 has the ability to time-division multiplex information from a plurality of terminals 35 and send it onto the concentrator transmission line 39, and the ability to distribute the signal from the distribution transmission line 37 to each terminal 35. Note that the concentrating transmission line and the distribution transmission line do not need to be separate cables, and a single cable may be used by dividing the bands. As described above, in the present invention, collisions of signals on the transmission lines 37 and 39 are detected in the central device 31. This detection result is sent to the line concentration distribution device 33. The line concentrator/distributor 33 controls the timing of the signal word to be transmitted according to this detection result. That is, if a signal on the transmission line 39 is detected, the transmission timing from the integrated distribution device 33 can be changed to eliminate signal collision on the transmission line 39. Next, the central device 31 will be explained. A preferred embodiment of this central unit 31 is shown in FIG. The concentrator transmission line 39 is connected to the receiver 41 . This receiver 41 converts the signal on the concentrator transmission line 39 into a logic level. The output of the receiver 41 is input to a synchronization signal detection circuit 43. The synchronization signal detection circuit 43 detects which concentrator/distributor 33 the signal input from the concentrator transmission line 39 to the central device 31 comes from. The signal on the concentrator transmission line 39 is sent to the collision detection circuit 4
5. Also input to the space over detection circuit 47. The collision detection circuit 45 detects a collision of signals on the concentrator transmission line 39. A space over detection circuit 47 detects a blank space between signals on the concentrator transmission line 39. The outputs from the collision detection circuit 45 and the space over detection circuit 47 are input to the control signal generation circuit 49 together with the output from the synchronization signal detection circuit 43. The control signal generation circuit 49 generates a signal depending on the collision between signals and the presence or absence of a blank space. On the other hand, the output of the receiver 41 is input to the distribution circuit 75. The distribution circuit 75 separates the time-division multiplexed signals into individual signals and sends and outputs them to each wire drawing distribution device 33 to be transmitted. The output of this distribution circuit 75 is input to an exchange 77. This exchange 77 divides the signal into signals up to the individual telephones 35, performs exchange processing, and outputs the signal again as a signal for each line concentrator/distributor 33. The output of this exchange 77 is input to the multiplexing circuit 53. In this multiplexing circuit 53, the output from the exchange 77 is used as a data signal portion, and a synchronization signal and a control signal from the control signal generation circuit 49 described above are added thereto. Further, a signal sent to each line concentrator/distributor 33 is made into one word, and a plurality of words are time-division multiplexed. This will be discussed later. The output of this multiplexing circuit 53 is input to a transmitter 55. This transmitter 55 outputs the signal multiplexed by the multiplexing circuit 53 onto the distribution transmission line 37. It is important that the signal on the distribution transmission path 37, that is, the signal sent to each concentrator/distributor 33, includes the aforementioned control signal. A feature of this embodiment is that this control signal is generated not only from the collision of signals on the concentrator transmission line 39 but also from the space between the signals (space over). However, the form of this control signal does not have to be the collision detection signal or space over signal itself. Each part of the central device 31 will be explained below. First, the signal on the wireless transmission path 39 is a signal transmitted from each line concentrator/distributor 33 and directed to the central device 31, and is configured in units of words. The word structure of this signal consists of a synchronization signal portion SIi and a data signal portion DIi, as shown in FIG. The synchronization signal portion SIi represents the signal coming from the i-th line concentrator/distributor 33. i is a subscript representing the number of the line concentrator/distributor 33. These words are collected in a number equal to the number of line concentrators and distributors 33, and constitute an I frame. At this time, these words are time-division multiplexed. Various encoding methods and modulation methods can be considered for such signals (on the distribution transmission line 37 and the concentrating transmission line 39). Accordingly, methods for detecting collisions will become clearer. In this embodiment, the signals on the transmission lines 37 and 39 are subjected to die phase encoding. A die phase code is represented by changing from a 0 level to a 1 level, or from a 1 level to a 0 level, at the center of a time slot, corresponding to a binary "0". Corresponding to a binary "1", there is no level change over the entire time slot, for example, it is represented by a signal that remains at 0 level and 1 level. Also, on the expiration date of the time slot,
There are always changes in level. Furthermore, it is assumed that the signal is held at 0 level in areas where there is no signal. Now, send the signal string "0101110010" to line transmission line 3.
Suppose that it is transmitted at 9. Assuming that these signals are generated from time t1 to tn, when the die-phase code described above is applied, the signals will become as shown in FIG. 7b. This signal is the signal on the actual concentrator transmission line 39. As mentioned above, the signals on the concentrator transmission line 39 may collide, and the spacing between signals may be greater than necessary. In this embodiment, collisions and spaces between signals on the concentrator transmission line 39 are detected by a collision detection circuit 45 and a space over detection circuit 47 as described below. The collision detection circuit 45 includes a low pass filter (hereinafter abbreviated as LPF) 57 as shown in FIG.
, a first comparator 59, and a first mono multivibrator 61. In die-phase encoding as shown in FIG. 6b, if no signal is transmitted, the signal on the transmission path is at 0 level. However, when a signal is transmitted, at least a DC component is generated. Therefore,
When the signal shown in FIG. 6b is input to the LPF 57, the signal shown in FIG. 6c is obtained as an output. Assume that two signals as shown in FIG. 6d and e are generated on the concentrator transmission line 39. Concentrated transmission line 39
Then, the two signals are superimposed and transmitted as the signal shown in FIG. 6f, which is input to the LPF 57. Then, the output of the LPF 57 becomes a signal as shown in FIG. 6g. Since the signals shown in FIGS. 6d and 6 each have a DC component, the output of the LPF 57 is approximately doubled due to the collision. Low frequencies pass through the transmission path more easily. Therefore, even if the transmission path 39 is long, a signal as shown in FIG. 6g can be detected correctly. Therefore, in the first comparator 59, a first threshold value SH1 is set. This threshold value SH1 is set to 1.5D with respect to the amplitude D of the DC component of one signal. The output of the LPF 57 is input to the first comparator 59, and the first threshold SH1 is used as a reference signal. Therefore, when the two signals overlap on the concentrator transmission line 39, that is, when the two signals collide, the output of the first comparator 59 becomes "1". The output "1" of the first comparator 59 sets the first mono multivibrator 61. The first mono-multivibrator 61 generates a collision detection signal that is a pulse signal with a predetermined time width. On the other hand, the space over detection circuit 47 includes an LPF 57 shared with the collision detection circuit 45, second and third comparators 65 and 67, a timer 69, and a second
It consists of a mono multivibrator 71. In the second comparator 65, a first threshold SH2 is set. This second threshold value SH2 is assumed to be 0.5D. With this threshold value SH2 as a reference, the output of the LPF 57 is used as the input signal of the second comparator 65. However, in the second comparator 65, the output signal becomes "1" only when the output signal of the LPF 57 is smaller than the second threshold value SH2. The output of the second comparator 65 is input to a timer 69. This timer 69 starts operating when the signal "1" is input. Further, when a signal "0" is input to the timer 69, it is reset. Therefore, this timer 69 measures the blank time between two signals. The contents of this timer 69 are compared in a third comparator 67 with the maximum allowable blank time Sm. This allowable time Sm is a time interval allowed as a space between signals. It is undesirable in terms of transmission efficiency for the space to continue for longer than this allowable time Sm, and is controlled in this embodiment. In this example, Sm=1.2△ (△ is
This is one clock time and will be explained in detail later. ). That is, in the third comparator 67, the timer 69
If the content of is greater than the allowable time Sm, a signal "1" is output. This signal "1" sets the second mono multivibrator 71. The second mono-multivibrator 71 outputs a space over signal 73 which is a pulse time of a predetermined width. In this way, the collision detection circuit 45 outputs the collision detection signal 63, and the space over detection circuit 47 outputs the space over signal. On the other hand, the signal on the concentrator transmission line 39 is input to the synchronization signal detection circuit 43 via the receiver 41. The signal converted to a logic level by the receiver 41 is
This synchronizing signal detection circuit 43 detects the synchronizing signal portion SIi. That is, SIi detects which line concentrator 33 each word comes from. A signal carrying this information, a control signal generation circuit 4
9 and distribution circuit 75. The control signal generation circuit 49 generates control signals as described later from the collision detection signal, space over signal, and synchronization detection signal, and generates control signals corresponding to each word when the multiplexing circuit 53 multiplexes the signals. Add. Further, the output of the receiver 41 is supplied to a distribution circuit 75. The signal from the exchange 77 is sent to each concentrator/distributor 33.
It is sent to the multiplexing circuit 53 as the data signal portion DOi destined for . As shown in FIG. 9, the multiplexing circuit 53 adds the synchronizing signal portion SOi and the control signal portion CTi from the control signal generating circuit 49 to the data signal portion DOi to form one word. Furthermore, by time-division multiplexing using multiple such words,
It is sent to the transmitter 55. That is, the words shown in FIG. 8 are collected by the line concentrator/distributor 33 to form one frame. However, considering the time relationship within the frame, that is, the order of each word is not changed, as shown in FIG.
DOi may be multiplexed and a frame synchronization signal FSY may be provided. At this time, the synchronization signal portion may be omitted. The line concentrator/distributor detects the FSY and knows at which word the word addressed to it is located, so it can extract the word addressed to itself. Furthermore, in the above figure, for the sake of simplicity,
All data signals are assumed to have the same length. However, as described later, each line concentrator/distributor 33
Since the transmission timing is controlled using a synchronization signal set for each time as a reference time, it can be applied even if all the signals have different data lengths. Next, the line concentrator/distributor 33 that receives such a signal from the central device 31 will be explained based on FIG. 10. The line concentrator and distributor 33 receives a signal from the central device 31 and sends a signal from the terminal 35 to the central device 31. And central device 3
The timing of sending the signal to 1 is controlled based on the above-mentioned control signal. This integrated distribution device 33 uses a receiver 79 to convert the signal from the distribution transmission line 37, that is, the signal directed from the central device 31 to the line concentration distribution device 33 as shown in FIG. 8 as described above, into a logic level. The converted signal is supplied to a synchronization signal detection circuit 81. This synchronization signal detection circuit 81 detects the synchronization signal portion SOi. This synchronization signal part SOi
When this is detected, it is known to which concentrator/distributor 33 the word with this is directed from the central device 32 . Therefore, the synchronization signal detection circuit 81 of the i-th line concentrator and distribution device 33 detects the synchronization signal portion SOi
If this is detected, it is known that the word to which this signal is attached is a signal that is accepted by the line concentrator/distributor 33. The synchronization signal detection circuit 81 outputs a synchronization detection signal 82 in response to the detection of the synchronization signal portion.
This detection signal 82 is supplied to a control signal detection circuit 83 and a distribution circuit 85. Then, the control signal detection circuit 83 detects the detection signal 8
The control signal portion CTi is detected from the 1-word signal at the timing of 2. This control signal portion CTi includes information of a collision detection signal 63 and a space detection signal 65.The control signal detection circuit 83 detects the control signal
CTi as collision detection signal 63, space detection signal 65
Convert and output. At the same time, the distribution circuit 85 similarly distributes the data signal to the concentrator distribution device 33.
Import only DOi. The distribution circuit 85 has the function of a kind of gate circuit controlled by the synchronization detection signal. The distribution circuit 85 separates the captured data signal portion DOi for each terminal 35. The separated signals are provided to terminal interface 87.
Terminal interface 87 supplied with signals
sends a signal to each terminal 35. Further, the signal from the terminal 35 is sent to the multi-shielding circuit 91. When the terminal 35 is a telephone, the frosty interface 87 includes a DA converter that converts the digital signal from the distribution circuit 85 into an analog signal;
It consists of an AD converter, a hybrid transformer, etc. that converts analog signals from telephones into digital signals. Signals from a plurality of terminal interfaces 87 are time-division multiplexed in a multiplexing circuit 91 at a timing determined by a synchronization detection signal 82 obtained by a synchronization signal detection circuit 81. At this time, the synchronization signal part is added to the data signal part DIi obtained by time division multiplexing.
Add SIi to make it a 1-word signal. The output of the multiplexing circuit 91 is supplied to a signal transmission time control circuit 89. This signal sending time control circuit 89 is also supplied with the collision detection signal 62 and space detection signal 72 from the control signal detection circuit 83, and based on these signals 63 and 73, the output of the multiplexing circuit 91 is sent via the transmitter 93. The timing of sending to the concentrator transmission line 39 is controlled based on the detection timing of the periodic signal 82. This control will be described later. Further, the collision detection signal 62 here is a signal indicating that a collision has occurred, and is not necessarily the same as the collision detection signal 63 in the central device 32 described above. The same applies to the space detection signal 72. The transmitter 93 encodes this one-word signal (modulates it if necessary) and sends it to the concentrator transmission line 93. This sending timing is controlled by a signal sending time control circuit 89. This signal is
It goes to the central device 31 via the wireless transmission path 39.
1 from each concentration distribution device 33 to this concentration transmission line 39
When the word signals are transmitted, the transmission timing is controlled so that collisions between words and surplus blanks do not occur. The control will be explained below. For convenience of explanation, in this embodiment, each line concentrator/distributor 33 has transmission lines 37, 3 as shown in FIG.
It is assumed that the wireless distribution devices A, B, C, and D are connected in sequence from the far end point to the near end point. Here, the far end point is the receiver 4 of the central device 31.
1. On the transmission lines 37 and 39 for the transmitter 55,
This is the farthest point to which the wireless distribution device 33 is connected. Conversely, the near end point is the receiver 4 of the central unit 31.
1. This is the closest point to the transmitter 55 on the transmission lines 37 and 39 to which the line concentrator and distributor 33 is connected. From the central device 32 to the line concentration distribution devices A, B, C, D
One-way signal transmission time up to 6△, 3.5△, 3△,
1△1△ is a unit time determined by the required control time accuracy. ). Now, from the central device 32,
As shown in FIG. 11a, the signal frame to be sent to the line concentrator/distributor 33 via the distribution transmission line 37 is constructed in succession as WOa, WOb, WOc, and WOd. Between each frame, as described below,
Leave some space SO. Here, subscript a,
b, c, and d correspond to the line concentration distribution devices A, B, C, and D. WOa is a word directed to line concentrator/distributor A, and so on. Each word consists of a synchronization signal portion SOi, a control signal portion CTi, and a data signal portion DOi, as shown in FIG. Normally, the data signal portion DOi is time-division multiplexed with signals destined for a plurality of terminals 35 connected to the line concentrator 33. In this embodiment, the time control is performed by detecting a synchronization signal of the wire heading toward the concentrator/distributor 32 in each concentrator/distributor 33.
The time when SOi is detected is set as the reference time. In each line concentrator/distributor 33, the time from the input of the word addressed to itself until the detection of the synchronization signal portion SOi is all equal to Ts. Also, from the reference time Ti(i
= a, b, c, d) After the line concentrator distribution device A, B,
It is assumed that signals are sent from C and D on the concentrator transmission line 39. This Ti is a control signal and is controlled by the signal sending time control circuit 89. There are several time control algorithms for the signal transmission time control circuit 89. However, since the control in the signal transmission time control circuit 89 is based on the control signal from the control signal generation circuit 32 of the central device 32, it can be said that there are many algorithms for generating this control signal. ◎About the first algorithm (1) The generation time of the first word of the frame is not controlled. (2) Of the two words that caused the collision, the transmission timing of the word from the concentrator/distributor 33 that generated the latter signal to the central device 32 is set △
only delay. That is, the delay time is increased. (3) Space over occurred between words 2
Of the two words, the transmission timing of the word destined for the integrated distribution device 33 or the central device 32 that generated the latter signal is advanced by Δ. That is, the delay time is reduced. That is what it is. That is, if a collision or space over is detected between two signals, the control time Ti is adjusted in the concentrator/distributor 33 corresponding to the later word in the frame structure. Here, as the initial value of Ti, Ta=Tb=Tc=Td
=5△. Each word is sent from the central unit 32 to the line concentrators B, D,
When sent to A, C, each concentrator/distributor B, at the timing shown in FIGS.
Words are sent from D, A, and C onto the concentrator transmission line 39. This timing is the time required to transmit on the transmission line 37 to the line concentrators B, D, A, and C (3.5△, △, 6△, 3△), and the time required to detect the synchronization signal part. It is determined by Ts and the control time (initial value 5Δ, which corresponds to the delay time). In addition, WIi is connected from the line concentrator I to the central unit 3.
This is the word sent to 2. Furthermore, it takes a finite time for transmission from each concentrator/distributor B, D, A, C to the central device 32, and as mentioned above, the time is 3.5△, △, 6△, 3△. Therefore, when inputting from the concentrator transmission line 39 to the central device 32 (more precisely, the receiver 41), it becomes as shown in FIG. 11f. In this figure, collisions Q1 and Q2 are shown in the shaded areas.
is generated, and spaces S1 and S2 are generated. This situation is shown numerically in Table 1, where the number of controls n c =
This is a 0 line.
【表】
制御数ncは、制御時間Tiに対して信号送出時
間制御回路89によつて行われた有意な制御回数
である。ワード間時間Si、i+1は相続した2つ
のワードWIi及びWIi+1との間の関係を示す。第
12図fの衝突Q1,Q2、スペースS1,S2
に対応しており、負数により衝突、正数によりス
ペースを示す。例えば、Sbdとは、ワードWIb及
びWIdとの間の関係を示し、この実施例では、衝
突しかも5△の衝突なので、−5△となる。以下、
同様である。衝突の生じている時間、スペースの
生じている時間の計算方法については、念のため
後に明示する。
さて、第11図fに示される信号が、中央装置
32に入力すると、衝突検出回路45において衝
突Q1,Q2が、スペースオーバー検出回路47
において、スペースオーバーS1,S2が検出さ
れる。このアルゴリズムにおいては、ワード間の
スペスが零のときも、衝突とみなすことにする。
このためには、第8図に示される衝突検出回路4
5に若干の修正を施す必要がある。すなわち、
LPF57の出力が振幅一定値以上で、所定のワ
ード長よりも長いときに、衝突検出信号63を
「1」とするように修正する必要がある。
一方、同期信号検出回路43では、同期信号部
SIb及びSiaを検出することができるが、衝突Q
1によつて、同期信号部分Sidは検出できない。
制御信号発生回路49では、SIbより衝突が、ワ
ードWIb及びWIdに生じているとして、制御信号
CTdを発生する。CTdは、「+」となる。ここ
で、制御信号発生回路49では、フレーム内のワ
ードの構成を知つておく必要がある。フレーム構
成は、集線分配装置33の接続位置とは直線関係
なく、多重化回路53におけける多重化の際に当
然現定されている情報であつて、制御信号発生回
路49においても参照できる。
衝突Q2に対しても同様であり、ワードWIa及
びWicに生じていることが検出され、CTcは
「+」となる。
スペースオーバS1,S2に対しても同様な処
理が施される。すなわち、検出される同期信号部
分は、SIb及びSIaであり、この間で、スペース
オーバーS1が検出される。スペースオーバーS
1はSIaの直前にあることからWIdとWIaの間に
あると判断でき、ワードWIaに対応して、制御信
号CTaが「−」と設定される。同様にスペース
オーバーS2は、次のフレームの先頭ワードに属
するSIbの直前に検出されるので、WIbに対応し
て制御信号を設定すべきであるが、前述の(1)に示
したように、このアルゴリズムでは、フレームの
先頭ワードに対しては、制御は施さないので、こ
のままにしておく。なお、衝突Q1によりSIdが
検出されなかつたが、SIbが検出されてから、衝
突Q1が起きたことにより、次のワードすなわち
WIdに移つたと判断することもできる。この判断
によりS1がWIdとWIaの間にあることが一層は
つきりする。
このようにして、制御信号CTiが設定されて、
第9図のようなワード構成をなし、多重化回路5
3において、フレームが規定されて、送信器55
から送出されていく。
ここで、制御信号CTiは+、零−という3状態
を表わせばよいので、2ビツトあれば充分であ
る。第8図に示される回路においては、CTiが
「+」であることは衝突検出信号63が「1」、ス
ペースオーバー検出信号73が「0」であること
によつて表わされている。CTiが「0」であるこ
とは、衝突検出信号63、スペースオーバー検出
信号73が共に「0」であることによつて表わさ
れている。CTiが「−」であることは、衝突検出
信号63が「0」、スペースオーバー検出信号7
3が「1」であることによつて表わされている。
このような制御信号CTiを含んだワードが集線
分配装置33に供給される。この制御信号CTi
は、同期検出信号83を用いて、制御信号検出回
路83において分離、検出される。そして、衝突
検出信号63、スペースオーバー検出信号73を
信号送出時間制御回路89に送出する。
信号送出時間制御回路89は、衝突検出信号6
3が「1」のとき(前述のCTiが「+」の場合に
相当)制御時間Tiを△だけ増加させる。スペー
スオーバー検出信号73が「1」のとき(前述の
CTiが「−」の場合に相当)制御時間Tiを△だけ
減少させる。両信号63,73とも「0」であつ
たら(前述のCTiが「0」の場合に相当)制御時
間は変化させない。
したがつて、nc=0の時点での制御信号CTiに
より、集線分配装置B,D,A,Cの第1回目の
有意な制御による制御時間Tb、Td、Ta、Tcは、
それぞれ、0、+△、−△、+△だけ変化する。し
たがつてnc=1の際の制御時間(遅延時間)Tb、
Td、Ta、Tcは、5△、6△、−4△、6△とな
る。これによつて、中央装置32での受信号は、
第12図gに示されるように、衝突Q1,Q2、
スペースS1,S2共に減少している。以後同様
な処理を施していく。そして、nc=8のときに、
ワード間間隔Sbd、Sda、Sac、Scbが、△、△、
△、2△となつて制御が終了する。前述のように
フレームの先頭のワードWIbの発生時刻は固定さ
れていた。しかし、これを固定しないとすれば、
Scbのスペースが1.2△より大きいので制御は更に
続いていく。又、この実施例では、どこかのスペ
ースが1.2△を越えざるを得ないので制御が続き、
動作が不安定になつてしまう。
分配伝送路37上のスペースの余裕SO(第12
図aは例示であつて、1フレーム内にあるスペー
スの余裕と解釈すべきである。)は、集線伝送路
39上でのワード間のスペースをどの程度見込ん
でおくかにより最小値が定まる。この実施例で
は、ワード間のスペースの最大値Smとして1.2△
と設定しているので、WIi及びWOiとが同一長と
すれば、SOは、1.2△×4=4.8△以上とする必要
がある。1フレームの長さは、伝送路37,39
によらず同一であるから、分配伝送路37上での
スペースの余裕が、集線伝送路39上でのワード
間隔に割り当てられることに注目すれば理解され
る。
次に、制御信号発生回路49の具体的構成につ
いて説明する。第13図に基づいて説明する。同
期信号検出回路43によつて検出されたワードの
番号は、情報として記憶装置130に供給され
る。記憶装置130の内容は、復号回路132に
供給される。復号回路132では、供給されたワ
ード番号の一つ先のワードに対応した信号を出力
する。すなわち1フレームにおいてワードの順番
がWOb,WOd,WOa,WOcとする。このとき、
同期信号成分SIbを検出したら、一旦、このbと
いう番号が記憶装置130に記憶される。そし
て、このbに対応した信号が復号回路132に供
給される。復号回路132では、ワードWObの
次のワードWOdに対応した出力端子134dに
信号「1」を供給する。
ここで、通常、交換機77には、伝送路37,
39に接続された集線分配装置33、集線分配装
置33に接続された電話35等の接続状態(位
置)が情報として与えられており(一種のアツ
プ)、これに従つて交換処理、又は、多重化回路
153と一諸にフレーム構成を行なつている。し
たがつて、集線分配装置33、電話35等の接続
が変わつたとしてもフレーム構成についての情報
は、当然、交換機77が有しており、これを復号
回路132に提供すれば、上述のことは簡単に行
える。
又、復号回路132の第2乃至第4の出力端子
134a乃至134dは、第1乃至第4のシフト
レジスタ136a乃至134dに対応して設けら
れる。第1乃至第4のシフトレジスタ136a乃
至136dは全て2段のシフトレジスタである。
第1の出力端子134aの出力は、衝突検出信
号63と共に第1のアンド回路138aに、スペ
ースオーバー検出信号73と共に第2のアンド回
路140aに、それぞれ供給される。第1のアン
ド回路138aの出力は、第1のシフトレジスタ
136aの前段のビツトをセツトする。第2のア
ンド回路140aの出力は、第1のシフトレジス
タ136aの後段のビツトをセツトする。第1の
シフトレジスタ136aの後段は、アース入力さ
れる。又、第1のシフトレジスタ136aの前段
のビツトが、制御信号CTaとなる。他も同様で
あり、第2乃至第4のシフトレジスタ136b乃
至136dの前段のビツトの出力が、それぞれ制
御信号CTb,CTc,CTdとなる。
記憶内容書換回路142の機能について説明す
る。2つのワードの衝突を考えれば容易にわかる
ことであるが、衝突が生じると、後のワードの先
頭に位置する同期信号成分がSIiと前のワードの
データ信号成分とが重なり合つてしまい、当該同
期信号成分SIiは検出されない。そこで、衝突検
出信号87が「1」から「0」に変化するのを記
憶内容書換回路142が検出する。そして、記憶
装置130の内容を書き換える。しかも、記憶装
置130に記憶されているワード番号の次のワー
ド番号に書き換える。ワードの順番はフレーム内
の順番である。このようにして、ワードのアツプ
カウントがなされる。
例を上げて説明すると、まず、WIbの同期信号
SIbにより、“b”が記憶回路130に記憶され、
後号回路132により、ワードWIbの次はワード
WIdであることから出力134dに信号「1」を
出力する。衝突Q1により衝突信号が「1」にな
り、これにより、第4のシフト・レジスタ136
dの前段が「1」にセツトされる。制御信号
CTdは「10」となる。これは第1表で「+」と
表示されているものに等しい。つまり、集線分配
装置に信号の発生時期を遅らせることを命ずる。
次に、衝突信号が終つた時点で記憶回路130
の内容は「b」から「d」に変わり、WIdの次の
ワードがWIaであることから出力134aが
「1」になる。次に第11図fのスペースS1に
より、信号間スペースオーバー信号73が「1」
となり、シフト・レジスタ136aの後段が
「1」にセツトされる。よつて制御信号CTaは
「01」となる。これは第1表で「−」と表示され
ているものに等しい。つまり集線分配装置33に
信号の発生時期を早めることを命ずる。
多重化回路53について説明する。第14図に
示されるような構成をとる。すなわち、交換機7
7からの出力信号は第1乃至第4の記憶回路14
4a乃至144dに一時記憶される。
146a乃至146dは、同期信号発生回路
で、同期信号SOa乃至SOdをそれぞれ発生する。
これはパラレル入力シリアル出力シフト・レジス
タにより、パラレル入力に同期信号に相当するコ
ードを入れればよい。148a乃至148dは、
制御信号入力で、第13図に示される第1乃至第
4のシフトレジスタ136a乃至136dの出力
信号である。この信号はCTa,CTb,CTc,
CTdである。制御クロツク発生回路148は、
交換機77と同期したクロツク150が供給さ
れ、制御ゲート・クロツク152を発生する。こ
のクロツクは第15図に対応している。クロツク
152の右側から順番に第15図のg,h,i,
a,b,c,j,k,l,fに相当する。
制御ゲート・クロツク152は、アンド−オア
−ゲート154に供給される。一方、信号源とな
る同期信号発生回路146a乃至146d、第1
乃至第4の記憶回路144a乃至144d、第1
乃至第4のシフトレジスタ136a乃至136d
にも、この制御ゲートクロツク152に対応して
読み出しクロツクが供給される。これは、図示し
ていない。
次に、信号送出時間制御回路89の具体的構成
について説明する。信号送出時間制御回路89
は、第12図に示されるように、可逆カウンタ9
5及び第1乃至第4のシフトレジスタ97,9
9,101,103を含む。又、この信号送出時
間制御回路89は、15△の時間幅で制御時間(遅
延時間)Tiを制御できる。
制御信号検出回路83からの衝突検出信号63
は、可逆カウンタ95のアツプカウント端子に入
力する。信号63が「1」のとき、可逆カウンタ
95の内容が「1」だけ増加する。スペースオー
バー検出信号73は、可逆カウンタ95のダウン
カウント端子に入力する。信号73が「1」のと
き、可逆カウンタ95の内容が「1」だけ減少す
る。この可逆カウンタ95の出力は4ビツトであ
り、上位からQ8(N3)、Q4(22)、Q1(20)
とする。
一方、多重化回路91の出力は8段である第1
のシフトレジスタ97に入力する。同時に、イン
バータ105を介したQ8と共に、第1のアンド
−オア回路107に入力する。この第1のアンド
−オア回路107には、第1のシフトレジスタ9
7の出力と共に、Q8も入力する。第1のアンド
−オア回路107の出力は、4段である第2のシ
フトレジスタ99に入力する。
第2のシフトレジスタ99の出力は、Q4と共
に第2のアンド−オア回路109に入力する。こ
の第2のアンド−オア回路109には、第1のシ
フトレジスタ97の出力と共にインバータ111
を介してQ4が入力する。第2のアンド−オア回
路109の出力は、2段である第3のシフトレジ
スタ101に入力する。
第3のシフトレジスタ101の出力は、Q2と
共に第3のアンド−オア回路113に入力する。
第3のアンド−オア回路113には、第2のシフ
トレジスタ101の出力と共にインバータ115
を介したQ2が入力する。第3のアンド−オア回
路113の出力は、1段である第4のシフトレジ
スタ103に入力する。
第4のシフトレジスタ103の出力は、Q1と
共に第4のアンド−オア回路117に入力する。
第4のアンド−オア回路117には、第3のシフ
トレジスタ101の出力と共にインバータ118
を介してQ1が入力する。第4のアンド−オア回
路117の出力は、信号送出時間制御回路89の
出力となる。
第1乃至第4のアンド−オア回路107,10
9,113,117の構成は同一であり、第1乃
び第2のアンド回路119,121及びオア回路
132とから成る。第1のアンド回路119に
は、インバータ111,115,118の出力と
共に前々段のシフトレジスタの出力が入力する。
インバータ105の出力は、多重化回路91の出
力と共に、第1のアンド回路119に入力する。
第2のアンド回路121には、可逆カウンタのビ
ツト出力Q8,Q4,Q2,Q1と共に、前段の
シフトレジスタの出力が入力する。第1乃び第2
のアンド回路119,121の出力は、オア回路
123に入力する。オア回路123の出力は、ア
ンド−オア回路107,109,113,117
の出力となる。
このような構成によつて、可逆カウンタ95の
2進出力Q8,Q4,Q2,Q1によつて、シフ
トレジスタの総合段数が変化し、遅延時間である
制御時間Tiが変化する。
◎第2のアルゴリズムについて
(1) 集線分配装置43からのどれか一つのワー
ドの送出タイミングは固定する。(この例で
はWIa)
(2) 衝突のあつた2つのワードのうち、前のワ
ードのうち、前のワードの制御時間Ti((遅
延時間)を△だけ減少させる。
(3) スペースオーバーが検出されたなら、スペ
ースオーバーに係る2つのワードのうち前の
ワードの制御時間Ti(遅延時間)を△だけ増
加させる。
(4) ワード時間が零のときは衝突として扱わな
い。
というアルゴリズムで処理を行うこともできる。
このときには、制御信号の与れ方が、第1の
アルゴリズムとは反対にすることになる。例え
ば、衝突が生じたなら、2つのワードのうち、
前のワードに対して制御を施すので、制御信号
発生回路49では、前のワード制御信号CTiを
変化させる必要がある。第1のアルゴリズムで
は衝突に対して「+」と表わわしたものが、第
2のアルルゴリズムでは、衝突に対して「−」
と表わす。これは、衝突を除去するには、どち
らかのワードに対して、互いに逆の方向に移動
させる必要があるからである。スペースオーバ
ーに対しても同様である。こ[Table] The number of controls n c is the number of significant controls performed by the signal sending time control circuit 89 for the control time Ti. The interword time Si,i+1 indicates the relationship between the two inherited words WIi and WIi +1 . Collisions Q1, Q2, spaces S1, S2 in Figure 12 f
A negative number indicates a collision, and a positive number indicates a space. For example, Sbd indicates the relationship between the words WIb and WId, and in this example, since it is a collision and a 5Δ collision, it is −5Δ. below,
The same is true. The method for calculating the time when a collision occurs and the time when a space occurs will be explained later, just in case. Now, when the signal shown in FIG.
At , space overs S1 and S2 are detected. In this algorithm, even when the spacing between words is zero, it is considered a collision.
For this purpose, a collision detection circuit 4 shown in FIG.
5 needs to be slightly modified. That is,
When the output of the LPF 57 has an amplitude greater than a certain value and is longer than a predetermined word length, it is necessary to modify the collision detection signal 63 to be "1". On the other hand, in the synchronization signal detection circuit 43, the synchronization signal section
SIb and Sia can be detected, but collision Q
1, the synchronization signal portion Sid cannot be detected.
The control signal generation circuit 49 determines that a collision has occurred in words WIb and WId based on SIb, and generates a control signal.
Generates CTd. CTd becomes "+". Here, the control signal generation circuit 49 needs to know the structure of words within the frame. The frame configuration is information that is naturally established during multiplexing in the multiplexing circuit 53, regardless of the connection position of the line concentrator/distributor 33, and can also be referenced in the control signal generating circuit 49. The same is true for collision Q2, where it is detected that it has occurred in words WIa and Wic, and CTc becomes "+". Similar processing is performed for space overs S1 and S2. That is, the detected synchronization signal portions are SIb and SIa, and space over S1 is detected between them. Space over S
Since word 1 is located immediately before SIa, it can be determined that word 1 is between WId and WIa, and the control signal CTa is set to "-" corresponding to word WIa. Similarly, since space over S2 is detected immediately before SIb belonging to the first word of the next frame, the control signal should be set corresponding to WIb, but as shown in (1) above, This algorithm does not control the first word of the frame, so it is left as is. Note that SId was not detected due to collision Q1, but since collision Q1 occurred after SIb was detected, the next word, i.e.
It can also be determined that it has moved to WId. This determination makes it even more likely that S1 is between WId and WIa. In this way, the control signal CTi is set and
The multiplexing circuit 5 has a word configuration as shown in FIG.
3, a frame is defined and the transmitter 55
It is sent out from. Here, since the control signal CTi only needs to represent the three states of + and zero-, 2 bits is sufficient. In the circuit shown in FIG. 8, CTi being "+" is represented by the collision detection signal 63 being "1" and the space over detection signal 73 being "0". The fact that CTi is "0" is indicated by the fact that both the collision detection signal 63 and the space over detection signal 73 are "0". CTi is "-" means that the collision detection signal 63 is "0" and the space over detection signal 7 is "0".
It is represented by 3 being ``1''. A word containing such a control signal CTi is supplied to the line concentrator/distributor 33. This control signal CTi
are separated and detected in the control signal detection circuit 83 using the synchronization detection signal 83. Then, the collision detection signal 63 and the space over detection signal 73 are sent to the signal sending time control circuit 89. The signal sending time control circuit 89 receives the collision detection signal 6
When 3 is "1" (corresponding to the case where CTi described above is "+"), the control time Ti is increased by Δ. When the space over detection signal 73 is "1" (as described above)
(corresponding to when CTi is "-") Decrease control time Ti by △. If both signals 63 and 73 are "0" (corresponding to the case where the above-mentioned CTi is "0"), the control time is not changed. Therefore, the control times Tb, Td, Ta, and Tc of the first significant control of the concentrators and distributors B, D, A, and C using the control signal CTi at the time of n c =0 are as follows.
They change by 0, +△, -△, and +△, respectively. Therefore, the control time (delay time) Tb when n c =1,
Td, Ta, and Tc are 5△, 6△, -4△, and 6△. As a result, the received signal at the central device 32 is
As shown in Figure 12g, collisions Q1, Q2,
Both spaces S1 and S2 are decreasing. Similar processing will be performed thereafter. Then, when n c =8,
Inter-word spacing Sbd, Sda, Sac, Scb are △, △,
△, 2△, and the control ends. As mentioned above, the time of occurrence of the word WIb at the beginning of the frame was fixed. However, if this is not fixed,
Since the space of Scb is larger than 1.2△, control continues further. Also, in this example, since some space has to exceed 1.2△, control continues,
Operation becomes unstable. Space margin SO on the distribution transmission line 37 (12th
Figure a is an example and should be interpreted as a margin of space within one frame. ) is determined by the minimum value depending on how much space is allowed between words on the concentrator transmission line 39. In this example, the maximum space between words Sm is 1.2△
Therefore, if WIi and WOi have the same length, SO needs to be 1.2Δ×4=4.8Δ or more. The length of one frame is the transmission line 37, 39
It can be understood by noting that the margin of space on the distribution transmission line 37 is allocated to the word spacing on the concentrator transmission line 39, since it is the same regardless of the transmission line. Next, a specific configuration of the control signal generation circuit 49 will be explained. This will be explained based on FIG. 13. The word number detected by the synchronization signal detection circuit 43 is supplied to the storage device 130 as information. The contents of storage device 130 are provided to decoding circuitry 132 . The decoding circuit 132 outputs a signal corresponding to the next word of the supplied word number. That is, the order of words in one frame is WOb, WOd, WOa, and WOc. At this time,
Once the synchronization signal component SIb is detected, this number b is temporarily stored in the storage device 130. Then, a signal corresponding to this b is supplied to the decoding circuit 132. The decoding circuit 132 supplies a signal "1" to the output terminal 134d corresponding to the word WOd following the word WOb. Here, normally, the exchange 77 includes the transmission line 37,
The connection status (position) of the line concentrator/distributor 33 connected to the line concentrator/distributor 39, the telephone 35, etc. The frame configuration is performed together with the conversion circuit 153. Therefore, even if the connection of the line concentrator 33, telephone 35, etc. changes, the exchange 77 naturally has information about the frame structure, and if this information is provided to the decoding circuit 132, the above problem can be solved. It's easy to do. Further, second to fourth output terminals 134a to 134d of the decoding circuit 132 are provided corresponding to first to fourth shift registers 136a to 134d. The first to fourth shift registers 136a to 136d are all two-stage shift registers. The output of the first output terminal 134a is supplied together with the collision detection signal 63 to the first AND circuit 138a, and together with the space over detection signal 73 to the second AND circuit 140a. The output of the first AND circuit 138a sets the previous stage bit of the first shift register 136a. The output of the second AND circuit 140a sets the subsequent bit of the first shift register 136a. The subsequent stage of the first shift register 136a is grounded. Further, the previous bit of the first shift register 136a becomes the control signal CTa. The same applies to the others, and the outputs of the previous stage bits of the second to fourth shift registers 136b to 136d become control signals CTb, CTc, and CTd, respectively. The function of the memory content rewriting circuit 142 will be explained. It is easy to understand if we consider a collision between two words, but when a collision occurs, the synchronization signal component located at the beginning of the next word overlaps with the data signal component of the previous word, and SIi overlaps with the data signal component of the previous word. Synchronization signal component SIi is not detected. Therefore, the storage content rewriting circuit 142 detects that the collision detection signal 87 changes from "1" to "0". Then, the contents of the storage device 130 are rewritten. Moreover, the word number stored in the storage device 130 is rewritten to the next word number. The order of the words is the order within the frame. In this way, the word up count is done. To explain with an example, first, the synchronization signal of WIb
“b” is stored in the storage circuit 130 by SIb,
By the post-sign circuit 132, the next word after word WIb is
Since it is WId, a signal "1" is output to the output 134d. The collision Q1 causes the collision signal to become "1", which causes the fourth shift register 136 to
The first stage of d is set to "1". Control signal
CTd becomes "10". This is equivalent to what is marked as "+" in Table 1. In other words, the line concentrator/distributor is ordered to delay the timing of signal generation. Next, when the collision signal ends, the memory circuit 130
The content changes from "b" to "d", and since the next word of WId is WIa, the output 134a becomes "1". Next, due to the space S1 in FIG. 11f, the inter-signal space over signal 73 becomes "1".
Therefore, the subsequent stage of shift register 136a is set to "1". Therefore, the control signal CTa becomes "01". This is equivalent to what is indicated by "-" in Table 1. In other words, the line concentrator/distributor 33 is ordered to advance the timing of signal generation. The multiplexing circuit 53 will be explained. The configuration shown in FIG. 14 is adopted. That is, exchange 7
The output signal from 7 is sent to the first to fourth memory circuits 14.
4a to 144d. 146a to 146d are synchronization signal generation circuits that generate synchronization signals SOa to SOd, respectively.
This can be done by using a parallel input serial output shift register to input a code corresponding to a synchronization signal to the parallel input. 148a to 148d are
These are control signal inputs and output signals of the first to fourth shift registers 136a to 136d shown in FIG. This signal is CTa, CTb, CTc,
CTd. The control clock generation circuit 148 is
A clock 150 synchronized with switch 77 is provided and generates a control gate clock 152. This clock corresponds to FIG. g, h, i, in FIG. 15 in order from the right side of the clock 152.
Corresponds to a, b, c, j, k, l, f. Control gate clock 152 is provided to AND-OR gate 154. On the other hand, the synchronizing signal generating circuits 146a to 146d serving as signal sources, the first
The fourth memory circuits 144a to 144d, the first
thru fourth shift registers 136a to 136d
A read clock is also supplied corresponding to this control gate clock 152. This is not shown. Next, a specific configuration of the signal sending time control circuit 89 will be explained. Signal sending time control circuit 89
is a reversible counter 9 as shown in FIG.
5 and the first to fourth shift registers 97, 9
Including 9,101,103. Further, this signal sending time control circuit 89 can control the control time (delay time) Ti with a time width of 15Δ. Collision detection signal 63 from control signal detection circuit 83
is input to the up count terminal of the reversible counter 95. When the signal 63 is "1", the content of the reversible counter 95 increases by "1". The space over detection signal 73 is input to the down count terminal of the reversible counter 95. When the signal 73 is "1", the content of the reversible counter 95 is decreased by "1". The output of this reversible counter 95 is 4 bits, starting from the highest: Q8 (N 3 ), Q4 (2 2 ), Q1 (2 0 ).
shall be. On the other hand, the output of the multiplexing circuit 91 is the first
input into the shift register 97 of. At the same time, the signal is input to the first AND-OR circuit 107 together with Q8 via the inverter 105. This first AND-OR circuit 107 includes a first shift register 9
Along with the output of 7, Q8 is also input. The output of the first AND-OR circuit 107 is input to a second shift register 99 having four stages. The output of the second shift register 99 is input to the second AND-OR circuit 109 together with Q4. This second AND-OR circuit 109 includes an inverter 111 as well as an output of the first shift register 97.
Q4 inputs via. The output of the second AND-OR circuit 109 is input to the third shift register 101 having two stages. The output of the third shift register 101 is input to the third AND-OR circuit 113 together with Q2.
The third AND-OR circuit 113 includes an inverter 115 as well as an output of the second shift register 101.
Q2 via is input. The output of the third AND-OR circuit 113 is input to the fourth shift register 103, which is one stage. The output of the fourth shift register 103 is input to the fourth AND-OR circuit 117 together with Q1.
The fourth AND-OR circuit 117 includes an inverter 118 as well as the output of the third shift register 101.
Q1 inputs via. The output of the fourth AND-OR circuit 117 becomes the output of the signal transmission time control circuit 89. First to fourth AND-OR circuits 107, 10
The configurations of circuits 9, 113, and 117 are the same and consist of first and second AND circuits 119, 121 and an OR circuit 132. The first AND circuit 119 receives the outputs of the inverters 111, 115, and 118 as well as the outputs of the shift registers in the previous stage.
The output of the inverter 105 is input to the first AND circuit 119 together with the output of the multiplexing circuit 91 .
The second AND circuit 121 receives the bit outputs Q8, Q4, Q2, and Q1 of the reversible counter as well as the output of the shift register at the previous stage. 1st and 2nd
The outputs of the AND circuits 119 and 121 are input to the OR circuit 123. The output of the OR circuit 123 is the AND-OR circuit 107, 109, 113, 117
The output is With this configuration, the total number of stages of the shift register changes depending on the binary outputs Q8, Q4, Q2, and Q1 of the reversible counter 95, and the control time Ti, which is the delay time, changes. Regarding the second algorithm (1) The timing of sending any one word from the line concentrator/distributor 43 is fixed. (WIa in this example) (2) Of the two conflicting words, the control time Ti ((delay time) of the previous word is decreased by △. (3) Space over is detected. If the space over occurs, the control time Ti (delay time) of the previous word of the two words related to the space over is increased by △. (4) If the word time is zero, it is not treated as a collision. In this case, the control signal is given in the opposite way to the first algorithm.For example, if a collision occurs, one of the two words is
Since the previous word is controlled, the control signal generating circuit 49 needs to change the previous word control signal CTi. In the first algorithm, collisions are represented as "+", but in the second algorithm, collisions are represented as "-".
It is expressed as This is because eliminating collisions requires moving either word in opposite directions. The same applies to over space. child
【表】
の第2のアルゴリズムでは、上述の(2)、(3)がポ
イントであり、他はそれほど本質的な制限では
ない。このアルゴリズムに従つて制御の様子を
第2表に示す。この表からわかるように、ワー
ド間時間Sbd、Sda、Sac、Scbが、△、△、2
△、△となつて制御動作が終了している。
◎第3のアルゴリズムについて
(1) 制御時間Tiは全て変化させる。すなわち、
全ての集線分配装置A,B,C,Dからのワ
ードの送出タイミングを制御する。
(2) 制御時間Tiの変化の方向を第3表のよう
に定める。
(3) ワード間スペースが零のときは衝突とはし
ない。In the second algorithm in [Table], the above-mentioned (2) and (3) are the key points, and the other limitations are not so essential. Table 2 shows the state of control according to this algorithm. As can be seen from this table, the interword times Sbd, Sda, Sac, and Scb are △, △, 2
△, △ indicates that the control operation has been completed. ◎About the third algorithm (1) All control times Ti are changed. That is,
Controls the timing of sending words from all line concentrators and distributors A, B, C, and D. (2) Determine the direction of change in control time Ti as shown in Table 3. (3) If the space between words is zero, it is not considered a collision.
【表】【table】
【表】
すなわち、このアルゴリズムでは当該ワード
をスペースより空いている方に移動させること
を基本としている。このアルゴリズムに従つた
制御動作の様子を第4表に示す。[Table] In other words, this algorithm is based on moving the word to an empty space. Table 4 shows the control operation according to this algorithm.
【表】
以上説明した第1乃至第3のアルゴリズム
は、全て中央装置32において、集線伝送路3
9上におけるワード間の衝突及びスペースオー
バーを検出し、この検出結果に基づいて、単
に、集線分配装置33での制御時間Tiを、増
加、減少又は維持すればよいのかを判断して、
その制御の方向を各集線分置装置33に知らせ
ている。
◎第4のアルゴリズム
衝突検出回路45において、衝突の長さまで
検出し、スペースオーバ検出回路47におい
て、ワード間のスペースオーバーの長さまで検
出すると、制御はより容易になる。つまり、制
御信号として、これらの時間長を考慮に入れて
2ビツト以上の信号として制御時間を単位時間
△ではなく、△の整数倍をもつて変化させる
と、制御はより速やかに行われる。
例えば、基本的なアルゴリズムは、第1のア
ルゴリズムと同様に、後のワードに対して制御
を施すとし、制御時間Tiを次のように変化さ
せる。
(1) 衝突の長さが2△以上なら、+2△だけ増
加させる。
(2) 衝突の長さが2△未満なら、△だけ増加さ
せる。
(3) ワード間スペースが3△以上なら、2△だ
け減少させる。
(4) ワード間スペースが3△未満1.2△より大
きかつたら、△だけ減少せる。
(5) ワード間スペースが、1.2△以下なら、変
化させない。
(6) ワード間スペースがが零のときは、衝突と
しない。
このようにすると、制御信号は3ビツトとな
る。[Table] The first to third algorithms explained above all operate on the concentrator transmission line 3 in the central device 32.
Collisions and space overs between words on 9 are detected, and based on the detection results, it is determined whether to simply increase, decrease, or maintain the control time Ti in the line concentration distribution device 33,
The direction of the control is notified to each line concentrator/separator 33. ◎Fourth Algorithm If the collision detection circuit 45 detects up to the length of the collision, and the space over detection circuit 47 detects up to the length of the space over between words, control becomes easier. In other words, if the control signal is a 2-bit or more signal that takes these time lengths into consideration and the control time is varied by an integer multiple of Δ instead of the unit time Δ, the control can be performed more quickly. For example, in the basic algorithm, similar to the first algorithm, control is applied to subsequent words, and the control time Ti is changed as follows. (1) If the collision length is 2△ or more, increase it by +2△. (2) If the collision length is less than 2△, increase it by △. (3) If the inter-word space is 3△ or more, decrease it by 2△. (4) If the interword space is less than 3△ and greater than 1.2△, it can be reduced by △. (5) If the inter-word space is 1.2△ or less, do not change it. (6) If the space between words is zero, it is not considered a collision. In this way, the control signal has 3 bits.
【表】【table】
【表】
このアルゴリズムに従つたときの制御動作の
様子を第5図に示す。第1図に示される制御に
比べ、収束が著しく速くなつている。
◎第5のアルゴリズム
以上は、一回毎に制御時間Tiを変化させて
制御したが、衝突の長さとワード間スペースの
長さを計測する手段を有していれば、一度の制
御によつてワード間スペースが零より大きく
1.2△以下になるように行うことも可能となる。
前述のワード時間Sbd、Sda、Sac、Scbの初期
の計測値をSbd゜、Sda°、Sac°、Scb゜とし、フレ
ームの先頭ワードに対応する集線分配装置Bで
の制御時間Tbを固定とする。すると、各集線
分配装置D,A,Cにおける制御時間Td、
Ta、Tcの必要な変化量Rd、Ra、Rcは、衝突
を負数で表わし、スペースオーバーを正数表わ
すことを考慮して、
集線分配装置Dの制御時間Tdは、集線分配
装置B,Dからのワード間を対象とするから
0<Sbd゜+Rd1.2△
という条件が付される。同様に、制御時間Ta、
Tcは、
0<Sda゜−Rd+Ra1.2△
0<Sac°−Ra+Rc1.2△
という条件が付される。2つのワード間の関係
に注目することがポイントである。前述のよう
にSbd゜=−5△、Sda゜=10△、Sac゜=−6△で
あるから
5△<Rd6.2△
となり、Rd=6△が選択される。同様にして
−4△<Ra−2.8△
となり、Ra=−3△となる。又、
3△<Rc4.20
となり、Rc=4△となる。Riとしてて△の整
数倍を選択したのは、実施上の都合からであ
る。
以上より、制御信号のビツト数を多くして、
制御信号として、例えば、変化量を用いると、
CTb=0、CTd=6、CTa=−3、CTc=4
を送れば、一気に収束させることができる。
◎第6のアルゴリズム
以上の説明からも明らかであるが、信号誤り
を生じさせるのは、ワード間の衝突である。こ
の点に注目して、ワード間のスペースオーバー
を検出することなく、ワード間の衝突のみを検
出して、制御を行う第6のアルゴリズムについ
て説明する。
(1) 全ての制御時間を変化させる。
(2) ワード間に衝突が生じたり、後のワードを
発生した集線分配装置33での制御時間Ti
を増加させる。
(3) ワード間スペースが零のときは、衝突とみ
なす。
というのが、この第6のアルゴリムであるこの
アルゴリズムでの処理を数値で示したのが、第
6表である。[Table] Figure 5 shows the control operation when this algorithm is followed. Compared to the control shown in FIG. 1, convergence is significantly faster. ◎Fifth Algorithm In the above, control was performed by changing the control time Ti each time, but if you have a means to measure the length of the collision and the length of the interword space, you can control it by one time. Interword space is greater than zero
It is also possible to do this so that it is 1.2△ or less.
Let the initial measured values of the word times Sbd, Sda, Sac, and Scb mentioned above be Sbd゜, Sda°, Sac°, and Scb゜, and the control time Tb at the line concentrator and distribution device B corresponding to the first word of the frame is fixed. . Then, the control time Td in each concentrator/distributor D, A, C,
Considering that the necessary changes Rd, Ra, and Rc of Ta and Tc represent collisions with negative numbers and space overs with positive numbers, the control time Td of the concentrator and distributor D is calculated from the concentrators and distributors B and D. Since the target is between words, the condition 0<Sbd゜+Rd1.2△ is applied. Similarly, the control time Ta,
Tc is subject to the following conditions: 0<Sda°-Rd+Ra1.2△ 0<Sac°-Ra+Rc1.2△. The key is to pay attention to the relationship between the two words. As mentioned above, since Sbd゜=-5△, Sda゜=10△, and Sac゜=-6△, 5△<Rd6.2△, and Rd=6△ is selected. Similarly, -4△<Ra-2.8△, and Ra=-3△. Also, 3△<Rc4.20, and Rc=4△. The reason why an integer multiple of Δ was selected as Ri was for practical reasons. From the above, by increasing the number of bits of the control signal,
For example, if the amount of change is used as the control signal,
CTb=0, CTd=6, CTa=-3, CTc=4
If you send , you can converge all at once. ◎Sixth Algorithm As is clear from the above explanation, it is collisions between words that cause signal errors. Focusing on this point, a sixth algorithm that performs control by detecting only collisions between words without detecting space overs between words will be described. (1) Change all control times. (2) Control time Ti in the concentrator/distributor 33 where a collision occurs between words or a later word is generated
increase. (3) If the space between words is zero, it is considered a collision. This is why Table 6 shows numerically the processing by this sixth algorithm.
【表】
このアルゴリズムでは、衝突に基づいて、絶
えず後の信条の制御時間を増大させているが、
時間によつて、前のワードの制御時間を減少さ
せることと、後の信号の制御信号を減少させる
ことを切替えて行うと、ハードウエアの制御容
量を抑えることができる。
同様に、衝突ではなく、ワード間のスペース
オーバーのみを検出して、制御することもでき
る。このときは、スペースオーバーを判定する
閾値の選択がポイントである。例えば、どこか
に衝突があつたなら、別の箇所でスペースオー
バーが検出されるように閾値を選び、衝突がな
いときは、すべてのスペースが、閾値以内にな
るように選択することが必要である。
以上、この発明の実施例につき説明したが、こ
の発明は、以上の実施例に限定されるものではな
い。例えば、中央装置32において、衝突、スペ
ースオーバーの長さを検出する手段を有するな
ら、各集線分配装置33での制御時間の変化量で
はなく補正された制御時間を演算することもで
き、この制御時間そのものを制御信号として用い
ることもできる。
又、このような制御信号として実施例では、2
ビツト以上を用いているが、制御信号に1ビツト
だけ割り当て、複数回に分けて送出することもで
きる。例えば考えられるワード間時間Sijの取り
得る範囲を−16〜16とすれば、制御信号送出にと
もなう同期ビツトを含め6回分のフレーム時間
で、所定の制御信号を送れる。また変化量だけを
伝える場合には、3回分のフレーム時間で送れ
る。なお、集線分配装置は複数の端末の情報を集
線分配するものとしたが、この発明は集線分配装
置に一つの端末の情報の入出力のためのバツフア
として働らくとして扱うことができる。
以上この発明の実施例について詳述したが、こ
の発明は、この実施例には何ら限定されない。例
えば、集線伝送路、分配伝送路は必ずしも独立し
た1本ずつの伝送路でなくともよく、1本の伝送
路を帯域分割して用いてもよい。又、一対の伝送
路上での信号の搬送はいかなる形態でもよい。
交換制御51はどのような処理の方式でもよ
い。例えば、分配回路75は不要なタイプでもよ
く、又交換制御部51が多重化能力を有していて
もよい。
交換機は、常に加入者データを保有しているの
は当然である。すなわち、集線分配装置、端末機
器が伝送路に対して接続されている状態を情報と
して保有している。そして、接続状態が変化すれ
ば加入者データも更新される。この発明は、実質
上、この加入者データの変更の際に適用されるだ
けでもよい。
又、この発明は、交換機能力を有した中央装置
を核としたひとつのネツトワートシステムとして
とらえる方が正しいであろう。[Table] This algorithm constantly increases the control time of later beliefs based on collisions, but
By switching between reducing the control time of the previous word and reducing the control signal of the subsequent signal depending on the time, the control capacity of the hardware can be suppressed. Similarly, it is also possible to detect and control only space overs between words, rather than collisions. At this time, the key is to select a threshold value for determining space over. For example, if there is a collision somewhere, it is necessary to choose a threshold so that overspace is detected elsewhere, and when there is no collision, it is necessary to choose a threshold so that all spaces are within the threshold. be. Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments. For example, if the central device 32 has a means for detecting the length of a collision or space over, it is possible to calculate the corrected control time instead of the amount of change in the control time in each concentrator/distributor 33. Time itself can also be used as a control signal. In addition, in the embodiment, as such a control signal, 2
Although more than one bit is used, it is also possible to allocate only one bit to the control signal and send it out multiple times. For example, if the possible range of the inter-word time Sij is -16 to 16, the predetermined control signal can be sent in six frame times including the synchronization bit accompanying control signal sending. Furthermore, when only the amount of change is to be transmitted, it can be sent in three frame times. Although the line concentrator and distributor is configured to concentrate and distribute information from a plurality of terminals, the present invention can be treated as having the line concentrator and distributor function as a buffer for inputting and outputting information from one terminal. Although the embodiments of the present invention have been described above in detail, the present invention is not limited to these embodiments in any way. For example, the concentrating transmission line and the distribution transmission line do not necessarily have to be independent transmission lines, and one transmission line may be used by dividing the band. Furthermore, the signals may be conveyed on the pair of transmission paths in any form. The exchange control 51 may use any processing method. For example, the distribution circuit 75 may be of an unnecessary type, or the exchange control section 51 may have multiplexing capability. It goes without saying that the exchange always holds subscriber data. That is, the state in which the line concentrator and distribution device and the terminal equipment are connected to the transmission path is held as information. Then, if the connection status changes, the subscriber data is also updated. The invention may essentially only be applied when changing this subscriber data. Furthermore, it would be more correct to view this invention as a network system centered on a central device with exchange functionality.
第1図は、集線分配方式の1つのシステムを示
す図、第2図は、第1図に示される集線分配方式
に係るシステム中での信号を示す図、第3図は、
一実施例のシステムの構成を示す図、第4図乃至
第15図は第3図に示すシステムを詳細に説明す
るための図であり、第4図は、中央装置の構成を
示す図、第5図、第8図、第9図は、伝送路上の
信号を示す図、第6図、第7図は、衝突検出回
路、スペースオーバー検出回路の構成を説明する
ための図、第10図は、集線分配装置の構成を示
す図、第11図は、このシステムでの処理動作を
説明するための図、第12図は、信号送出時間制
御回路の一つの構成を示す図、第13図は、制御
信号発生回路の構成を示す図、第14図及び第1
5図は、中央装置内の多重化回路を説明するため
の図であり、第14図は、その構成を示す図、第
15図は、その各部における信号の波形図を示す
図である。
32……中央装置、33……集線分配装置、3
5……端末、37,39……伝送路、45……衝
突検出回路、49……制御信号発生回路、83…
…制御信号検出回路、89……信号送出時間制御
回路。
FIG. 1 is a diagram showing one system of the line concentration and distribution method, FIG. 2 is a diagram showing signals in the system related to the line concentration and distribution method shown in FIG. 1, and FIG.
FIGS. 4 to 15 are diagrams showing the configuration of the system of one embodiment, and are diagrams for explaining the system shown in FIG. 3 in detail. FIG. 4 is a diagram showing the configuration of the central device, and FIG. 5, 8, and 9 are diagrams showing signals on the transmission path, Figures 6 and 7 are diagrams for explaining the configurations of the collision detection circuit and the space over detection circuit, and Figure 10 is a diagram showing the configuration of the collision detection circuit and the space over detection circuit. , FIG. 11 is a diagram for explaining the processing operation in this system, FIG. 12 is a diagram showing the configuration of one of the signal transmission time control circuits, and FIG. 13 is a diagram showing the configuration of the line concentration distribution device. , a diagram showing the configuration of the control signal generation circuit, FIG. 14, and FIG.
FIG. 5 is a diagram for explaining the multiplexing circuit in the central device, FIG. 14 is a diagram showing its configuration, and FIG. 15 is a diagram showing waveform diagrams of signals in each part thereof. 32...Central device, 33...Line concentration distribution device, 3
5...Terminal, 37, 39...Transmission line, 45...Collision detection circuit, 49...Control signal generation circuit, 83...
...Control signal detection circuit, 89...Signal sending time control circuit.
Claims (1)
路に時分割的にのせ中央装置へ送ると共に、この
中央装置から発生する信号を第2の伝送路に時分
割的にのせて前記複数の集線分配端末へ送る集線
分配方式であつて、前記中央装置は、前記集線分
配端末からの信号間の衝突を検出する検出手段
と、この検出手段の検出結果に基づいて各集線分
配端末に送る制御信号を発生する演算手段とを有
し、前記集線分配端末は、前記制御信号に基づい
て前記中央装置へ信号を送出するタイミングを制
御する制御手段を有することを特徴とする集線分
配方式。 2 制御手段は、中央装置からの制御手段を検出
する手段と、この検出手段により得られた制御信
号に応じて前記中央装置への信号を所定時間遅延
させて第1の伝送路に送出する手段とから構成す
ることを特徴とする特許請求の範囲第1項記載の
集線分配方式。 3 制御信号は、集線分配端末から中央装置へ信
号を送出するタイミングの変化量を担持すること
を特徴とする特許請求の範囲第1項記載の集線分
配方式。 4 制御信号は、集線分配端末から中央装置へ信
号を送出するタイミングを示す値を担持すること
を特徴とする特許請求の範囲第1項記載の集線分
配方式。 5 演算手段は、衝突に関与した2つの信号のう
ち、時分割多重化した際のフレーム中時間的に後
の信号を発生した集線分配端末への制御信号を演
算することを特徴とする特許請求の範囲第1項記
載の集線分配方式。 6 演算手段は、衝突に関与した2つの信号のう
ち、時分割多重化した際のフレーム中時間的に前
の信号を発生した集線分配端末へ送出する制御信
号を演算することを特徴とする特許請求の範囲第
1項記載の集線分配方式。 7 検出手段は、信号の衝突の長さを測定する手
段を含むことを特徴とする特許請求の範囲第1項
記載の集線分配方式。 8 中央装置は、時分割多重化して第2の伝送路
上に信号を送出するに際し、時分割多重化された
信号の送出順序を固定することを特徴とする特許
請求の範囲第1項記載の集線分配方式。 9 複数の集線分配端末からの信号を第1の伝送
路に時分割的にのせ、中央装置へ送ると共に、こ
の中央装置から発生する信号を第2の伝送路に時
分割的にのせて前記複数の集線分配端末へ送る集
線分配方式であつて、前記中央装置は、前記端末
からの信号間のスペースを検出する手段と、この
手段により検出されたスペースが所定値と比較す
る手段と、この手段により前記スペースが所定値
以上と検出されたとき、制御信号を発生する演算
手段とを有し、前記集線分配端末は、前記制御信
号に基づいて前記中央装置へ信号を送出するタイ
ミングを制御する制御手段を有することを特徴と
する集線分配方式。[Claims] 1. Signals from a plurality of line concentration distribution terminals are time-divisionally transmitted to a central device on a first transmission path, and signals generated from this central device are time-divisionally transmitted to a second transmission path. The central device includes a detecting means for detecting a collision between signals from the concentrating and distributing terminals, and a detection means for detecting a collision between signals from the concentrating and distributing terminals, and arithmetic means for generating a control signal to be sent to a line concentration and distribution terminal, and the line concentration and distribution terminal is characterized in that it has a control means for controlling the timing of sending a signal to the central device based on the control signal. Concentration distribution method. 2. The control means includes means for detecting the control means from the central device, and means for delaying the signal to the central device by a predetermined time according to the control signal obtained by the detecting means and sending it to the first transmission path. A line concentration and distribution system according to claim 1, characterized in that it is comprised of: 3. The line concentration and distribution system according to claim 1, wherein the control signal carries an amount of change in the timing of transmitting the signal from the line concentration and distribution terminal to the central device. 4. The line concentration and distribution system according to claim 1, wherein the control signal carries a value indicating the timing at which the signal is sent from the line concentration and distribution terminal to the central device. 5. A patent claim characterized in that the calculation means calculates a control signal to a concentrator and distribution terminal that has generated a temporally later signal in a frame when time-division multiplexing is performed, of the two signals involved in the collision. The line concentration and distribution method described in item 1. 6. A patent characterized in that the calculation means calculates a control signal to be sent to the concentrator and distribution terminal that generated the temporally earlier signal in the frame when time-division multiplexing is performed, of the two signals involved in the collision. A line concentration distribution system according to claim 1. 7. The line concentration distribution system according to claim 1, wherein the detection means includes means for measuring the length of signal collision. 8. The line concentrator according to claim 1, wherein the central device fixes the sending order of the time-division multiplexed signals when time-division multiplexing the signals and sending them out onto the second transmission path. Distribution method. 9. Signals from a plurality of line concentration distribution terminals are placed on a first transmission path in a time-division manner and sent to the central device, and signals generated from this central device are placed on a second transmission path in a time-division manner to transmit the signals to the plurality of A line concentration and distribution system for sending signals to line concentration and distribution terminals, wherein the central device includes means for detecting a space between signals from the terminals, means for comparing the space detected by the means with a predetermined value, and the means for detecting a space between signals from the terminals. a calculation means that generates a control signal when the space is detected to be equal to or greater than a predetermined value, and the line concentration distribution terminal controls the timing of sending the signal to the central device based on the control signal. A line concentration distribution method characterized by having a means.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5376383A JPS59181796A (en) | 1983-03-31 | 1983-03-31 | Line concentrating and distributing system |
| EP84302121A EP0121410B1 (en) | 1983-03-31 | 1984-03-28 | Bus-configured local area network with data exchange capability |
| DE8484302121T DE3464185D1 (en) | 1983-03-31 | 1984-03-28 | Bus-configured local area network with data exchange capability |
| US06/594,896 US4594705A (en) | 1983-03-31 | 1984-03-29 | Bus-configured local area network with data exchange capability |
| CA000451009A CA1222035A (en) | 1983-03-31 | 1984-03-30 | Bus-configured local area network with data exchange capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5376383A JPS59181796A (en) | 1983-03-31 | 1983-03-31 | Line concentrating and distributing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181796A JPS59181796A (en) | 1984-10-16 |
| JPH0262080B2 true JPH0262080B2 (en) | 1990-12-21 |
Family
ID=12951852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5376383A Granted JPS59181796A (en) | 1983-03-31 | 1983-03-31 | Line concentrating and distributing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181796A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04119740A (en) * | 1990-09-11 | 1992-04-21 | Hitachi Ltd | Remote monitor control method |
-
1983
- 1983-03-31 JP JP5376383A patent/JPS59181796A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59181796A (en) | 1984-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0121410B1 (en) | Bus-configured local area network with data exchange capability | |
| US3732374A (en) | Communication system and method | |
| US5923902A (en) | System for synchronizing a plurality of nodes to concurrently generate output signals by adjusting relative timelags based on a maximum estimated timelag | |
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| US4757521A (en) | Synchronization method and apparatus for a telephone switching system | |
| US4302831A (en) | Method and circuit arrangement for clock synchronization in the transmission of digital information signals | |
| JPH03157032A (en) | Multichannel multipoint network obtained by using time-division multiplexing process | |
| FI77555C (en) | SYSTEM FOER UTBYTE AV KODADE MEDDELANDE MELLAN STATIONER. | |
| EP0225022B1 (en) | Multi-node data processing system | |
| JPH025654A (en) | Signal synchronization method | |
| JPH0262080B2 (en) | ||
| US3592970A (en) | Time division self-correcting switching system | |
| EP0268664B1 (en) | A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention | |
| JPH0153531B2 (en) | ||
| GB1213031A (en) | Improvements in or relating to synchronizing circuits for interconnected control centres of communications systems | |
| US3859465A (en) | Data transmission system with multiple access for the connected users | |
| US5506835A (en) | Timing recovery apparatus | |
| JPH07221746A (en) | Synchronous circuit | |
| US4697276A (en) | Apparatus for synchronizing pulse trains in a digital telephone system | |
| US5220558A (en) | Drop/insert multiplexer for data channel access units | |
| US3476878A (en) | Time-division synchronous system for a plurality of synchronous telegraph circuits | |
| JPS6190543A (en) | Error correction system | |
| JPS59191993A (en) | Line concentration distributing system | |
| JP2839832B2 (en) | Digital data communication system | |
| EP0544451A1 (en) | A communication bus |