JPH0262961B2 - - Google Patents
Info
- Publication number
- JPH0262961B2 JPH0262961B2 JP59050616A JP5061684A JPH0262961B2 JP H0262961 B2 JPH0262961 B2 JP H0262961B2 JP 59050616 A JP59050616 A JP 59050616A JP 5061684 A JP5061684 A JP 5061684A JP H0262961 B2 JPH0262961 B2 JP H0262961B2
- Authority
- JP
- Japan
- Prior art keywords
- point
- signal
- zero cross
- time interval
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はFM復調回路に係り、特にデイジタ
ル演算処理を用いて復調を行なうFM復調回路に
関する。
ル演算処理を用いて復調を行なうFM復調回路に
関する。
FM(周波数変調)信号を復調する場合、復調
出力に入力の変調信号が重畳されるため、従来で
は復調回路の後段にフイルタを置いて変調信号成
分を分離・除去していた。しかしながら、例えば
VTRにおける画像記録方式で採用されているよ
うな、搬送波の帯域が広く搬送波周波数の低い、
いわゆる低搬送波FM方式の場合には、第1図に
示すようにFM信号11の下側波帯と復調出力1
2(ビデオ信号)の高周波成分とが斜線のごとく
重なり合うと、FM信号成分が復調回路およびフ
イルタを通り抜けてビート障害を起こすことがあ
る。この現象を一般に復調回路におけるフイード
スルーと称している。
出力に入力の変調信号が重畳されるため、従来で
は復調回路の後段にフイルタを置いて変調信号成
分を分離・除去していた。しかしながら、例えば
VTRにおける画像記録方式で採用されているよ
うな、搬送波の帯域が広く搬送波周波数の低い、
いわゆる低搬送波FM方式の場合には、第1図に
示すようにFM信号11の下側波帯と復調出力1
2(ビデオ信号)の高周波成分とが斜線のごとく
重なり合うと、FM信号成分が復調回路およびフ
イルタを通り抜けてビート障害を起こすことがあ
る。この現象を一般に復調回路におけるフイード
スルーと称している。
このようなフイードスルーを防止するために、
FM信号の周波数をあまり下げることは不可能と
なる。すなわち伝送系の本来の帯域は広くとも、
復調出力の帯域の分だけFM信号の周波数を高く
せねばならず、その結果、伝送帯域を本来の使用
できる帯域の2/3程度しか利用できないという
問題がある。
FM信号の周波数をあまり下げることは不可能と
なる。すなわち伝送系の本来の帯域は広くとも、
復調出力の帯域の分だけFM信号の周波数を高く
せねばならず、その結果、伝送帯域を本来の使用
できる帯域の2/3程度しか利用できないという
問題がある。
一方、特開昭56−140706号公報に記載されてい
るように、FM復調をデイジタル演算により行な
えば、上述した問題は解決される。しかし、この
公知例は標本化されたFM信号の零クロスの数を
計測し、それが一定数に達するまでの時間間隔の
逆数を計算することによつてFM復調出力を得る
方式であるため、搬送波周波数が変調入力信号の
周波数に対して十分に高くなければならず、搬送
周波数が変調入力信号の周波数に近い低搬送波
FM方式のFM信号の復調には適用が難しい。す
なわち、低搬送波FM方式では変調入力信号によ
つてFM信号の零クロス点間の時間間隔が大きく
変化しているが、公知例の方式ではこの時間間隔
を計測することができず、正しい復調出力が得ら
れない。
るように、FM復調をデイジタル演算により行な
えば、上述した問題は解決される。しかし、この
公知例は標本化されたFM信号の零クロスの数を
計測し、それが一定数に達するまでの時間間隔の
逆数を計算することによつてFM復調出力を得る
方式であるため、搬送波周波数が変調入力信号の
周波数に対して十分に高くなければならず、搬送
周波数が変調入力信号の周波数に近い低搬送波
FM方式のFM信号の復調には適用が難しい。す
なわち、低搬送波FM方式では変調入力信号によ
つてFM信号の零クロス点間の時間間隔が大きく
変化しているが、公知例の方式ではこの時間間隔
を計測することができず、正しい復調出力が得ら
れない。
上述したように、従来のデイジタル演算処理を
用いたFM復調回路では、FM信号の零クロスの
数が一定数に達するまでの時間間隔の逆数を計算
することによつてFM復調出力を得ているため、
低搬送波FM方式のFM信号の復調には適用が難
しいという問題があつた。
用いたFM復調回路では、FM信号の零クロスの
数が一定数に達するまでの時間間隔の逆数を計算
することによつてFM復調出力を得ているため、
低搬送波FM方式のFM信号の復調には適用が難
しいという問題があつた。
本発明は低搬送波FM方式のFM信号の復調を
デイジタル演算処理により行なうことができる
FM復調回路を提供することを目的とする。
デイジタル演算処理により行なうことができる
FM復調回路を提供することを目的とする。
本発明のFM復調回路は、周波数変調信号をデ
イジタル信号に変換すし、デイジタル演算処理に
より復調を行なうFM復調回路において、前記デ
イジタル信号の第1の零クロス点の直後の第1の
サンプル点から第2の零クロス点の直前の第2の
サンプル点までの第1の時間間隔をクロツクの計
数により計測する手段と、前記第1の零クロス点
を前記第1のサンプル点および第1の零クロス点
の直前のサンプル点から内挿により推定し、前記
第2の零クロス点を前記第2のサンプル点および
第2の零クロス点の直後のサンプル点から内挿に
より推定し、第1の零クロス点と第1のサンプル
点との間の第2の時間間隔および第2の零クロス
点と第2のサンプル点との間の第3の時間間隔を
計測する手段と、前記第1、第2および第3の時
間間隔を加算して零クロス点間の時間間隔を算出
し、その時間間隔を表わすデイジタル値を前記周
波数変調信号についての復調出力に対応したデイ
ジタル信号として出力する手段とを有することを
特徴とする。
イジタル信号に変換すし、デイジタル演算処理に
より復調を行なうFM復調回路において、前記デ
イジタル信号の第1の零クロス点の直後の第1の
サンプル点から第2の零クロス点の直前の第2の
サンプル点までの第1の時間間隔をクロツクの計
数により計測する手段と、前記第1の零クロス点
を前記第1のサンプル点および第1の零クロス点
の直前のサンプル点から内挿により推定し、前記
第2の零クロス点を前記第2のサンプル点および
第2の零クロス点の直後のサンプル点から内挿に
より推定し、第1の零クロス点と第1のサンプル
点との間の第2の時間間隔および第2の零クロス
点と第2のサンプル点との間の第3の時間間隔を
計測する手段と、前記第1、第2および第3の時
間間隔を加算して零クロス点間の時間間隔を算出
し、その時間間隔を表わすデイジタル値を前記周
波数変調信号についての復調出力に対応したデイ
ジタル信号として出力する手段とを有することを
特徴とする。
本発明のFM復調回路は、基本的に零クロス点
間の時間間隔を計測するものであるため、搬送波
周波数が低い場合でも良好な復調出力が得られ
る。
間の時間間隔を計測するものであるため、搬送波
周波数が低い場合でも良好な復調出力が得られ
る。
そして、本発明では上記第1、第2および第3
の時間間隔を加算することによつて零クロス点間
の時間間隔が精度良く求まる。
の時間間隔を加算することによつて零クロス点間
の時間間隔が精度良く求まる。
すなわち、第1の時間間隔に関しては、クロツ
クの精度で決まるため、クロツクと水晶発振器で
発生させれば極めて高精度に計測ができる。一
方、第2、第3の時間間隔に関しては零クロス点
を内挿により求めるため、デイジタル信号の量子
化精度と同等の精度で計測できる。
クの精度で決まるため、クロツクと水晶発振器で
発生させれば極めて高精度に計測ができる。一
方、第2、第3の時間間隔に関しては零クロス点
を内挿により求めるため、デイジタル信号の量子
化精度と同等の精度で計測できる。
第2図はこの発明の一実施例に係るFM復調回
路の構成を示すもので、入力端子21には変調信
号、例えば前述した低搬送波FM方式によるFM
信号が入力される。この変調信号はA/D変換器
22に入力さる。A/D変換器22はクロツク発
生回路23から供給されるサンプリングクロツク
により入力の変調信号をサンプリングし、適当な
ビツト数のデイジタル信号を出力する。クロツク
発生回路23は入力とは関係なく一定周期のクロ
ツクを発生するものでもよいが、入力の変調信号
に同期したクロツクを発生するものがより好まし
い。
路の構成を示すもので、入力端子21には変調信
号、例えば前述した低搬送波FM方式によるFM
信号が入力される。この変調信号はA/D変換器
22に入力さる。A/D変換器22はクロツク発
生回路23から供給されるサンプリングクロツク
により入力の変調信号をサンプリングし、適当な
ビツト数のデイジタル信号を出力する。クロツク
発生回路23は入力とは関係なく一定周期のクロ
ツクを発生するものでもよいが、入力の変調信号
に同期したクロツクを発生するものがより好まし
い。
第3図はPLL(フエーズロツクループ)を用い
て入力の変調信号に同期したクロツクを発生する
クロツク発生回路23の構成例を示したもので、
入力の変調信号31と1/N分周器35からの出
力信号とを乗算器32で乗算して位相比較を行な
い、その出力をローパスフイルタ33を介して電
圧制御発振器(VCO)34に制御電圧として供
給し、このVCO34の出力を1/N分周器35
を通して乗算器32に供給することによつて、
VCO34から入力の変調信号31に同期し、か
つ変調信号31の搬送波周波数のN倍の周波数の
クロツク36を得るように構成されている。
て入力の変調信号に同期したクロツクを発生する
クロツク発生回路23の構成例を示したもので、
入力の変調信号31と1/N分周器35からの出
力信号とを乗算器32で乗算して位相比較を行な
い、その出力をローパスフイルタ33を介して電
圧制御発振器(VCO)34に制御電圧として供
給し、このVCO34の出力を1/N分周器35
を通して乗算器32に供給することによつて、
VCO34から入力の変調信号31に同期し、か
つ変調信号31の搬送波周波数のN倍の周波数の
クロツク36を得るように構成されている。
一方、A/D変換器22から出力されるデイジ
タル信号はデイジタル演算回路24に供給され、
ここで入力の変調信号についての復調出力に対応
したデイジタル信号が生成される。このデイジタ
ル演算回路24から出力されるデイジタル信号は
D/A変換器25でアナログ信号に変換され、出
力端子26を介して復調信号として取出される。
タル信号はデイジタル演算回路24に供給され、
ここで入力の変調信号についての復調出力に対応
したデイジタル信号が生成される。このデイジタ
ル演算回路24から出力されるデイジタル信号は
D/A変換器25でアナログ信号に変換され、出
力端子26を介して復調信号として取出される。
デイジタル演算回路24は例えば入力の変調信
号がFM信号の場合、第4図aに示すようにA/
D変換器22からのデイジタル信号の零クロス点
間の時間間隔、すなわちP1,P2間、P2・P3間…
の時間間隔Txを順次計測し、それらの時間間隔
を表わす計数値を上記復調出力に対応したデイジ
タル信号として出力するように構成される。FM
信号は情報を周波数偏移、つまり周期変化の形で
有しているので、上記のように零クロス点間の時
間間隔を計測し、その時間間隔を表わすデイジタ
ル信号をD/A変換器25でアナログ信号に変換
する操作は、復調動作にほかならない。ここで、
零クロス点の検出は対象とするデイジタル信号が
時間的に離散的なサンプリング系列であるため、
A/D変換器22より出力されるデイジタル信号
から直接行なうことはできない。そこで、この実
施例では零クロス点を内挿により推定し、それに
基いて上記の時間間隔を計測する。
号がFM信号の場合、第4図aに示すようにA/
D変換器22からのデイジタル信号の零クロス点
間の時間間隔、すなわちP1,P2間、P2・P3間…
の時間間隔Txを順次計測し、それらの時間間隔
を表わす計数値を上記復調出力に対応したデイジ
タル信号として出力するように構成される。FM
信号は情報を周波数偏移、つまり周期変化の形で
有しているので、上記のように零クロス点間の時
間間隔を計測し、その時間間隔を表わすデイジタ
ル信号をD/A変換器25でアナログ信号に変換
する操作は、復調動作にほかならない。ここで、
零クロス点の検出は対象とするデイジタル信号が
時間的に離散的なサンプリング系列であるため、
A/D変換器22より出力されるデイジタル信号
から直接行なうことはできない。そこで、この実
施例では零クロス点を内挿により推定し、それに
基いて上記の時間間隔を計測する。
すなわち、第4図bに示すように例えば零クロ
ス点P1,P2間の時間間隔を求める場合は、まず
デイジタル信号の極性が負から正へと変化した直
後のサンプル点(零クロス点P1の次のサンプル
点)B1から、次に極性が変化する直前のサンプ
ル点(零クロス点P2の前のサンプル点)A2まで
の時間間隔T0を計測する。そして、零クロス点
P1,P2とそれらを挾む正負2つのサンプル点の
デイジタル信号値から内挿により推定し、サンプ
ル点B1とその直前の零クロス点P1との時間間隔
T1、およびサンプル点A2とその直後の零クロス
点P2との時間間隔T2を計測する。これらの時間
間隔T1,T2はそれぞれ T1=B1/(A1+B1)、 T2=A2/(A2+B2)により求めることができ
る。このようにして求められた3つの時間間隔
T0,T1,T2を加算すれば、零クロス点P1とP2と
の間の時間間隔Txが求められることになる。
ス点P1,P2間の時間間隔を求める場合は、まず
デイジタル信号の極性が負から正へと変化した直
後のサンプル点(零クロス点P1の次のサンプル
点)B1から、次に極性が変化する直前のサンプ
ル点(零クロス点P2の前のサンプル点)A2まで
の時間間隔T0を計測する。そして、零クロス点
P1,P2とそれらを挾む正負2つのサンプル点の
デイジタル信号値から内挿により推定し、サンプ
ル点B1とその直前の零クロス点P1との時間間隔
T1、およびサンプル点A2とその直後の零クロス
点P2との時間間隔T2を計測する。これらの時間
間隔T1,T2はそれぞれ T1=B1/(A1+B1)、 T2=A2/(A2+B2)により求めることができ
る。このようにして求められた3つの時間間隔
T0,T1,T2を加算すれば、零クロス点P1とP2と
の間の時間間隔Txが求められることになる。
第5図はこの原理に基づくデイジタル演算回路
24の具体的な構成例を示すものである。第5図
において、第2図におけるA/D変換器22から
出力されるデイジタル信号41は極性変化検出回
路42に入力され、例えばデイジタル信号41の
極性ビツトの“1”、“0”の状態から極性変化の
タイミンングが検出される。この極性変化検出回
路42の検出パルスはカウンタ43にリセツトパ
ルスとして、ラツチ回路44にラツチパルスとし
てそれぞれ与えられる。但し、カウンタ43への
リセツトパルスはラツチ回路44へのラツチパル
スのタイミングより僅かに遅れることが望まし
い。カウンタ43は一定周期、この例ではデイジ
タル信号41のサンプル点間隔と同じ周期のクロ
ツクを計数することによつて、第4図bにおける
時間間隔T0を計測する。
24の具体的な構成例を示すものである。第5図
において、第2図におけるA/D変換器22から
出力されるデイジタル信号41は極性変化検出回
路42に入力され、例えばデイジタル信号41の
極性ビツトの“1”、“0”の状態から極性変化の
タイミンングが検出される。この極性変化検出回
路42の検出パルスはカウンタ43にリセツトパ
ルスとして、ラツチ回路44にラツチパルスとし
てそれぞれ与えられる。但し、カウンタ43への
リセツトパルスはラツチ回路44へのラツチパル
スのタイミングより僅かに遅れることが望まし
い。カウンタ43は一定周期、この例ではデイジ
タル信号41のサンプル点間隔と同じ周期のクロ
ツクを計数することによつて、第4図bにおける
時間間隔T0を計測する。
なお、極性変化検出回路42は例えば第4図b
におけるデイジタル信号41の零クロス点P1の
次のサンプル点と、零クロス点P2の次のサンプ
ル点で検出パルスを発生するので、カウンタ43
はこれらのサンプル点の間の時間T0+τ(τはデ
イジタル信号41のサンプル間隔)にわたつてク
ロツクを計数する。この場合、カウンタ43への
クロツクはデイジタル信号41のサンプル点間隔
と同一周期とすると、カウンタ43は(T0/τ)
+1個のクロツクを計数することになるので、そ
の計数値をそのままT0とすると、“+1”の計数
値に相当するτの誤差を生じる。しかし、カウン
タ43はリセツト時に内容が“0”でなく、“−
1”にされるものとすると(これはカウンタの初
期値をどう設定するかの問題であるから、容易に
実現できる)、このような誤差は生じることがな
く、正しくT0を計測できる。
におけるデイジタル信号41の零クロス点P1の
次のサンプル点と、零クロス点P2の次のサンプ
ル点で検出パルスを発生するので、カウンタ43
はこれらのサンプル点の間の時間T0+τ(τはデ
イジタル信号41のサンプル間隔)にわたつてク
ロツクを計数する。この場合、カウンタ43への
クロツクはデイジタル信号41のサンプル点間隔
と同一周期とすると、カウンタ43は(T0/τ)
+1個のクロツクを計数することになるので、そ
の計数値をそのままT0とすると、“+1”の計数
値に相当するτの誤差を生じる。しかし、カウン
タ43はリセツト時に内容が“0”でなく、“−
1”にされるものとすると(これはカウンタの初
期値をどう設定するかの問題であるから、容易に
実現できる)、このような誤差は生じることがな
く、正しくT0を計測できる。
こうしてカウンタ43により得られるT0の計
測値は、カウンタ43が次にリセツトされる直前
のタイミングでラツチ44にラツチされ、零クロ
ス点P1,P2間の時間間隔Txに関する上位ビツト
出力45となる。
測値は、カウンタ43が次にリセツトされる直前
のタイミングでラツチ44にラツチされ、零クロ
ス点P1,P2間の時間間隔Txに関する上位ビツト
出力45となる。
一方、A/D変換器22からのデイジタル信号
41はさらに1サンプル遅延回路46を介してラ
ツチ47,48に入力される。ラツチ47は極性
変化検出回路42の検出パルスをラツチパルスと
して、またラツチ48はこの検出パルスを1サン
プル遅延回路49で遅延したパルスをラツチパル
スとして、それぞれラツチ動作を行う。これによ
りラツチ47には例えばA1,A2の値が順次ラツ
チされ、ラツチ48にはB1,B2の値が順次ラツ
チされる。これらのラツチ47,48の出力は、
第4図bにおける時間間隔T2,T1をそれぞれ算
出するための演算回路50,51に共通に与えら
れる。そして、1サンプル遅延回路49の出力パ
ルスをさらに遅延する1サンプル遅延回路52の
出力パルスがラツチパルスとして与えられるラツ
チ53によつて、演算回路51の出力がラツチさ
れる。このラツチ53の出力と、演算回路50の
出力とが加算器54で加算される。これによつ
て、加算器54から第4図bにおける時間間隔
Txに関する下位ビツト出力55が、零クロス点
P2の次のサンプル点の直後に得られる。
41はさらに1サンプル遅延回路46を介してラ
ツチ47,48に入力される。ラツチ47は極性
変化検出回路42の検出パルスをラツチパルスと
して、またラツチ48はこの検出パルスを1サン
プル遅延回路49で遅延したパルスをラツチパル
スとして、それぞれラツチ動作を行う。これによ
りラツチ47には例えばA1,A2の値が順次ラツ
チされ、ラツチ48にはB1,B2の値が順次ラツ
チされる。これらのラツチ47,48の出力は、
第4図bにおける時間間隔T2,T1をそれぞれ算
出するための演算回路50,51に共通に与えら
れる。そして、1サンプル遅延回路49の出力パ
ルスをさらに遅延する1サンプル遅延回路52の
出力パルスがラツチパルスとして与えられるラツ
チ53によつて、演算回路51の出力がラツチさ
れる。このラツチ53の出力と、演算回路50の
出力とが加算器54で加算される。これによつ
て、加算器54から第4図bにおける時間間隔
Txに関する下位ビツト出力55が、零クロス点
P2の次のサンプル点の直後に得られる。
すなわち、極性変化検出回路42で零クロス点
P1の次のサンプル点が検出されると、この時点
で極性変化検出回路42の検出パルスがラツチ4
7にラツチパルスとして与えられ、さらにこの検
出パルスを1サンプル遅延回路49で遅延したパ
ルスがラツチ48にラツチパルスとして与えられ
るが、ラツチ47,48の入力は1サンプル遅延
回路46でデイジタル信号41を1サンプル分遅
延した信号であるため、ラツチ47,48にはそ
れぞれA1,B1の値がラツチされる。このとき、
演算回路50からはA1/(A1+B1)、演算回路
51からはB1/(A1+B1)がそれぞれ出力され
る。次に、さらに1サンプル分遅れて1サンプル
遅延回路52からラツチ53にラツチパルスが与
えられるため、ラツチ53には演算回路51の出
力であるB1/(A1+B1)がラツチされ、次のラ
ツチパルス到来まで保持される。
P1の次のサンプル点が検出されると、この時点
で極性変化検出回路42の検出パルスがラツチ4
7にラツチパルスとして与えられ、さらにこの検
出パルスを1サンプル遅延回路49で遅延したパ
ルスがラツチ48にラツチパルスとして与えられ
るが、ラツチ47,48の入力は1サンプル遅延
回路46でデイジタル信号41を1サンプル分遅
延した信号であるため、ラツチ47,48にはそ
れぞれA1,B1の値がラツチされる。このとき、
演算回路50からはA1/(A1+B1)、演算回路
51からはB1/(A1+B1)がそれぞれ出力され
る。次に、さらに1サンプル分遅れて1サンプル
遅延回路52からラツチ53にラツチパルスが与
えられるため、ラツチ53には演算回路51の出
力であるB1/(A1+B1)がラツチされ、次のラ
ツチパルス到来まで保持される。
次に、極性変化検出回路42で零クロス点P2
の次のサンプル点が検出されると、この時点で極
性変化検出回路42の検出パルスがラツチ47に
ラツチパルスとして与えられ、さらにこの検出パ
ルスを1サンプル遅延回路49で遅延したパルス
がラツチ48にラツチパルスとして与えられるの
で、ラツチ47,48にはそれぞれA2,B2の値
がラツチされる。このとき、演算回路50からは
A2/(A2+B2)、演算回路51からはB2/(A2
+B2)がそれぞれ出力される。そして、加算器
54からは先にラツチ53に保持されている
B1/(A1+B1)と、演算回路50の出力である
A2/(A2+B2)との和、すなわちT1+T2の値
が、時間間隔Txに関する下位ビツト出力55と
して出力される。
の次のサンプル点が検出されると、この時点で極
性変化検出回路42の検出パルスがラツチ47に
ラツチパルスとして与えられ、さらにこの検出パ
ルスを1サンプル遅延回路49で遅延したパルス
がラツチ48にラツチパルスとして与えられるの
で、ラツチ47,48にはそれぞれA2,B2の値
がラツチされる。このとき、演算回路50からは
A2/(A2+B2)、演算回路51からはB2/(A2
+B2)がそれぞれ出力される。そして、加算器
54からは先にラツチ53に保持されている
B1/(A1+B1)と、演算回路50の出力である
A2/(A2+B2)との和、すなわちT1+T2の値
が、時間間隔Txに関する下位ビツト出力55と
して出力される。
こうして得られた上位および下位ビツト出力4
5,55が合成され、時間間隔Txを表わす計数
値がデイジタル演算回路24の出力56として取
出される。この場合、時間間隔はA/D変換器2
2の変換精度と同等の精度で求まるので、A/D
変換器22に供給されるサンプリングクロツクの
周波数はサンプリング定理で規定される値、すな
わち入力変調信号の最高周波数の2倍以上であれ
ばよい。
5,55が合成され、時間間隔Txを表わす計数
値がデイジタル演算回路24の出力56として取
出される。この場合、時間間隔はA/D変換器2
2の変換精度と同等の精度で求まるので、A/D
変換器22に供給されるサンプリングクロツクの
周波数はサンプリング定理で規定される値、すな
わち入力変調信号の最高周波数の2倍以上であれ
ばよい。
このように、入力される変調信号をデイジタル
信号に変換した後、デイジタル演算によつて復調
出力に対応したデイジタル信号を生成し、これを
アナログ信号に変換して復調出力を得るようにす
ることにより、従来のアナログ処理による復調回
路で見られたようなフイードスルーがなくなるの
で、例えば第1図に示したように変調信号(FM
信号)11と復調出力12との周波数スペクトル
が一部で重なつても、ビート妨害等のない安定な
復調が可能となる。また、第6図aに示すように
変調信号11の下側波帯と復調出力12とが完全
に重なつたような場合、さらには同図bに示すよ
うに変調信号11の下側波帯を制限して単側波帯
に近い形にしたものと復調出力12とがほとんど
重なつているような場合にも、安定・良好な復調
が可能である。このようにして伝送帯域の利用効
率が大幅に改善される。
信号に変換した後、デイジタル演算によつて復調
出力に対応したデイジタル信号を生成し、これを
アナログ信号に変換して復調出力を得るようにす
ることにより、従来のアナログ処理による復調回
路で見られたようなフイードスルーがなくなるの
で、例えば第1図に示したように変調信号(FM
信号)11と復調出力12との周波数スペクトル
が一部で重なつても、ビート妨害等のない安定な
復調が可能となる。また、第6図aに示すように
変調信号11の下側波帯と復調出力12とが完全
に重なつたような場合、さらには同図bに示すよ
うに変調信号11の下側波帯を制限して単側波帯
に近い形にしたものと復調出力12とがほとんど
重なつているような場合にも、安定・良好な復調
が可能である。このようにして伝送帯域の利用効
率が大幅に改善される。
第7図はこの発明の他の実施例を示すもので、
入力端子21に入力されるデイジタル信号をリミ
ツタ71により方形波とし、さらに積分器72で
積分して第8図に示すごとく三角波にした後、
A/D変換器22に入力するようにしたものであ
る。このようにすると、第4図bで説明したよう
な零クロス点の内挿による推定をより正確に行な
うことができ、さらに良好な復調が可能となる。
入力端子21に入力されるデイジタル信号をリミ
ツタ71により方形波とし、さらに積分器72で
積分して第8図に示すごとく三角波にした後、
A/D変換器22に入力するようにしたものであ
る。このようにすると、第4図bで説明したよう
な零クロス点の内挿による推定をより正確に行な
うことができ、さらに良好な復調が可能となる。
また、上記説明ではA/D変換器22の出力信
号の零クロス点を推定するのに、零クロス点近傍
の波形を直線と見なして内挿を行なつたが、A/
D変換器22のサンプリング間隔を短くして入力
変調信号波形の正弦波と仮定し、上記零クロス点
を正弦波の零クロス点として計算により求めるこ
とも可能である。
号の零クロス点を推定するのに、零クロス点近傍
の波形を直線と見なして内挿を行なつたが、A/
D変換器22のサンプリング間隔を短くして入力
変調信号波形の正弦波と仮定し、上記零クロス点
を正弦波の零クロス点として計算により求めるこ
とも可能である。
なお、入力のFM変調信号波形をそのままA/
D変換器でデイジタル信号に変換せず、FM変調
信号の周期を計測してデイジタル信号に変換する
ことが考えられる。しかし、その場合にはA/D
変換に要求される量子化ビツト数をnとしたと
き、入力変調信号の周期を1/2nの細かさで計測
する必要がある。換言すれば、FM信号の周波数
偏移の2n倍の周波数のクロツクが必要となる。一
例として現在一般に用いられているVTRでは、
FM搬送波周波数は8MHz程度、周波数偏移は±
1MHz程度であるから、周波数変化範囲7〜
9MHzに対応して周期の変化範囲は約159〜111ns
となり、変化幅は48nsとなる。これを仮に8ビツ
トのデイジタル信号に変換するとすれば48ns/28
=0.187nsとなり、5.3GHzのクロツク周波数が必
要である。これに対し、先の実施例によればA/
D変換のためのクロツクの周波数は前述のように
変調信号の最高周波数の2倍以上であればよく、
上記VTRの場合を例にとれば18MHzでよいこと
なる。
D変換器でデイジタル信号に変換せず、FM変調
信号の周期を計測してデイジタル信号に変換する
ことが考えられる。しかし、その場合にはA/D
変換に要求される量子化ビツト数をnとしたと
き、入力変調信号の周期を1/2nの細かさで計測
する必要がある。換言すれば、FM信号の周波数
偏移の2n倍の周波数のクロツクが必要となる。一
例として現在一般に用いられているVTRでは、
FM搬送波周波数は8MHz程度、周波数偏移は±
1MHz程度であるから、周波数変化範囲7〜
9MHzに対応して周期の変化範囲は約159〜111ns
となり、変化幅は48nsとなる。これを仮に8ビツ
トのデイジタル信号に変換するとすれば48ns/28
=0.187nsとなり、5.3GHzのクロツク周波数が必
要である。これに対し、先の実施例によればA/
D変換のためのクロツクの周波数は前述のように
変調信号の最高周波数の2倍以上であればよく、
上記VTRの場合を例にとれば18MHzでよいこと
なる。
以上述べたように、本発明によればデイジタル
演算処理によりVTRで用いられている低搬送波
FM方式のような搬送周波数の低いFM信号につ
いてもデイジタル演算処理により良好な復調が可
能となる。
演算処理によりVTRで用いられている低搬送波
FM方式のような搬送周波数の低いFM信号につ
いてもデイジタル演算処理により良好な復調が可
能となる。
第1図は低搬送波FM方式における変調信号お
よび復調出力の周波数スペクトラムを示す図、第
2図はこの発明の一実施例に係る復調回路の構成
を示す図、第3図は同実施例におけるクロツク発
生回路の具体的構成例を示す図、第4図a,bは
同実施例におけるデイジタル演算回路の動作原理
を説明するための図、第5図はデイジタル演算回
路の具体的構成例を示す図、第6図a,bはこの
発明の復調回路に適合する変調信号および復調出
力の周波数スペクトルを示す図、第7図はこの発
明の他の実施例に係る復調回路の構成を示す図、
第8図は同実施例においてA/D変換器に入力さ
れる変調信号の波形を示す図である。 11…変調信号、12…復調出力、21…変調
信号入力端子、22…A/D変換器、23…クロ
ツク発生回路、24…デイジタル演算回路、25
…D/A変換器、26…出力端子、71…リミツ
タ、72…積分器。
よび復調出力の周波数スペクトラムを示す図、第
2図はこの発明の一実施例に係る復調回路の構成
を示す図、第3図は同実施例におけるクロツク発
生回路の具体的構成例を示す図、第4図a,bは
同実施例におけるデイジタル演算回路の動作原理
を説明するための図、第5図はデイジタル演算回
路の具体的構成例を示す図、第6図a,bはこの
発明の復調回路に適合する変調信号および復調出
力の周波数スペクトルを示す図、第7図はこの発
明の他の実施例に係る復調回路の構成を示す図、
第8図は同実施例においてA/D変換器に入力さ
れる変調信号の波形を示す図である。 11…変調信号、12…復調出力、21…変調
信号入力端子、22…A/D変換器、23…クロ
ツク発生回路、24…デイジタル演算回路、25
…D/A変換器、26…出力端子、71…リミツ
タ、72…積分器。
Claims (1)
- 【特許請求の範囲】 1 入力される周波数変調信号をデイジタル信号
に変換し、デイジタル演算処理により復調を行な
うFM復調回路において、前記デイジタル信号の
第1の零クロス点の直後の第1のサンプル点から
第2の零クロス点の直前の第2のサンプル点まで
の第1の時間間隔をクロツクの計数により計測す
る手段と、前記第1の零クロス点を前記第1のサ
ンプル点および第1の零クロス点の直前のサンプ
ル点から内挿により推定し、前記第2の零クロス
点を前記第2のサンプル点および第2の零クロス
点の直後のサンプル点から内挿により推定し、第
1の零クロス点と第1のサンプル点との間の第2
の時間間隔および第2の零クロス点と第2のサン
プル点との間の第3の時間間隔を計測する手段
と、前記第1、第2および第3の時間間隔を加算
して零クロス点間の時間間隔を算出し、その時間
間隔を表わすデイジタル値を前記周波数変調信号
についての復調出力に対応したデイジタル信号と
して出力する手段とを有することを特徴とする
FM復調回路。 2 前記周波数変調信号は三角波に変換されてい
ることを特徴とする特許請求の範囲第1項記載の
FM復調回路。 3 前記周波数変調信号は低搬送波周波数変調方
式により変調されていることを特徴とする特許請
求の範囲第1項または第2項記載のFM復調回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061684A JPS60194809A (ja) | 1984-03-16 | 1984-03-16 | Fm復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5061684A JPS60194809A (ja) | 1984-03-16 | 1984-03-16 | Fm復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60194809A JPS60194809A (ja) | 1985-10-03 |
| JPH0262961B2 true JPH0262961B2 (ja) | 1990-12-27 |
Family
ID=12863904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5061684A Granted JPS60194809A (ja) | 1984-03-16 | 1984-03-16 | Fm復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194809A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4053689B2 (ja) * | 1999-06-11 | 2008-02-27 | パイオニア株式会社 | Fm復調器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140706A (en) * | 1980-04-04 | 1981-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Fm demodulator |
-
1984
- 1984-03-16 JP JP5061684A patent/JPS60194809A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60194809A (ja) | 1985-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU648297B2 (en) | Direct phase digitization | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| CA1289200C (en) | Variable bit rate clock recovery circuit | |
| EP0198701B1 (en) | Phase detection circuit | |
| JPH0262961B2 (ja) | ||
| JPH02252306A (ja) | Fm復調装置 | |
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| JP2006349583A (ja) | タイムインターバル測定装置およびジッタ測定装置 | |
| JPS5890856A (ja) | サンプリング位相同期回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPS6331985B2 (ja) | ||
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| RU2522854C1 (ru) | Способ демодуляции сигналов с минимальной частотной манипуляцией и устройство для его осуществления | |
| JPH0732493B2 (ja) | 速度誤差の補正装置 | |
| JPH04192605A (ja) | ディジタル方式直交位相検波回路 | |
| CA2204045C (en) | Frequency converter circuit | |
| JP2760123B2 (ja) | ディジタル位相同期回路 | |
| JPS63116542A (ja) | 搬送波再生回路 | |
| JPH0664097B2 (ja) | デイジタル位相検出器 | |
| JPH05336186A (ja) | 位相検出装置 | |
| JPS6046157A (ja) | 準同期検波回路 |