JPH028452B2 - - Google Patents
Info
- Publication number
- JPH028452B2 JPH028452B2 JP9023185A JP9023185A JPH028452B2 JP H028452 B2 JPH028452 B2 JP H028452B2 JP 9023185 A JP9023185 A JP 9023185A JP 9023185 A JP9023185 A JP 9023185A JP H028452 B2 JPH028452 B2 JP H028452B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- oxide film
- surface oxide
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Siを半導体とした集積回路に適し、
単位面積当りの静電容量が高く、かつ漏れ電流の
小さい薄膜コンデンサの製造方法に関するもので
ある。[Detailed Description of the Invention] [Industrial Application Field] The present invention is suitable for integrated circuits using Si as a semiconductor;
The present invention relates to a method for manufacturing a thin film capacitor with high capacitance per unit area and low leakage current.
Siなどの半導体基板上に形成した薄膜コンデン
サは、高密度記憶集積回路や平面表示用能動マト
リツクス駆動回路などの半導体装置における蓄積
容量として重要な役割を果たしている。特に、回
路の集積度の増大にともなつて蓄績容量の占有す
る面積は無視できないものになりつつあり、その
占有面積低減化のため、単位面積当りの静電容量
が高く、漏れ電流が小さく、かつ絶縁耐圧の高い
薄膜コンデンサの必要性が高まつている。
Thin film capacitors formed on semiconductor substrates such as Si play an important role as storage capacitors in semiconductor devices such as high-density memory integrated circuits and active matrix drive circuits for flat panel displays. In particular, as the degree of integration of circuits increases, the area occupied by storage capacitors is becoming non-negligible.In order to reduce the area occupied, capacitance per unit area is high and leakage current is small. There is an increasing need for thin film capacitors with high dielectric strength and high dielectric strength.
第8図は、上記の半導体素子の中で用いられて
いる典型的な薄膜コンデンサの断面構造を示して
いる。このコンデンサは、Si基板1上に、絶縁層
2、金属電極3を順次形成したものである。これ
まで、このような薄膜コンデンサの絶縁層材料と
しては、熱酸化法やCVD法によつて形成した
SiO2が用いられてきた。SiO2は、その誘電率が
3.4と低いために、SiO2を用いた薄膜コンデンサ
は単位面積あたりの静電容量が大きくならないと
いう欠点がある。また、単位面積あたりの静電容
量を大きくするために、SiO2膜厚を薄くするこ
とが試みられているが、この場合には、絶縁層の
膜厚の減少にともなつて薄膜コンデンサの絶縁耐
圧が小さくなるという問題点が生じている。 FIG. 8 shows a cross-sectional structure of a typical thin film capacitor used in the above semiconductor device. This capacitor has an insulating layer 2 and a metal electrode 3 formed in this order on a Si substrate 1. Until now, insulating layer materials for such thin film capacitors have been formed using thermal oxidation or CVD methods.
SiO 2 has been used. SiO 2 has a dielectric constant of
Because of its low value of 3.4, thin film capacitors using SiO 2 have the disadvantage that the capacitance per unit area is not large. In addition, attempts have been made to reduce the thickness of the SiO 2 film in order to increase the capacitance per unit area, but in this case, as the thickness of the insulating layer decreases, the insulation of the thin film capacitor A problem arises in that the withstand voltage is reduced.
これらの問題点を解決するために、SiO2にく
らべ10倍から20倍程度の誘電率を持つTa2O5や
Nb2O5のような誘電体薄膜を薄膜コンデンサの絶
縁層材料として用いる試みがなされてきた。これ
らTa2O5やNb2O5などの誘電体材料は、融点が
1000℃以上と非常に高いので、抵抗加熱方式や電
子ビーム加熱方式を用いた真空蒸着法によつて、
薄膜を形成することは困難である。このため、そ
の形成にはスパツタリング法が主に用いられてい
る。スパツタリング法は、低真空中で放電を起こ
すことにより雰囲気のガスをイオン化し、付着せ
しめんとする薄膜の構成材料の焼結体であるター
ゲツトに、イオン化したガス分子を電界で加速し
て衝突させ、ターゲツトより構成原子をはじき飛
ばし、半導体素子等を形成する基板上に薄膜を堆
積させるという方法である。このスパツタリング
法によれば、基板温度を低く保つた状態で高融点
の誘電体薄膜の形成が可能である。 In order to solve these problems, Ta 2 O 5 and
Attempts have been made to use dielectric thin films such as Nb 2 O 5 as insulating layer materials for thin film capacitors. These dielectric materials such as Ta 2 O 5 and Nb 2 O 5 have a melting point
Since the temperature is extremely high at over 1000℃, vacuum evaporation using resistance heating or electron beam heating is used.
It is difficult to form thin films. For this reason, the sputtering method is mainly used for its formation. In the sputtering method, gas in the atmosphere is ionized by causing an electric discharge in a low vacuum, and the ionized gas molecules are accelerated by an electric field and collided with a target, which is a sintered body of the constituent material of the thin film to be attached. This is a method in which constituent atoms are repelled from a target and a thin film is deposited on a substrate on which a semiconductor element or the like is to be formed. According to this sputtering method, it is possible to form a dielectric thin film with a high melting point while keeping the substrate temperature low.
しかしながら、これまでのところ、スパツタリ
ング法でSi上に形成したTa2O5薄膜やNb2O5薄膜
においては、漏れ電流が小さく絶縁耐圧の高いも
のは得られていない。この結果、薄膜コンデンサ
として漏れ電流を低く抑え十分な絶縁耐圧を得る
ために、絶縁層の膜厚を厚くせざるを得なくな
り、実質的な単位面積あたりの静電容量が大きく
ならないという問題点が生じている。 However, so far, Ta 2 O 5 thin films and Nb 2 O 5 thin films formed on Si using the sputtering method have low leakage current and high dielectric strength. As a result, in order to keep the leakage current low and obtain sufficient dielectric strength as a thin film capacitor, the thickness of the insulating layer has to be increased, resulting in the problem that the capacitance per unit area does not become large. It is occurring.
また、漏れ電流を低く抑える手段として絶縁層
の膜厚を厚くするかわりに、絶縁層を、漏れ電流
が小さく、絶縁耐圧の高いSiO2と、Ta2O5などの
誘電率の高い材料との2層構成にすることが試み
られている。この構成の薄膜コンデンサでは、漏
れ電流を低く抑えることができるものの、絶縁層
全体の20%程度が誘電率の低いSiO2で構成され
るため、絶縁層全体の誘電率が10以下と小さくな
り、実質的には単位面積あたりの静電容量が十分
大きくならないという問題がある。 In addition, instead of increasing the thickness of the insulating layer as a means of suppressing leakage current, the insulating layer is made of SiO 2, which has low leakage current and high dielectric strength, and materials with high dielectric constant, such as Ta 2 O 5 . Attempts have been made to create a two-layer structure. Although a thin film capacitor with this configuration can suppress leakage current to a low level, approximately 20% of the entire insulating layer is composed of SiO 2 , which has a low dielectric constant, so the dielectric constant of the entire insulating layer is as small as 10 or less. In practice, there is a problem in that the capacitance per unit area is not sufficiently large.
以上述べたように、誘電率が高く、漏れ電流の
小さい絶縁層から成る薄膜コンデンサをSi上に作
製する方法はこれまでのところ得られていない。
As mentioned above, no method has been available so far for producing a thin film capacitor on Si, which is made of an insulating layer with a high dielectric constant and low leakage current.
本発明の目的は、これらの問題点を解決した高
誘電率、低漏れ電流の絶縁層からなる薄膜コンデ
ンサをSi上に製造する方法を提供することにあ
る。 An object of the present invention is to provide a method for manufacturing a thin film capacitor on Si, which solves these problems and consists of an insulating layer with a high dielectric constant and low leakage current.
本発明は、Si上にスパツタリング法によつて誘
電体薄膜を形成する際、形成前のSi表面の表面酸
化膜の膜厚を所望の膜厚に制御することを主要な
特徴とし、詳しくは、少なくとも、Si基板全体を
覆うシヤツターを用い、該シヤツターを閉じた状
態でプリスパツタリングを行う工程、Si基板表面
の極薄表面酸化膜の膜厚を制御する工程、前記誘
導体薄膜をSi基板上に形成する工程を含むことを
特徴とするものである。誘電体薄膜は、Ta2O5等
で構成する。
The main feature of the present invention is that when forming a dielectric thin film on Si by sputtering, the thickness of the surface oxide film on the Si surface before formation is controlled to a desired thickness. At least a step of using a shutter that covers the entire Si substrate and performing pre-sputtering with the shutter closed, a step of controlling the thickness of an ultra-thin surface oxide film on the surface of the Si substrate, and a step of applying the dielectric thin film on the Si substrate. The method is characterized in that it includes a step of forming. The dielectric thin film is made of Ta 2 O 5 or the like.
本発明は、従来技術とは、基板電極全体を覆う
構造のシヤツター機構を備えたスパツタリング装
置を用いることにより、プリスパツタリング過程
において、基板がプラズマを含む雰囲気中に露出
することに起因した表面酸化膜の成長を抑制し、
該シヤツター機構を利用して表面酸化膜厚の制御
を行つた後、誘電体薄膜の形成を行う点が異な
る。 The present invention is different from the prior art in that it uses a sputtering device equipped with a shutter mechanism that covers the entire substrate electrode, thereby reducing the surface area caused by the substrate being exposed to an atmosphere containing plasma during the pre-sputtering process. Suppresses the growth of oxide film,
The difference is that the dielectric thin film is formed after controlling the surface oxide film thickness using the shutter mechanism.
以下、本発明の一実施例を図面を参照しながら
説明する。
An embodiment of the present invention will be described below with reference to the drawings.
第1図は、本発明の実施に用いたスパツタリン
グ装置の構成図、第2図は、実施例を説明するた
めのTa2O5薄膜形成工程図である。以下に、薄膜
形成の手順を述べる。 FIG. 1 is a block diagram of a sputtering apparatus used in carrying out the present invention, and FIG. 2 is a process diagram for forming a Ta 2 O 5 thin film for explaining the embodiment. The procedure for forming a thin film will be described below.
(工程1)真空槽4を10-6Torr以下の真空に
排気する。 (Step 1) Vacuum chamber 4 is evacuated to 10 -6 Torr or less.
(工程2)次に、酸素を0%から50%の比率で
混合したアルゴンガスをスパツタリング雰因気ガ
スとして、10-2Torrから10-3Torr真空度に達す
るまで真空槽4内に満たす。 (Step 2) Next, the vacuum chamber 4 is filled with argon gas mixed with oxygen at a ratio of 0% to 50% as a sputtering atmosphere gas until a vacuum level of 10 -2 Torr to 10 -3 Torr is reached.
(工程3)その後、シヤツターA7、シヤツタ
ーB8を閉じた状態で、ターゲツト電極5と基板
電極10との間に電圧圧を印加し放電を発生させ
る。この工程3はプリスパツタリングと呼ばれる
もので、ターゲツト6の表面に吸着した水分など
の不純物を除去し、ターゲツト6の表面を清浄化
するためのものである。 (Step 3) Thereafter, with the shutters A7 and B8 closed, a voltage is applied between the target electrode 5 and the substrate electrode 10 to generate discharge. This step 3 is called pre-sputtering and is for removing impurities such as moisture adsorbed on the surface of the target 6 and cleaning the surface of the target 6.
(工程4)そして、放電を維持したままシヤツ
ターA7を閉じた状態でシヤツターB7を開閉す
ることにより、Si基板の表面がプラズマを含む雰
囲気中の露出する時間を調節し、Si基板9の表面
に成長する表面酸化膜の膜厚を制御する。 (Step 4) Then, by opening and closing the shutter B7 with the shutter A7 closed while maintaining the discharge, the time period during which the surface of the Si substrate is exposed to the atmosphere containing plasma is adjusted, and the surface of the Si substrate 9 is Control the thickness of the growing surface oxide film.
第3図は、Ta2O5をターゲツトとし、酸素を10
%含むアルゴン雰囲気中で放電を発生した時のシ
ヤツターBの開放時間とSi基板上の表面酸化膜の
膜厚との関係を示したものである。ここで、シヤ
ツターAは閉じた状態にあることは言うまでもな
い。酸化膜の初期値は、基板9をスパツタリング
装置に装填する時点で、Si基板表面に存在する自
然酸化膜の膜厚である。本実施例で用いたスパツ
タリング装置は、従来の装置と異なり基板9の全
体を覆うシヤツターB8を備えているため、プリ
スパツタリング過程(工程3)において表面酸化
膜は成長せず、この図のように、シヤツターB8
の開放時間により、基板1の表面の酸化膜厚の制
御が可能である。一方、従来のスパツタリング装
置は、シヤツターBを備えていないために、従来
の製造方法ではプリスパツタリング過程で基板表
面がプラズマを含む雰囲気中にさらされることに
起因した表面酸化膜の成長が進行し、第3図に示
したような膜厚の制御は不可能である。また、通
常30分以上のプリスパツタリングが必要であるた
め、従来の方法では、薄膜形成前に30Å程度の表
面酸化膜が基板表面に成長することを避けること
はできない。 Figure 3 shows Ta 2 O 5 as the target and oxygen as 10
This figure shows the relationship between the opening time of shutter B and the thickness of the surface oxide film on the Si substrate when a discharge is generated in an argon atmosphere containing 5%. Needless to say, shutter A is in a closed state here. The initial value of the oxide film is the thickness of the natural oxide film existing on the surface of the Si substrate at the time the substrate 9 is loaded into the sputtering apparatus. Unlike conventional devices, the sputtering device used in this example is equipped with a shutter B8 that covers the entire substrate 9, so no surface oxide film grows during the pre-sputtering process (step 3), and as shown in this figure. Like, shutter B8
The thickness of the oxide film on the surface of the substrate 1 can be controlled by the opening time. On the other hand, since conventional sputtering equipment is not equipped with shutter B, in the conventional manufacturing method, the surface oxide film grows due to the substrate surface being exposed to an atmosphere containing plasma during the pre-sputtering process. However, it is impossible to control the film thickness as shown in FIG. Furthermore, since pre-sputtering is usually required for 30 minutes or more, conventional methods cannot avoid the growth of a surface oxide film of about 30 Å on the substrate surface before forming the thin film.
(工程5)前工程4で、所望の表面酸化膜厚に
制御した後、シヤツターA7を開き、誘電体薄膜
の形成を行う。 (Step 5) After controlling the thickness of the surface oxide film to a desired value in the pre-step 4, the shutter A7 is opened to form a dielectric thin film.
以上述べたように、従来の方法では、工程が、
工程1、工程2、工程3、工程5と進み、30Å程
度の表面酸化膜が成長したSi基板上に誘電体薄膜
を形成せざるを得ないのに対し、本方法は、Si基
板全体を覆う構造のシヤツター機構を有するスパ
ツタリング装置を用いることにより可能となつた
表面酸化膜厚の制御を経て、誘電体薄膜形成を行
う。 As mentioned above, in the conventional method, the process is
Step 1, Step 2, Step 3, and Step 5 are followed, and while a dielectric thin film must be formed on the Si substrate on which a surface oxide film of about 30 Å has grown, this method covers the entire Si substrate. The dielectric thin film is formed by controlling the surface oxide film thickness, which is made possible by using a sputtering device with a structural shutter mechanism.
なお、ここで誘電体薄膜形成前の表面酸化膜厚
が、誘電体薄膜形成過程に及ぼす影響については
説明する。第4図1〜3は、スパツタリング法に
よつて20Å以下の表面酸化膜を有するSi基板上
に、誘電体薄膜としてTa2O5を形成した場合の薄
膜形成過程を順次示したものである。ここで、符
号1はSi基板、11は表面酸化膜、12はプラマ
酸化層、13はSi2とTa2O5との混合層、14は
Ta2O5層を示す。薄膜コンデンサの漏れ電流、絶
縁耐圧に大きな影響を及ぼすのは、表面酸化膜1
1、プラズマ酸化膜12、SiO2とTa2O5との混合
層13である。後述するように、漏れ電流が小さ
く、絶縁耐圧の高い薄膜コンデンサを得るために
は、Si基板と絶縁層の界面が、プラズマ酸化層と
SiO2とTa2O5との混合層とからなることが必要で
ある。以下、誘電体薄膜の形成過程にそつて、表
面酸化膜が、プラズマ酸化層、SiO2とTa2O5との
混合層の形成に果たす役割を説明する。 Note that the influence of the thickness of the surface oxide film before forming the dielectric thin film on the process of forming the dielectric thin film will be explained here. FIGS. 1 to 3 sequentially show the process of forming a thin film of Ta 2 O 5 as a dielectric thin film on a Si substrate having a surface oxide film of 20 Å or less by sputtering. Here, 1 is a Si substrate, 11 is a surface oxide film, 12 is a primer oxide layer, 13 is a mixed layer of Si 2 and Ta 2 O 5, and 14 is a mixed layer of Si 2 and Ta 2 O 5 .
Showing 5 layers of Ta 2 O. The surface oxide film 1 has a major effect on the leakage current and dielectric strength of thin film capacitors.
1, a plasma oxide film 12, and a mixed layer 13 of SiO 2 and Ta 2 O 5 . As described later, in order to obtain a thin film capacitor with low leakage current and high dielectric strength, the interface between the Si substrate and the insulating layer must be formed with a plasma oxide layer.
It is necessary to consist of a mixed layer of SiO 2 and Ta 2 O 5 . The role played by the surface oxide film in the formation of the plasma oxide layer and the mixed layer of SiO 2 and Ta 2 O 5 will be explained below along with the process of forming the dielectric thin film.
第4図1は、誘電体薄膜を形成する前の状態を
示し、Si基板1の表面上には、表面酸化膜11だ
けが存在する。第4図2は、プラズマご発生さ
せ、前記1の状態の基板1上にTa2O5の形成を開
始した直後の状態を示したものである。プラズマ
中には、酸素がイオン化した粒子と、TaO5がイ
オン化した粒子が含まれるために、形成の初基過
程においては、表面酸化膜11中をイオン化した
粒子がそれぞれ拡散する。そして、表面酸化膜1
1とSi基板1との界面に到達した酸素は、Si基板
1と反応し、プラズマ酸化層12が形成される。
一方イオン化したTa2O5は、酸素にくらべて拡散
速度が遅いために、界面に到達さず、SiO2と
Ta2O5との混合層13が形成される。第4図3
は、さらに形成を続けた場合を示したものであ
る。Si基板1上に薄膜の形成が進行すると拡散に
よつて界面に到着する酸素の濃度が減少し、遂に
はプラズマ酸化層12の成長は停止する。また、
SiO2とTa2O5との混合層13は、形成が進行する
につれてTa2O5の比率が増大し、遂には均一な
Ta2O5層14が形成される状態になる。 FIG. 4 1 shows the state before the dielectric thin film is formed, and only the surface oxide film 11 exists on the surface of the Si substrate 1. FIG. 4 2 shows the state immediately after plasma is generated and the formation of Ta 2 O 5 is started on the substrate 1 in the above-mentioned state 1. Since the plasma contains ionized oxygen particles and ionized TaO 5 particles, the ionized particles diffuse into the surface oxide film 11 during the initial formation process. And surface oxide film 1
Oxygen that has reached the interface between Si substrate 1 and Si substrate 1 reacts with Si substrate 1 to form plasma oxide layer 12 .
On the other hand, ionized Ta 2 O 5 has a slower diffusion rate than oxygen, so it does not reach the interface and is mixed with SiO 2 .
A mixed layer 13 with Ta 2 O 5 is formed. Figure 4 3
shows the case where the formation continues. As the formation of the thin film progresses on the Si substrate 1, the concentration of oxygen arriving at the interface decreases due to diffusion, and the growth of the plasma oxide layer 12 finally stops. Also,
In the mixed layer 13 of SiO 2 and Ta 2 O 5 , the ratio of Ta 2 O 5 increases as the formation progresses, and finally becomes uniform.
A state is reached in which a Ta 2 O 5 layer 14 is formed.
このように、Ta2O5をSi基板上に形成する場
合、絶縁層は、プラズマ酸化層12、SiO2と
Ta2O5との混合層13、均一なTa2O5層14とか
ら構成される。 In this way, when forming Ta 2 O 5 on a Si substrate, the insulating layer consists of the plasma oxide layer 12, SiO 2 and
It is composed of a mixed layer 13 with Ta 2 O 5 and a uniform Ta 2 O 5 layer 14.
Ta2O5を形成する直前の基板の表面酸化膜が十
分薄い場合には、上記した過程にしたがつて薄膜
が形成されるが、表面酸化膜が厚い場合には、形
成過程に変化が生ずる。表面酸化膜が厚い場合の
薄膜の形成過程を示したものが第5図1〜3であ
る。第5図1は、形成前の状態で、Si基板1の表
面上には表面酸化膜11だけが存在する。第5図
2は、プラズマを発生させ、前記1の状態の基板
上にTa2O5の形成を開始した直後の状態を示した
ものである。この場合も、形成の初期過程におい
ては、表面酸化膜11中をイオン化した粒子が拡
散するが、表面酸化膜1が厚いために表面酸化膜
11とSi基板1と界面に到達する酸素の濃度は減
少し、プラズマ酸化層12は形成されない。した
がつて、表面酸化膜11上に、SiO2とTa2O5との
混合層13が形成された状態で薄膜の形成が進行
する。第5図3は、さらに形成が進行した場合を
示したもので、SiO2とTa2O5との混合層6中の
Ta2O5の比率が増大し、遂には均一なTa2O5層が
形成される過程を示している。したがつて、薄膜
は、欠陥の多い表面酸化膜上にSiO2とTa2O5との
混合層13、および均一なTa2O5層14が形成さ
れた構造をとる。 If the surface oxide film on the substrate immediately before forming Ta 2 O 5 is sufficiently thin, a thin film will be formed according to the process described above, but if the surface oxide film is thick, changes will occur in the formation process. . FIGS. 1 to 3 show the process of forming a thin film when the surface oxide film is thick. In FIG. 5, only the surface oxide film 11 exists on the surface of the Si substrate 1 before formation. FIG. 5 shows the state immediately after plasma is generated and the formation of Ta 2 O 5 is started on the substrate in the above-mentioned state 1. In this case as well, in the initial process of formation, ionized particles diffuse in the surface oxide film 11, but because the surface oxide film 1 is thick, the concentration of oxygen reaching the interface between the surface oxide film 11 and the Si substrate 1 is low. The plasma oxide layer 12 is not formed. Therefore, the formation of the thin film proceeds with the mixed layer 13 of SiO 2 and Ta 2 O 5 formed on the surface oxide film 11. FIG. 5 3 shows a case where the formation has further progressed, and the mixture layer 6 of SiO 2 and Ta 2 O 5 is
It shows the process in which the ratio of Ta 2 O 5 increases and finally a uniform Ta 2 O 5 layer is formed. Therefore, the thin film has a structure in which a mixed layer 13 of SiO 2 and Ta 2 O 5 and a uniform Ta 2 O 5 layer 14 are formed on a surface oxide film with many defects.
第4図3と第5図3に示したように、表面酸化
膜の膜厚によつて、絶縁層とSi基板界面の組成に
大きな変化が生ずる。そこで、定量的なデータを
もつてこれらの組成の違いが、薄膜コンデンサの
特性に及ぼす影響を説明し、本発明の製造方法の
有用性を示す。 As shown in FIG. 4 and FIG. 5, the composition of the interface between the insulating layer and the Si substrate changes greatly depending on the thickness of the surface oxide film. Therefore, the effects of these compositional differences on the characteristics of thin film capacitors will be explained using quantitative data, and the usefulness of the manufacturing method of the present invention will be demonstrated.
第6図は、表面酸化膜の膜厚が7Å(試料1)、
20Å(試料2)、26Å(試料3)のSi基板上に
Ta2O5薄膜を誘電体薄膜として同一作成条件下で
形成した薄膜コンデンサの電流一電圧特性を比較
して示したものである。表面酸化膜の膜厚が20Å
以下の試料1、2では、1MV/cmの強度の電界
を印加した時の漏れ電流が10-8A/cm2以下である
のに対し、表面酸化膜の膜厚が26Åの試料3では
10-1A/cm2以上と急激に漏れ電流が増加してい
る。このように、表面酸化膜の膜厚によつて、絶
縁層とSi基板界面近傍の組成に変化が生じ、表面
酸化膜を20Å近傍以下に制御することが、薄膜コ
ンデンサの漏れ電流の低減化に大きな効果がある
ことがわかる。 Figure 6 shows that the surface oxide film has a thickness of 7 Å (sample 1).
on Si substrates of 20 Å (sample 2) and 26 Å (sample 3).
This is a comparison of the current-voltage characteristics of thin film capacitors formed using Ta 2 O 5 thin film as a dielectric thin film under the same manufacturing conditions. Surface oxide film thickness is 20Å
In Samples 1 and 2 below, the leakage current is less than 10 -8 A/cm 2 when an electric field with a strength of 1 MV/cm is applied, whereas in Sample 3 with a surface oxide film thickness of 26 Å.
The leakage current increases rapidly to 10 -1 A/cm 2 or more. In this way, the composition near the interface between the insulating layer and the Si substrate changes depending on the thickness of the surface oxide film, and controlling the surface oxide film to around 20 Å or less can reduce the leakage current of thin film capacitors. It turns out that it has a big effect.
第7図は、第6図にて述べた3種類の薄膜コン
デンサについて、絶縁層の静電容量を1MHzにお
けるC1MHzで規格化した規格化容量の周波数分散
を比較して示したものである。26Åの表面酸化膜
を有するSi基板上に形成した試料3では、静電容
量に顕著な周波数分散が認められ、薄膜中に多数
の欠陥が存在していることを示している。これに
対し、表面酸化膜の膜厚が20Å以下のSi基板上に
形成した試料1、2では、静電容量に周波数散は
認められず、欠陥の少ない高品質の絶縁層が得ら
れていることがわかる。また、試料3の誘電損失
は6%であるのに対して、試料1、2の誘電損失
は0.1%以下と非常に小さく、この点からも高品
質の絶縁層が得られていることがわかる。さら
に、試料1、2の絶縁層の誘電率は16.5〜17.0で
あり、絶縁層を2層構成とした場合の誘電率が10
以下であるのに比べ、高い誘電率が実現できる。 Figure 7 shows a comparison of the frequency dispersion of the normalized capacitance, where the capacitance of the insulating layer is normalized to C 1M Hz at 1MHz, for the three types of thin film capacitors described in Figure 6. . In sample 3, which was formed on a Si substrate with a 26 Å surface oxide film, significant frequency dispersion was observed in the capacitance, indicating that many defects were present in the thin film. On the other hand, in samples 1 and 2, which were formed on Si substrates with a surface oxide film of 20 Å or less, no frequency dispersion was observed in the capacitance, and high-quality insulating layers with few defects were obtained. I understand that. In addition, the dielectric loss of sample 3 is 6%, while the dielectric loss of samples 1 and 2 is very small, less than 0.1%, which also shows that high quality insulating layers are obtained. . Furthermore, the dielectric constants of the insulating layers of Samples 1 and 2 are 16.5 to 17.0, and the dielectric constant of the two-layer insulating layer is 10.
A high dielectric constant can be achieved compared to the following.
以下の結果から明らかなように、本発明の製造
方法により誘電体薄膜形成前のSi基板の表面酸化
膜の膜厚を20Å程度以下に制御することにより、
絶縁層とSi基板界面の組成の制御が可能となり、
高誘電率で、低漏れ電流、高絶縁耐圧、低誘電損
失の高品質の絶縁層をSi基板上に形成することが
できる。なお、上記実施例では、誘電体薄膜とし
てTa2O5を用いた場合について説明したが、
Nb2O5がBaTiOなどの他の材料を用いた場合も
表面酸化膜厚の制御により同様の効果が得られる
ことは言うまでもない。 As is clear from the results below, by controlling the thickness of the surface oxide film on the Si substrate before forming the dielectric thin film to about 20 Å or less using the manufacturing method of the present invention,
It becomes possible to control the composition of the interface between the insulating layer and the Si substrate,
A high-quality insulating layer with a high dielectric constant, low leakage current, high dielectric strength voltage, and low dielectric loss can be formed on a Si substrate. In addition, in the above example, the case where Ta 2 O 5 was used as the dielectric thin film was explained.
It goes without saying that the same effect can be obtained by controlling the surface oxide film thickness when Nb 2 O 5 is made of other materials such as BaTiO.
以上説明したように、本発明によれば、Si基板
上の表面酸化膜の膜厚を制御することにより、絶
縁層とSi基板界面に良質のプラズマ酸化膜を形成
することが可能となり、Si基板表面に、高誘電
率、低漏れ電流、高耐圧、低誘電損失の高品質絶
縁層を形成することができる。
As explained above, according to the present invention, by controlling the film thickness of the surface oxide film on the Si substrate, it is possible to form a high quality plasma oxide film at the interface between the insulating layer and the Si substrate. A high-quality insulating layer with a high dielectric constant, low leakage current, high withstand voltage, and low dielectric loss can be formed on the surface.
第1図は、本発明において使用したスパツタリ
ング装置の構成図、第2図は、本発明の製造方法
を説明する工程図、第3図は、シヤツターBの開
放時間と表面酸化膜厚との関係を示す図、第4図
は、薄い表面酸化膜を有するSi基板上にTa2O5を
形成した場合の薄膜形成過程の説明図、第5図は
厚い表面酸化膜を有するSi基板上にTa2O5を形成
した場合の薄膜形成過程の説明図、第6図は、表
面酸化膜厚さが7Å(試料1)、20Å(試料2)、
26Å(試料3)のSi基板上に同一のスパツタリン
グ条件で形成したTa2O5を誘電体薄膜とする薄膜
コンデンサの電流−電圧特性を比較して示した
図、第7図は、前記試料1、2、3の静電容量の
周波数分散を示す図、第8図は一般の薄膜コンデ
ンサの断面構造を示す図である。
1……Si基板、2……絶縁層、3……金属電
極、4……真空槽、5……ターゲツト電極、6…
…ターゲツト、7……シヤツターA、8……シヤ
ツターB、9……基板、10……基板電極、11
……表面酸化膜、12……プラズマ酸化層、13
……SiO2とTa2O5との混合層、14……Ta2O5
層。
Figure 1 is a block diagram of the sputtering apparatus used in the present invention, Figure 2 is a process diagram explaining the manufacturing method of the present invention, and Figure 3 is the relationship between the opening time of shutter B and the surface oxide film thickness. FIG. 4 is an explanatory diagram of the thin film formation process when Ta 2 O 5 is formed on a Si substrate with a thin surface oxide film, and FIG. Figure 6 is an explanatory diagram of the thin film formation process when 2 O 5 is formed, and the surface oxide film thickness is 7 Å (sample 1), 20 Å (sample 2),
Figure 7 is a diagram comparing the current-voltage characteristics of a thin film capacitor with a Ta 2 O 5 dielectric thin film formed on a 26 Å (sample 3) Si substrate under the same sputtering conditions. , 2 and 3, and FIG. 8 is a diagram showing the cross-sectional structure of a general thin film capacitor. DESCRIPTION OF SYMBOLS 1...Si substrate, 2...Insulating layer, 3...Metal electrode, 4...Vacuum chamber, 5...Target electrode, 6...
...Target, 7...Shutter A, 8...Shutter B, 9...Substrate, 10...Substrate electrode, 11
...Surface oxide film, 12...Plasma oxide layer, 13
...Mixed layer of SiO 2 and Ta 2 O 5 , 14...Ta 2 O 5
layer.
Claims (1)
誘電体薄膜を絶縁層とする薄膜コンデンサの製造
方法において、少なくとも、Si基板全体を覆うシ
ヤツターを用い、該シヤツターを閉じた状態でプ
リスパツタリングを行う工程、Si基板表面の極薄
表面酸化膜の膜厚を制御する工程、前記誘電体薄
膜をSi基板上に形成する工程を含むことを特徴と
する薄膜コンデンサの製造方法。 2 誘電体薄膜がTa2O5薄膜であることを特徴と
する特許請求の範囲第1項記載の薄膜コンデンサ
の製造方法。[Claims] 1. In a method for manufacturing a thin film capacitor in which an insulating layer is a dielectric thin film formed by sputtering on a Si substrate, at least a shutter that covers the entire Si substrate is used, and the shutter is closed. A method for manufacturing a thin film capacitor, comprising the steps of sputtering, controlling the thickness of an ultra-thin surface oxide film on the surface of a Si substrate, and forming the dielectric thin film on the Si substrate. 2. The method for manufacturing a thin film capacitor according to claim 1, wherein the dielectric thin film is a Ta 2 O 5 thin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023185A JPS61248544A (en) | 1985-04-26 | 1985-04-26 | Manufacture of thin film capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023185A JPS61248544A (en) | 1985-04-26 | 1985-04-26 | Manufacture of thin film capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248544A JPS61248544A (en) | 1986-11-05 |
| JPH028452B2 true JPH028452B2 (en) | 1990-02-23 |
Family
ID=13992714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9023185A Granted JPS61248544A (en) | 1985-04-26 | 1985-04-26 | Manufacture of thin film capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248544A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0210660D0 (en) * | 2002-05-10 | 2002-06-19 | Trikon Technologies Ltd | Shutter |
-
1985
- 1985-04-26 JP JP9023185A patent/JPS61248544A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61248544A (en) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| US6297539B1 (en) | Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same | |
| US4333808A (en) | Method for manufacture of ultra-thin film capacitor | |
| Fujikawa et al. | Effects of additive elements on electrical properties of tantalum oxide films | |
| US6534420B2 (en) | Methods for forming dielectric materials and methods for forming semiconductor devices | |
| US4364099A (en) | Tantalum thin film capacitor | |
| HAYASHI et al. | Substrate Potential Effects on Low-Temperature Preparation of SrTiO, Thin Films by RF Magnetron Sputtering | |
| US3627662A (en) | Thin film transistor and method of fabrication thereof | |
| JPH028452B2 (en) | ||
| JP2003158138A (en) | Method of forming multilayers for thin film transistors and devices formed thereby | |
| JP3427362B2 (en) | Dielectric thin film deposition method | |
| JP3563032B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP1504460B1 (en) | Improved electrode for thin film capacitor devices | |
| Seki et al. | Formation of high‐quality, magnetron‐sputtered Ta2O5 films by controlling the transition region at the Ta2O5/Si interface | |
| JPH021229B2 (en) | ||
| JP3973838B2 (en) | Method using hydrogen and oxygen gas in sputter deposition of aluminum-containing film and aluminum-containing film obtained thereby | |
| JP3727693B2 (en) | TiN film manufacturing method | |
| Peng et al. | Low‐energy oxygen ion bombardment effect on BaTiO3 thin films grown by multi‐ion‐beam reactive sputtering technique | |
| JPH0587164B2 (en) | ||
| KR950000861B1 (en) | Manufacturing method of capacitor insulating film | |
| JP3098134B2 (en) | Method for manufacturing oxide crystal film | |
| JP2507963B2 (en) | Method of manufacturing oxide thin film | |
| JPS60160155A (en) | Manufacturing method of semiconductor device | |
| JPH0528866A (en) | Film forming method for dielectric substance film | |
| JPH0768615B2 (en) | Thin film manufacturing method |