JPH029692B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は流体の流量に比例した信号を出力する
とともに設定流量との大小を比較してオンオフ信
号を発生する流体流量検出装置に関する。

従来例の構成とその問題点 従来この種の流量検出装置は第１図に示すよう
に、流路１内に流体の流れを受けて回転する翼車
２と翼車２に取付けられた磁石３と流路１の外か
ら磁石３の動きを検出する磁気検出素子４で検出
し、得られた周波数信号をＦ／Ｖ変換回路５で直
流電圧信号に変換し、その信号を電圧比較器６で
設定電圧と比較して出力信号を得る様構成されて
いた。この構成ではＦ／Ｖ変換器は入力周波数パ
ルスの積分回路、ローパスフイルタ回路を有し入
力周波数に比例し、安定した直流出力電圧を得る
には入力パルス周期の数倍以上の時定数を要する
ものである。したがつて低流量の設定流量と比較
する場合、入力パルスの周波数が低いため、応答
速度が遅いという問題があつた。

この流量検出装置のオンオフ出力を例えばガス
湯沸器のガス供給制御信号として用いた場合、応
答の遅れから、後沸きが大きくなる、立上りが遅
い等の支障が生じる訳である。

発明の目的 本発明はかかる従来の問題を解消するもので、
流量に比例した信号を得るとともに、設定流量と
の大小を検知するオンオフ信号を時間遅れなく得
るもので、特に低流量設定での応答性の向上を目
的とする。

発明の構成 この目的を達成するために、本発明は流体通路
に設けられ流体の流量に比例した周波数のパルス
信号を発生する検出部と、前記検出部の出力信号
によつて起動され設定時間だけオンになる信号を
出力し、再トリガー可能なタイマー回路と、前記
タイマー回路の出力信号がデータ入力端子に接続
されトリガ入力端子に検出部の出力信号が接続さ
れ前記トリガ入力端子の信号に同期して前記デー
タ入力端子の信号を記憶保持しその出力端子に出
力するデータ記憶回路と、前記データ記憶回路の
出力と前記タイマー回路の出力との論理積を求め
るAND回路とを有し、前記AND回路の出力信号
を外部機器への制御出力信号とする構成としたも
のである。

この構成により、流量オフの状態から流量が発
生し、検出部からパルスが出力されタイマー及び
データ記憶回路共にオフの状態から、検出部より
第１の信号パルスが入力されるとタイマーが起動
されオンとなり、データ記憶回路はタイマーがオ
ンになる直前の信号が記憶されオフのままとな
る。その後タイマーの設定時間よりも短い周期で
第２の信号パルスが入力されるとタイマーの出力
はオンのままであるのでデータ記憶回路はそれを
記憶しオンとなる。この時点でAND回路の両入
力がオンとなり、出力端子がオンとなり流量が流
れたことを検知する。また第２の信号パルスがタ
イマー設定時間を起えた後で入力されるとすでに
タイマーの出力はオフとなつており、第１のパル
ス入力時と同様にデータ記憶回路はオフのままと
なり、AND回路の出力はオフが継続される。

一方流量検出がオンの状態から流量パルスの周
期がタイマーの設定時間よりも長くなるかあるい
は流量パルスが停止すると、前回パルスの入力時
からタイマーの設定時間の時点でタイマーの出力
がオフとなり、データの記憶回路の出力はオンを
記憶したままであるが、AND回路の一方の入力
信号がオフとなるのでその出力信号はオフとな
り、流量検出出力はこの時点でオフなる。データ
記憶回路はその後もオンの継続となるが、その後
の信号パルスの入力時にタイマー出力のオフを記
憶してリセツトされ、当初の状態に復帰する。

実施例の説明 以下、本発明の一実施例を第２図、第３図を用
いて詳しく説明する。なお図中第１図と同一部品
については同一番号を付している。

第２図において、流路１に設けられた検出部１
０は、流体の流れを受けて回転する翼車２に固定
された磁石３の動きを磁気検出素子４で検出する
様構成され流量に比例した周波数のパルス信号を
出力する。この信号は流量に比例した信号として
流量表示、制御等に使われる検出部１０の出力信
号は波形成形回路１１で正極性の一定パルス幅の
信号に成形され、タイマー回路１２の入力端子１
３とデータ記憶回路１４のトリガ入力端子１５に
接続される。タイマー回路１２の出力端子１６は
データ記憶回路１４のデータ入力端子１７と
AND回路１８の一方の入力端子に接続される。
AND回路１８のもう一方の入力端子はデータ記
憶回路１４の出力端子１９に接続され、AND回
路１８の出力端子２０に出力信号を得る。タイマ
ー回路１２は設定時間調節手段を構成する設定時
間調節VR２１とコンデンサ２２を有しており、
入力端子１３のパルスの立下りでトリガーされ設
定時間だけ出力端子１６をオンにする。設定時間
内に次のパルスが入力されると再トリガーされ、
再び設定時間だけ出力端子をオンに維持する。デ
ータ記憶回路１４はトリガ入力端子のパルスの立
上りに同期してデータ入力端子１７の信号を記憶
し出力端子１９に保持する。ここで波形整形回路
１１は説明を容易にするため、波形整形回路１１
の出力信号の立上りエツジでデータ記憶回路１４
を起動し、わずかに時間をおいた立下りエツジで
タイマー回路１２を起動するように両起動タイミ
ングの前後関係を明らかにしたものであるが、入
力パルスを直接タイマー回路１２とデータ記憶回
路１４に接続して同時に起動する様構成しても、
データ入力回路１４の入力信号１７はタイマー回
路１２の出力信号１６であり、出力信号１６の状
態は入力パルスによる起動の結果のオンとなるも
のであり、データ記憶回路１４が記憶するデータ
１７は、入力パルスによりタイマー回路１２の出
力１６が変化する前の信号であり、その前後関係
は変りなく、波形整形回路１１は本発明の構成に
おいて必須のものではない。

第３図においてａは波形整形回路の出力信号波
形、ｂはタイマー回路の出力端子１６の信号波
形、ｃはデータ記憶回路の出力端子１９の信号波
形、ｄはAND回路の出力端子２０の信号波形で
ある。検出部１０が流れを検出して、t1で第１の
入力パルスが発生するとその立上りでｂのデータ
がｃに保持され、ｃはオフを継続する。入力パル
スの立下りt2でタイマーが起動され、ｂがオンに
なるがこの時ｃはオフであるのでAND回路の出
力ｄはオフのままである。その後t2で第２の入力
パルスが発生するとこの時タイマーの設定時間Ｔ
に達していないのでタイマーの“オン”の信号が
ｃに記憶される。この時点でｂ，ｃともオンにな
るのでAND回路の出力信号ｄもオンとなる。第
２の入力パルスの立下りt2′でタイマーは再トリ
ガされ、この時点から再び設定時間の間オンを継
続する。t3で次の入力パルスが入ると、タイマー
の出力ｂは設定時間Ｔに達していないため、ｂの
出力オンが再びデータ記憶回路で記憶されｃはオ
ンを継続し、AND回路の出力ｄはオンを継続す
る。

次に流路を流れる流量が減少し入力パルスの周
期が長くなりt4で次の入力パルスが入る前にタイ
マーの設定時間Ｔが経過するとこの時点でタイマ
ーの出力ｂがオフとなり、AND回路の一方の入
力がオフとなるためその出力ｄはオフとなり流路
１の流量が設定値以下になつたことを検出し外部
機器に伝える。t5で次の入力パルスが入つてきて
もすでにタイマーの出力ｂがオフであるためデー
タ記憶回路はオフが記憶され出力ｄもオフとな
り、初期のt1と同じ状態に復帰する。さらに、t3
以降、流量が停止して以後の入力パルスがなくな
つた場合は、同図t4の状態を継続することにな
り、データ記憶回路の出力ｃはオンを継続したま
まとなるが、t4時点ですでにタイマーの出力ｂが
オフとなり以後タイマーを起動する入力パルスが
ないためｂはオフを継続する。従つてAND回路
の出力ｄはt4の時点でオフとなり以後入力パルス
が発生しない限りオンとなることはない。

ここでタイマー回路１２の設定時間Ｔは設定流
量に対応する入力パルス周期に相当する。

以上の動作により、流量の設定流量に対する大
小の判定検出が、流量オン判定の時は入力パルス
の１周期の時間で、また流量オフ判定の時は設定
流量のパルス周期に相当するタイマーの周期の時
間で行なわれ、最小の時間で速やかな検出が行わ
れ、また流量停止時もタイマー設定時間で確実に
検出出力をオフとすることができる。また設定時
間調節VR２１で設定時間Ｔを変更することで、
検出の設定流量を変更できる。

発明の効果 以上のように本発明の流量検出装置によれば次
の効果が得られる。

(1) 検出部のパルス信号による起動され設定時間
だけオンになる信号を出力し、再トリガー可能
なタイマー回路と、タイマー回路の出力信号を
検出器のパルス信号に同期して記憶保持するデ
ータ記憶回路とで構成しているので、検出設定
流量に対応するタイマー設定時間内で流量の大
小が判断でき、時間遅れが少なく流量検出が可
能となる。

また急激な流量の増加に対してはその検出パ
ルスの１周期でデータ記憶回路の出力信号が確
定するので、急激な変化ほど短い時間で検出で
きる。

(2) タイマー回路の出力信号とデータ記憶回路の
出力信号との論理積を得るAND回路を設けた
ことで、流量が大から小に変化したとき、次の
パルス検出を待たずに、タイマーの設定時間で
出力信号がオフとなるため、オフ検出時の応答
時間が、設定流量に対応するパルス周期以上に
長くなることはない。急激に流量が停止して検
出パルスがなくなつた時、あるいは検出部の異
常でパルス出力が無くなつた時でも短時間にオ
フ検出ができ、安全性も大である。

【図面の簡単な説明】

第１図は従来例の流量検出装置の構成図、第２
図は本発明の一実施例の構成図、第３図はその動
作説明の信号波形図である。 １０……検出部、１２……タイマー回路、１４
……データ記憶回路、１８……AND回路。

Claims (1)

1. 【特許請求の範囲】 １ 流体通路に設けられ流体の流量に比例した周
   波数のパルス信号を発生する検出部と、前記検出
   部の出力信号によつて起動され設定時間だけオン
   になる信号を出力し、再トリガー可能なタイマー
   回路と、前記タイマー回路の出力信号がデータ入
   力端子に接続されトリガ入力端子に検出部の出力
   信号が接続され前記トリガ入力端子の信号に同期
   して前記データ入力端子の信号を記憶保持しその
   出力端子に出力するデータ記憶回路と、前記デー
   タ記憶回路の出力と前記タイマー回路の出力との
   論理積を求めるAND回路とを有し、前記AND回
   路の出力信号を外部機器への制御出力信号とする
   構成とした流体流量検出装置。 ２ タイマ回路が設定時間調節手段を有し、電気
   信号により設定時間を変更できる構成とした特許
   請求の範囲第１項記載の流体流量検出装置。