Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0313778B2 - - Google Patents
[go: Go Back, main page]

JPH0313778B2 - - Google Patents

Info

Publication number
JPH0313778B2
JPH0313778B2 JP56055451A JP5545181A JPH0313778B2 JP H0313778 B2 JPH0313778 B2 JP H0313778B2 JP 56055451 A JP56055451 A JP 56055451A JP 5545181 A JP5545181 A JP 5545181A JP H0313778 B2 JPH0313778 B2 JP H0313778B2
Authority
JP
Japan
Prior art keywords
data
terminal
frame
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56055451A
Other languages
Japanese (ja)
Other versions
JPS57170647A (en
Inventor
Chiho Kono
Kazuo Matsui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56055451A priority Critical patent/JPS57170647A/en
Publication of JPS57170647A publication Critical patent/JPS57170647A/en
Publication of JPH0313778B2 publication Critical patent/JPH0313778B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/50Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • H04L12/52Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
    • H04L12/525Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は、中継線と複数の端末装置との間を分
岐接続してデータの伝送を行なうデータ伝送シス
テムに係わり、特に分岐接続の手法を改良して複
数の端末装置が見掛け上同時にデータの伝送を行
ない得るようにしたデータ伝送システムにおける
分岐制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transmission system in which data is transmitted by branching connections between a trunk line and a plurality of terminal devices, and in particular, the present invention relates to a data transmission system that performs data transmission by branching connections between a trunk line and a plurality of terminal devices. The present invention relates to a branch control device in a data transmission system that allows data to be transmitted at seemingly the same time.

従来、フアクシミリ信号等を伝送するためのデ
ータ伝送システムには、例えばハイレベルデータ
リンク制御手順(HDLC)によりフレーム化した
データを交換局等から中継線を経て分岐制御装置
へ送つたのちこの分岐制御装置で分岐して複数の
端末装置のうちの所望の端末装置へ伝送したり、
あるいはその逆の経路でデータを伝送するものが
ある。
Conventionally, in data transmission systems for transmitting facsimile signals, etc., data is framed using, for example, high-level data link control procedures (HDLC) and sent from a switching center to a branch control device via a trunk line, and then this branch control is performed. Branching at a device and transmitting to a desired terminal device among multiple terminal devices,
Alternatively, there are devices that transmit data through the opposite route.

ところが、この種のシステムにおける従来の中
継線と各端末装置との間の分岐制御方式は、分岐
制御装置においてクロスポイントスイツチを動作
させることにより接続するものであつた。このた
め、一旦任意の端末装置と中継線との間が接続さ
れると、それ以外の端末装置から起呼したり、も
しくはこれらの端末装置へデータを伝送しようと
しても、上記接続中の端末装置がデータ伝送動作
を終了しなり限りデータの伝送を行なえなかつ
た。
However, in the conventional branch control method between the trunk line and each terminal device in this type of system, the connection is established by operating a cross-point switch in the branch control device. Therefore, once a terminal device and a trunk line are connected, even if you make a call from another terminal device or try to transmit data to these terminal devices, the connected terminal device Data transmission could not be performed until the data transmission operation was completed.

本発明は上記事情に着目してなされたもので、
その目的とするところは、中継線と任意の端末装
置との間でデータ伝送が行なわれている場合であ
つても、このデータ伝送の終了を待つことなく随
時他の端末装置と中継線との間でデータの伝送を
行ない得るようにし、しかもデータ送出状態の端
末数に応じた効率の良いデータ伝送を行ない得る
データ伝送システムにおける分岐制御装置を提供
することにある。
The present invention has been made focusing on the above circumstances,
The purpose of this is that even if data is being transmitted between a trunk line and any terminal device, the connection between another terminal device and the trunk line can be made at any time without waiting for the end of this data transmission. It is an object of the present invention to provide a branching control device in a data transmission system that can transmit data between terminals and can perform efficient data transmission according to the number of terminals in a data sending state.

そこで本発明は、中継線と複数の端末装置との
間を分岐制御装置により分岐接続し、フレーム単
位のデータ伝送を行うデータ伝送システムにおい
て、分岐制御装置は、複数の端末側回路と中継線
側回路とを具備し、上記端末側回路は、対応する
各端末装置に夫々接続され、送信許可信号を該端
末装置に供給することにより該端末装置からデー
タを1フレーム毎受信し、1フレームのデータを
格納可能な第1メモリに一時格納した後上記中継
線側回路に送出すると共に、上記中継線側回路で
前記1フレームのデータの受信が完了した時点で
上記送信許可信号を上記端末装置に供給し、上記
中継線側回路は、上記各端末側回路と上記中継線
とに接続され、上記複数の端末側回路における1
フレームのデータの受信完了した端末側回路の順
に、各端末側回路から1フレームのデータを受信
すると共に、受信したフレーム単位のデータを、
1フレームのデータを格納可能な第2メモリに一
時格納した後中継線に時分割的に送信することを
特徴とするデータ伝送システムにおける分岐制御
装置を構成している。
Accordingly, the present invention provides a data transmission system in which a branch control device performs branch connection between a trunk line and a plurality of terminal devices, and performs data transmission in frame units. The terminal-side circuit is connected to each corresponding terminal device, receives data frame by frame from the terminal device by supplying a transmission permission signal to the terminal device, and receives data of one frame. is temporarily stored in a storable first memory and then sent to the trunk line side circuit, and at the same time, when the trunk line side circuit completes reception of the one frame of data, the transmission permission signal is supplied to the terminal device. The relay line side circuit is connected to each of the terminal side circuits and the relay line, and is connected to one of the plurality of terminal side circuits.
In the order in which the terminal side circuits have completed receiving frame data, one frame of data is received from each terminal side circuit, and the received frame unit data is
The present invention constitutes a branching control device in a data transmission system characterized in that data of one frame is temporarily stored in a storable second memory and then transmitted to a trunk line in a time-division manner.

このように本発明では、分岐制御装置から送信
許可信号を端末装置へ送出することにより端末装
置からのデータ送信期間を設定するようにし、分
岐制御装置に複数の端末装置が接続されたときこ
れらの端末装置への上記送信許可信号の送出を交
互に行なつて各端末装置からのデータ送出期間を
設定し、これにより各データをフレーム単位で時
分割的多重化して中継線へ送出することにより、
前記目的を達成する。
In this way, in the present invention, the data transmission period from the terminal device is set by sending a transmission permission signal from the branch control device to the terminal device, and when a plurality of terminal devices are connected to the branch control device, these By alternately sending out the above-mentioned transmission permission signals to the terminal devices to set the data transmission period from each terminal device, and thereby time-division multiplexing each data in units of frames and sending it to the trunk line,
Achieve the above objectives.

以下、本発明の一実施例を図面を参照して説明
する。第1図は同実施例における分岐接続装置の
ブロツク構成図で、同制御装置は共通回線として
の中継線1に接続される中継線側回路2と、端末
線3,4,5を経て図示しない各端末装置にそれ
ぞれ接続される端末側回路6,7,8とから構成
されている。そして、これらの中継線側回路2お
よび各端末側回路6,7,8間でそれぞれ出力ス
トローブ信号ST1,〜,ST6およびその応答信
号AS1,〜,AS6を授受することによつて、デ
ータのベースバンド信号BD1,〜BD6の送受
を行なつている。なお、図中MD1,MD2,D
1,〜,D6はフレーム化されたデータを、また
ESA,ESBおよびESCは各端末側回路6,7,
8から端末装置へ送出される送信許可信号をそれ
ぞれ示している。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block configuration diagram of the branch connection device in the same embodiment, in which the control device connects a trunk line side circuit 2 connected to a trunk line 1 as a common line, and terminal lines 3, 4, and 5 (not shown). It is composed of terminal side circuits 6, 7, and 8 connected to each terminal device, respectively. By transmitting and receiving the output strobe signals ST1, -, ST6 and their response signals AS1, -, AS6 between the trunk line side circuit 2 and each terminal side circuit 6, 7, 8, the data base is It transmits and receives band signals BD1 to BD6. In addition, MD1, MD2, D in the figure
1,~,D6 contains the framed data and
ESA, ESB and ESC are connected to each terminal side circuit 6, 7,
8 to the terminal device.

さて、各端末側回路6,7,8は第2図に示す
如く構成されている。なお、ここでは各端末側回
路6,7,8とも構成が同一であるので、端末側
回路6についてのみ説明し、他の回路7,8の説
明は省略する。
Now, each terminal side circuit 6, 7, 8 is constructed as shown in FIG. Here, since the terminal side circuits 6, 7, and 8 have the same configuration, only the terminal side circuit 6 will be explained, and the explanation of the other circuits 7, 8 will be omitted.

すなわち端末側回路6は、端末装置に対しデー
タD1および送信許可信号ESAを送出する変調
回路61と、端末装置からのデータD2を受信し
復調する復調回路62と、受信制御回路63およ
び送信制御回路64と、これらの各回路61,
〜,64の動作を制御する伝送制御回路65とか
ら構成されている。復調回路62は、端末装置か
らのデータD2を復調してベースバンド信号に変
換し、この信号からクロツク信号を抽出してこの
クロツク信号により上記ベースバンド信号を一旦
記憶している。そしてこの記憶したベースバンド
信号を伝送制御回路65からのクロツク信号によ
りビツトパラレルに読出して伝送制御回路65へ
導出している。また、受信制御回路63は、端末
装置からのデータD2が復調回路61および伝送
制御回路65にて取り込まれたとき、中継線側回
路2との間で出力ストローブ信号ST2およびそ
の応答信号AS2の送受を行なつてデータD2の
ベースバンド信号BD2を送出するものである。
一方送信制御回路64は、中継線側回路2との間
で出力ストローブ信号ST1および応答信号AS1
の受信および送信を行なつたのち、中継線側回路
2からのデータのベースバンド信号BD1を入力
するものである。
That is, the terminal side circuit 6 includes a modulation circuit 61 that sends data D1 and a transmission permission signal ESA to the terminal device, a demodulation circuit 62 that receives and demodulates data D2 from the terminal device, a reception control circuit 63, and a transmission control circuit. 64 and each of these circuits 61,
. The demodulation circuit 62 demodulates data D2 from the terminal device and converts it into a baseband signal, extracts a clock signal from this signal, and temporarily stores the baseband signal using this clock signal. Then, this stored baseband signal is read out bit-parallel by a clock signal from the transmission control circuit 65 and guided to the transmission control circuit 65. Further, when data D2 from the terminal device is received by the demodulation circuit 61 and the transmission control circuit 65, the reception control circuit 63 transmits and receives an output strobe signal ST2 and its response signal AS2 to and from the trunk line side circuit 2. Then, baseband signal BD2 of data D2 is sent out.
On the other hand, the transmission control circuit 64 outputs an output strobe signal ST1 and a response signal AS1 between it and the trunk line side circuit 2.
After receiving and transmitting data, the baseband signal BD1 of data from the trunk circuit 2 is input.

第3図は上記受信および送信各制御回路63,
64と伝送制御回路65の構成を示す図である。
同図において、復調回路62から出力されたベー
スバンド信号BD2は、HDLCコントローラ66
を経て第1のメモリ(RAMIN)67に一旦記憶
される。そして、CPU68により出力ストロー
ブ信号ST2の送出および応答信号AS2の検出が
なされたのち、入出力ポート69を介して送出さ
れるようになつている。一方中継線側回路2から
のベースバンド信号BD1は、出力ストローブ信
号ST1の受信およびこれに対する応答信号AS1
の送出がなされたのち入出力ポート69を介して
取り込まれ、第2のメモリ(RAMOUT)70に
記憶される。そして、CPU68により読出され
たのちHDLCコントローラ66を経てクロツク信
号とともに変調回路61へ出力されるようになつ
ている。なお、以上の各信号の伝送制御手順は、
プログラムメモリ(ROM)71に予め設定して
あるプログラムに従つて行なわれる。
FIG. 3 shows the reception and transmission control circuits 63,
64 and a transmission control circuit 65. FIG.
In the figure, the baseband signal BD2 output from the demodulation circuit 62 is transmitted to the HDLC controller 66.
The data is temporarily stored in the first memory (RAMIN) 67 through the process. After the output strobe signal ST2 is sent out and the response signal AS2 is detected by the CPU 68, it is sent out via the input/output port 69. On the other hand, the baseband signal BD1 from the trunk line side circuit 2 receives the output strobe signal ST1 and the response signal AS1 thereto.
After being sent out, the data is taken in through the input/output port 69 and stored in the second memory (RAMOUT) 70. After being read out by the CPU 68, it is outputted to the modulation circuit 61 along with a clock signal via the HDLC controller 66. The transmission control procedure for each of the above signals is as follows:
This is carried out according to a program preset in the program memory (ROM) 71.

一方中継線側回路2は、第4図に示す如く、中
継線1へデータMD1を送出する変調回路21
と、中継線1からのデータMD2を受信し復調す
る復調回路22と、送信制御回路23および多重
制御回路24と、分離受信制御回路25と、以上
の各回路21,〜,25を制御する伝送制御回路
26とから構成されている。分離受信制御回路2
5は、復調回路22および伝送制御回路26にて
データMD2が取り込まれたとき、そのデータ中
に含まれるアドレス情報、つまり各端末装置への
宛て先情報を識別して該当する端末側回路6,
7,8へ上記データMD2のベースバンド信号
BD1,BD3,BD5を分配するものである。な
お、上記データMD2のベースバンド信号BD1,
BD3,BD5の送出動作は、各端末側回路6と
の間で出力ストローブ信号ST1,ST3,ST5
および応答信号AS1,AS3,AS5の送受を行
なつたのち実行している。一方多重制御回路24
は、各端末側回路6,7,8から送られてくるベ
ースバンド信号BD2,BD4,BD6を時分割多
重化するもので、その多重化動作は各端末側回路
6,7,8からの出力ストローブ信号ST2,ST
4,ST6に対する応答信号AS2,AS4,AS6
の返送タイミングを適宜可変することにより行な
つている。例えば出力ストローブ信号がST2,
ST4,ST6の順に到来した場合には、それぞれ
AS2,AS4,AS6の順に応答信号を返送し、
かつその返送タイミングを各ベースバンド信号
BD2,BD4,BD6をデータとして中継線1へ
送出し始める時点に設定する。つまり応答信号
AS2,AS4,AS6は、各端末装置からのデー
タD2,D4,D6をフレーム毎に中継線1へ送
出する毎に発生される。
On the other hand, the trunk line side circuit 2 includes a modulation circuit 21 that sends data MD1 to the trunk line 1, as shown in FIG.
, a demodulation circuit 22 that receives and demodulates the data MD2 from the trunk line 1, a transmission control circuit 23, a multiplex control circuit 24, a separation reception control circuit 25, and a transmission circuit that controls each of the above circuits 21, 25. It is composed of a control circuit 26. Separate reception control circuit 2
5 identifies the address information included in the data, that is, the destination information for each terminal device, when the data MD2 is taken in by the demodulation circuit 22 and the transmission control circuit 26, and identifies the corresponding terminal side circuit 6,
Baseband signal of the above data MD2 to 7 and 8
This is to distribute BD1, BD3, and BD5. Note that the baseband signals BD1 and BD1 of the data MD2 are
The sending operation of BD3 and BD5 is performed by sending output strobe signals ST1, ST3, ST5 between each terminal side circuit 6.
It is executed after sending and receiving response signals AS1, AS3, and AS5. On the other hand, multiplex control circuit 24
is to time-division multiplex the baseband signals BD2, BD4, BD6 sent from each terminal-side circuit 6, 7, 8, and the multiplexing operation is performed using the output from each terminal-side circuit 6, 7, 8. Strobe signal ST2, ST
4. Response signals AS2, AS4, AS6 to ST6
This is done by appropriately varying the return timing. For example, if the output strobe signal is ST2,
If ST4 and ST6 arrive in that order, each
A response signal is returned in the order of AS2, AS4, and AS6,
and the return timing for each baseband signal.
Set the time when BD2, BD4, and BD6 begin to be sent to trunk line 1 as data. i.e. response signal
AS2, AS4, and AS6 are generated every time data D2, D4, and D6 from each terminal device is sent to trunk line 1 for each frame.

第5図は、上記多重制御回路24のブロツク構
成図で、27はCPU、28は入出力ポートを示
している。同図において、各端末側回路6,7,
8から出力された出力ストローブ信号ST2,ST
4,ST6は入出力ポート28を経てCPU27で
検出される。一方各端末側回路6,7,8へ出力
される応答信号AS2,AS4,AS6は、CPU2
7の指令により第1のメモリ(RAMOUT)29
から読出されて入出力ポート28を介して出力さ
れる。また各端末制御回路6,7,8から送られ
た各ベースバンド信号BD2,BD4,BD6は、
入出力ポート28を経て導入されて第2のメモリ
(RAMIN)30に一旦記憶される。そしてCPU
27と送信制御回路23との間で出力ストローブ
信号ST7および応答信号AS7の送受がなされた
のち、CPU27の指令に従つて上記第2のメモ
リ30から読出され、入出力ポート28より送信
制御回路23へ送られるようになつている。な
お、上記各信号の伝送制御はプログラムメモリ
(ROM)31に記憶してあるプログラムに従つ
てすべてCPU27によりなされる。またメモリ
32はベースバンド信号BD2,BD4,BD6を
一時蓄わえるためのもので、RAMにより構成さ
れている。
FIG. 5 is a block diagram of the multiplex control circuit 24, in which 27 is a CPU and 28 is an input/output port. In the figure, each terminal side circuit 6, 7,
Output strobe signal ST2, ST output from 8
4, ST6 is detected by the CPU 27 via the input/output port 28. On the other hand, response signals AS2, AS4, and AS6 output to each terminal side circuit 6, 7, and 8 are
7 command causes the first memory (RAMOUT) 29
is read out from the input/output port 28 and outputted via the input/output port 28. Moreover, each baseband signal BD2, BD4, BD6 sent from each terminal control circuit 6, 7, 8 is
It is introduced through the input/output port 28 and temporarily stored in the second memory (RAMIN) 30. and CPU
After the output strobe signal ST7 and the response signal AS7 are exchanged between the output strobe signal ST7 and the transmission control circuit 23, the output strobe signal ST7 and the response signal AS7 are read out from the second memory 30 according to instructions from the CPU 27, and sent to the transmission control circuit 23 from the input/output port 28. It is now being sent to The transmission control of each of the above signals is entirely performed by the CPU 27 according to a program stored in a program memory (ROM) 31. Further, the memory 32 is for temporarily storing the baseband signals BD2, BD4, and BD6, and is constituted by a RAM.

第6図は中継線側回路2の送信制御回路23、
分離受信制御回路25および伝送制御回路26の
構成を示すものである。同図において、復調回路
22からのベースバンド信号BD7はHDLCコン
トローラ33を経て導入されて第1のメモリ
(RAMIN)34に一旦記憶される。そして、こ
の記憶されたベースバンド信号BD7は、CPU3
5によりそのアドレス情報が識別され、CPU3
5と各端末側回路6,7,8との間で出力ストロ
ーブ信号ST1,ST3,ST5および応答信号AS
1,AS3,AS5の送受がなされたのち、CPU
35の指令によつて入出力ポート36より各端末
側回路6,7,8へ送出される。一方多重制御回
路24からのベースバンド信号BD2,BD4,
BD6は、入出力ポート36を経て導入されて第
2のメモリ(RAMOUT)37に一旦記憶され、
しかるのちCPU35の指令によりクロツク信号
とともにHDLCコントローラ33を経て変調回路
21へ送られる。なお、38はCPU35の制御
プログラムを記憶するためのプログラムメモリで
ある。
FIG. 6 shows the transmission control circuit 23 of the trunk line side circuit 2,
It shows the configuration of a separation reception control circuit 25 and a transmission control circuit 26. In the figure, the baseband signal BD7 from the demodulation circuit 22 is introduced via the HDLC controller 33 and is temporarily stored in the first memory (RAMIN) 34. Then, this stored baseband signal BD7 is sent to the CPU 3.
5 identifies the address information, and CPU3
5 and each terminal side circuit 6, 7, 8, output strobe signals ST1, ST3, ST5 and response signal AS
1. After AS3 and AS5 are sent and received, the CPU
35, the signal is sent from the input/output port 36 to each terminal side circuit 6, 7, 8. On the other hand, the baseband signals BD2, BD4,
BD6 is introduced through the input/output port 36 and temporarily stored in the second memory (RAMOUT) 37.
Thereafter, the signal is sent to the modulation circuit 21 via the HDLC controller 33 along with a clock signal according to a command from the CPU 35. Note that 38 is a program memory for storing a control program for the CPU 35.

次に、以上の如く構成された分岐制御装置の作
用を第7図〜第11図に示すタイミング図を参照
して説明する。先ずデータD2,D4,D6を各
端末装置A,B,Cから中継線1へ送出する場合
には次のようになる。
Next, the operation of the branch control device configured as described above will be explained with reference to timing charts shown in FIGS. 7 to 11. First, when data D2, D4, and D6 are sent from each terminal device A, B, and C to trunk line 1, the process is as follows.

送信許可信号ESA,ESB,ESCの送信中に例
えば端末装置Aからデータ(第1フレーム目)D
2が送られると、このデータD2は端末側回路6
の復調回路62でベースバンド信号BD2に変換
されて伝送制御回路65に導かれ、記憶される。
この結果伝送制御回路65は、変調回路61に指
令を出して送信許可信号ESAの送信を停止する
とともに受信制御回路63から出力ストローブ信
号ST2を中継線側回路2へ出力させる。これに
対し中継線側回路2は、端末側回路6からのスト
ローブ信号ST2を多重制御回路24で検出する
と、この制御回路24から応答信号AS2を返送
し、この後端末側回路6から送出されてくるベー
スバンド信号BD2を上記出力ストローブ信号ST
2の立下がりにて読込む。そしてこの読込んだベ
ースバンド信号BD2に対し、送信制御回路23
でフラツグやフレームチエツクシーケンス
(FCS)等を付加してフレーム化したのち変調回
路21で変調して中継線1へ送出する。またこの
間端末側回路6は、第7図に示す如く中継線側回
路2からの応答信号AS2が断たれたことを確認
して端末装置Aへの送信許可信号ESAの送信を
開始し、これにより端末装置Aから送出されたデ
ータ(第2フレーム目)D2を前記第1フレーム
目のデータD2と同様に読み込む。
For example, data (first frame) D is sent from terminal device A while transmitting permission signals ESA, ESB, and ESC.
2 is sent, this data D2 is sent to the terminal side circuit 6.
The demodulation circuit 62 converts the baseband signal BD2 into a baseband signal BD2, which is guided to the transmission control circuit 65 and stored.
As a result, the transmission control circuit 65 issues a command to the modulation circuit 61 to stop transmitting the transmission permission signal ESA, and causes the reception control circuit 63 to output the output strobe signal ST2 to the trunk line side circuit 2. On the other hand, when the trunk line side circuit 2 detects the strobe signal ST2 from the terminal side circuit 6 with the multiplex control circuit 24, this control circuit 24 returns a response signal AS2, and after that, the strobe signal ST2 sent from the terminal side circuit 6 is sent back. The baseband signal BD2 is output as the strobe signal ST.
Read at the falling edge of 2. Then, for this read baseband signal BD2, the transmission control circuit 23
After adding a flag and a frame check sequence (FCS) to form a frame, the signal is modulated by the modulation circuit 21 and sent to the trunk line 1. During this time, the terminal side circuit 6 confirms that the response signal AS2 from the trunk line side circuit 2 has been cut off, as shown in FIG. 7, and starts transmitting the transmission permission signal ESA to the terminal device A. The data (second frame) D2 sent from the terminal device A is read in the same way as the first frame data D2.

さて、上記端末装置AからのデータD2の読み
込みおよび中継線1への送出を行なつている間
に、例えば端末装置BからデータD4が到来し、
これにより端末側回路7から第8図に示す如く出
力ストローブ信号ST4が出力されると、中継線
側回路2はこの出力ストローブ信号ST4の到来
を記憶しておき、端末側回路6への応答信号AS
2の送出を停止したのち端末側回路7へ応答信号
AS4を出力する。ここで、出力ストローブ信号
ST2が出力されているときに、中継線回路2か
ら応答信号AS2が出力されていない場合、端末
側回路6は端末装置Aへ送信許可信号ESAを送
信していないことはいうまでもない。これを受け
て端末側回路7は、中継線側回路2へベースバン
ド信号BD4を送り、出力ストローブ信号ST4を
断とする。この結果中継線側回路2は、上記出力
ストローブ信号ST4の立下がりで上記ベースバ
ンド信号BD4を読み込み、このベースバンド信
号BD4(第8図ロ)を送信制御回路23でフレ
ーム化して前記端末側回路6からのベースバンド
信号BD2(第8図イ)に続いて変調回路21よ
り中継線1へ送出する。この間端末側回路6へ
は、仮に出力ストローブ信号ST2が出力されて
いても応答信号AS2は出力されないため、当然
端末側回路6から端末装置Aへの送信許可信号
ESAの送信はなされない。したがつて、この間
端末装置Aから新たなデータが送信されることは
ない。また中継線側回路2は、前記ベースバンド
信号BD4の読み込みを終了すると多重制御回路
24から端末側回路7へ出力している応答信号
AS4を断とし、端末側回路Aから第8図のよう
に出力ストローブ信号ST2が出力されていれば、
代わつて端末側回路6へ応答信号AS2を出力す
る。よつて、この応答信号AS2を受けた端末側
回路6は、当然、端末回路Aへ送信許可信号
ESAを送出する。この結果端末側回路6からは
ベースバンド信号BD2(図中ハ)が送出され、
この信号は送信制御回路23でフレーム化された
のち前記ベースバンド信号ロに続いて中継線1へ
送出される。しかして端末装置AおよびBの送信
データD2,D4は、各フレーム毎に交互に中継
線1へ送出される。ここで、端末装置AおよびB
は、A又はBの1のみがデータ通信しているとき
と同一の符号伝送速度でデータを送出することが
できる。つまり端末装置の変調回路はその変調速
度を常に一定とすることができる。なお、このと
きの各端末装置から分岐制御装置への平均的符号
伝送速度は当然1のみがデータ通信しているとき
の1/2になつている。第9図aは、上記中継線1
へのデータの送出状態を示すタイミング図であ
る。なお、第9図bは端末装置A,B,Cそれぞ
れからデータD2,D4,D6の送信が行なわれ
た場合を示すもので、その多重制御は前述した端
末装置A,BのみからデータD2,D4の送信が
あつた場合と同様に、各端末側回路6,7,8へ
の応答信号AS2,AS4,AS6および送信許可
信号ESA,ESB,ESCの返送および送信タイミ
ングを接続される端末装置数に応じて可変し、各
送信許可信号ESA,ESB,ESCを各端末装置A,
B,Cへ交互に送信することにより行ない得る。
なお、各端末装置A,B,CからのデータD2,
D4,D6の送信がすべて終了すると、各端末装
置A,B,Cへはそれぞれ送信許可信号ESA,
ESB,ESCが送信されて次のデータ送信が可能
な状態になる。
Now, while the data D2 from the terminal device A is being read and sent to the trunk line 1, data D4 arrives from the terminal device B, for example.
As a result, when the terminal side circuit 7 outputs the output strobe signal ST4 as shown in FIG. A.S.
After stopping the transmission of 2, send a response signal to the terminal side circuit 7.
Output AS4. Here, the output strobe signal
Needless to say, if the response signal AS2 is not output from the trunk line circuit 2 while ST2 is being output, the terminal side circuit 6 is not transmitting the transmission permission signal ESA to the terminal device A. In response to this, the terminal side circuit 7 sends the baseband signal BD4 to the trunk line side circuit 2, and turns off the output strobe signal ST4. As a result, the relay line side circuit 2 reads the baseband signal BD4 at the falling edge of the output strobe signal ST4, frames this baseband signal BD4 (FIG. 8B) in the transmission control circuit 23, and converts the baseband signal BD4 into a frame to the terminal side circuit. Following the baseband signal BD2 from 6 (FIG. 8A), it is sent to the trunk line 1 from the modulation circuit 21. During this time, the response signal AS2 is not output to the terminal side circuit 6 even if the output strobe signal ST2 is output, so naturally the transmission permission signal from the terminal side circuit 6 to the terminal device A is
No ESA transmissions are made. Therefore, no new data is transmitted from the terminal device A during this time. In addition, when the trunk line side circuit 2 finishes reading the baseband signal BD4, it outputs a response signal from the multiplex control circuit 24 to the terminal side circuit 7.
If AS4 is turned off and the output strobe signal ST2 is output from the terminal side circuit A as shown in Fig. 8, then
Instead, a response signal AS2 is output to the terminal side circuit 6. Therefore, the terminal side circuit 6 that receives this response signal AS2 naturally sends a transmission permission signal to the terminal circuit A.
Send ESA. As a result, the baseband signal BD2 (C in the figure) is sent out from the terminal side circuit 6.
This signal is framed by the transmission control circuit 23 and then sent to the trunk line 1 following the baseband signal (b). Thus, the transmission data D2 and D4 from the terminal devices A and B are alternately sent to the trunk line 1 for each frame. Here, terminal devices A and B
can send data at the same code transmission rate as when only one of A or B is communicating data. In other words, the modulation circuit of the terminal device can always keep its modulation speed constant. Note that the average code transmission rate from each terminal device to the branch control device at this time is naturally 1/2 of that when only one terminal is communicating data. FIG. 9a shows the above trunk line 1.
FIG. 4 is a timing diagram showing the state of sending data to the computer. Note that FIG. 9b shows a case where data D2, D4, and D6 are transmitted from terminal devices A, B, and C, respectively, and the multiplex control is such that data D2, D6 is transmitted only from terminal devices A and B, as described above. In the same way as when D4 is sent, the number of connected terminal devices is determined by the return and transmission timing of response signals AS2, AS4, AS6 and transmission permission signals ESA, ESB, ESC to each terminal side circuit 6, 7, 8. The transmission permission signals ESA, ESB, and ESC are varied according to the terminal equipment A, ESB, and ESC.
This can be done by transmitting to B and C alternately.
In addition, data D2 from each terminal device A, B, C,
When all transmissions of D4 and D6 are completed, transmission permission signals ESA and ESA are sent to each terminal device A, B, and C, respectively.
ESB and ESC are transmitted and the next data transmission becomes possible.

一方、中継線1を介して到来したデータMD2
を各端末装置A,B,Cへ分配する場合は次のよ
うになされる。
On the other hand, data MD2 arriving via trunk line 1
When distributing the data to each terminal device A, B, and C, it is done as follows.

中継線1を経て、例えば第9図aに示す如くフ
レーム毎に多重化されたデータMD2が送られて
くると、中継線側回路2は復調回路22にて上記
データMD2をベースバンド信号BD7に変換し
たのちビツトパラレルの形態で伝送制御回路26
に記憶する。そして、分離受信制御回路25によ
り上記データ中に挿入されているアドレス情報を
識別し、この識別結果に従つて該当する端末側回
路、例えば6へ第10図のように出力ストローブ
信号ST1を出力する。これに対し端末側回路6
は、上記出力ストローブ信号ST1を検出すると
応答信号AS1を返送する。この応答信号AS1が
返送されると中継線側回路2は、分離受信制御回
路25より記憶してあるベースバンド信号BD1
を送出し、この信号BD1の信号レベルが安定し
た時点で出力ストローブ信号ST1を断とする。
この結果端末側回路6では、上記出力ストローブ
信号ST1の立下がりにおいて上記ベースバンド
信号BD1を読み込み、この読み込んだベースバ
ンド信号BD1を送信制御回路64でフレーム化
して変調回路61より端末装置Aへ送出する。同
様に、中継線側回路2で端末装置B宛てのアドレ
ス情報が識別されたときには、分離受信制御回路
25より端末側回路7に対し出力ストローブ信号
ST3が送出され、その応答信号AS3が返送され
たのちベースバンド信号BD3が端末側回路7へ
送出される。そしてこのベースバンド信号BD3
は、端末側回路7の送信制御回路64でフレーム
化されたのち変調回路61より端末装置Bへ送出
される。しかして、中継線1を経て到来した各デ
ータは、そのアドレス情報に従つて各端末側回路
6,7,8へ振り分けられ、各端末装置A,B,
Cへ送られる。また、上記各データの各端末装置
A,B,Cへの伝送速度は、変調回路61により
前記中継線1におけるデータMD2の伝送速度と
全く同一にできる。第11図は上記各データD
1,D3の送出状態を示すタイミング図である。
When data MD2 multiplexed on a frame-by-frame basis is sent through the trunk line 1, for example as shown in FIG. After conversion, the transmission control circuit 26 converts the data into bit-parallel form.
to be memorized. Then, the separate reception control circuit 25 identifies the address information inserted in the data, and according to the identification result, outputs an output strobe signal ST1 to the corresponding terminal side circuit, for example 6, as shown in FIG. . On the other hand, the terminal side circuit 6
When detecting the output strobe signal ST1, it returns a response signal AS1. When this response signal AS1 is returned, the trunk line side circuit 2 receives the stored baseband signal BD1 from the separate reception control circuit 25.
When the signal level of this signal BD1 becomes stable, the output strobe signal ST1 is turned off.
As a result, the terminal side circuit 6 reads the baseband signal BD1 at the falling edge of the output strobe signal ST1, converts the read baseband signal BD1 into a frame in the transmission control circuit 64, and sends it to the terminal device A from the modulation circuit 61. do. Similarly, when the address information addressed to the terminal device B is identified in the trunk line side circuit 2, the separate reception control circuit 25 outputs a strobe signal to the terminal side circuit 7.
ST3 is sent out, and after the response signal AS3 is sent back, the baseband signal BD3 is sent out to the terminal side circuit 7. And this baseband signal BD3
is converted into a frame by the transmission control circuit 64 of the terminal side circuit 7 and then sent to the terminal device B from the modulation circuit 61. Thus, each data that has arrived via the trunk line 1 is distributed to each terminal side circuit 6, 7, 8 according to its address information, and is distributed to each terminal device A, B,
Sent to C. Furthermore, the transmission speed of each of the data to each terminal device A, B, and C can be made exactly the same as the transmission speed of the data MD2 on the trunk line 1 by the modulation circuit 61. Figure 11 shows each of the above data D.
FIG. 1 is a timing chart showing the transmission state of signals 1 and D3.

このように本実施例によれば、任意の端末装置
からデータの伝送を行なう場合に、既に他の端末
装置からデータの伝送がなされていても、このデ
ータ伝送の終了を待つことなく随時データの伝送
を開始することができる。また、データ送出状態
になつている端末装置のみに送信許可信号を与え
てデータを送出させるようにしているので、全て
の端末装置に対し予め送信チヤネルを固定的に割
当てる場合に比べて、中継線を無駄無く効率良く
使用することができ、これによりデータ送出状態
の端末装置の数に応じた効率の良いデータ伝送を
行なうことができる。また各端末装置に対し送信
許可信号ESA,ESB,ESCを送信してデータD
2,D4,D6の送出を制御しているので、各デ
ータD2,D4,D6を分岐制御装置内で大量に
記憶する必要がなく、これにより各部のメモリの
容量を低減し得て装置を安価にて提供できる利点
がある。
As described above, according to this embodiment, when data is transmitted from any terminal device, even if data has already been transmitted from another terminal device, the data can be transmitted at any time without waiting for the end of the data transmission. Transmission can begin. In addition, since only terminal devices that are in the data sending state are given a transmission permission signal to send data, the trunk line can be used efficiently and without waste, and as a result, data can be transmitted efficiently according to the number of terminal devices in the data sending state. In addition, transmission permission signals ESA, ESB, and ESC are sent to each terminal device to send data D.
Since the sending of data D2, D4, and D6 is controlled, there is no need to store a large amount of each data D2, D4, and D6 within the branch control device, which reduces the memory capacity of each part and makes the device less expensive. There are advantages that can be provided by

なお、本発明は上記実施例に限定されるもので
はない。例えば、前記実施例では各端末装置とも
同種類のデータ、例えばフアクシミリ信号を伝送
するようにしたが、端末装置毎にフアクシミリ信
号、電話信号あるいはテレタイプ(TTY)信号
等の互いに異なるデータを伝送するようにしても
よい。さらに、例えば3つの端末装置A,B,C
に順次送出する送信許可信号をA,A,B,C,
A,A,B,Cの順にする等、一部の端末を他に
対して優先させるようにしてもよい。その他端末
装置の接続数や各回路の構成等についても本発明
の要旨を逸脱しない範囲で種々変形して実施でき
ることは勿論である。
Note that the present invention is not limited to the above embodiments. For example, in the above embodiment, each terminal device transmits the same type of data, for example, a facsimile signal, but each terminal device transmits different data such as a facsimile signal, a telephone signal, or a teletype (TTY) signal. You can do it like this. Furthermore, for example, three terminal devices A, B, C
A, A, B, C,
Some terminals may be given priority over others, such as in the order of A, A, B, and C. It goes without saying that the number of terminal devices connected, the configuration of each circuit, etc. can be modified in various ways without departing from the gist of the present invention.

以上詳述したように、駆動状態の端末装置の数
に応じて各端末装置へ送信する送信許可信号の送
信タイミングを可変することにより各データを多
重化し、かつ中継線を経て送られてきた多重化デ
ータをそのアドレス情報に応じて各端末装置に振
り分けるようにした本発明によれば、中継線と任
意の端末装置との間でデータ伝送を行なつている
場合であつても、このデータ伝送の終了を待つこ
となく随時他の端末装置と中継線との間でデータ
伝送を行なうことができ、かつデータ送信状態の
端末数に応じた効率の良いデータ伝送を行ない得
るデータ伝送システムにおける分岐制御装置を提
供することができる。また、本発明によれば、端
末側回路は、送信許可信号の供給により端末装置
からデータを1フレーム毎受信し、1フレームの
データを格納可能な第1メモリに一時格納した後
上記中継線側回路に送出すると共に、中継線側回
路でこの1フレームのデータの受信が完了した時
点で送信許可信号を端末装置に供給し、かつ中継
線側回路は、複数の端末側回路における1フレー
ムのデータの受信完了した端末側回路の順に、各
端末側回路から受信したフレーム単位のデータ
を、1フレームのデータを格納可能な第2メモリ
に一時格納した後中継線に時分割的に送信するこ
とにより、分岐制御装置内の各端末側回路及び中
継線側回路の1フレーム格納メモリを中継線への
データ送信に基づき効率的に利用して分岐制御を
行つているので、分岐制御装置内に各端末装置か
らのデータを記憶する大容量なメモリは必要な
く、メモリの容量を低減し得る安価な装置を提供
することができる。
As detailed above, each data is multiplexed by varying the transmission timing of the transmission permission signal sent to each terminal device according to the number of terminal devices in the driving state, and the multiplexed data sent via the trunk line is multiplexed. According to the present invention, in which data is distributed to each terminal device according to its address information, even when data is being transmitted between a trunk line and any terminal device, this data transmission is Branching control in a data transmission system that can perform data transmission between other terminal devices and a trunk line at any time without waiting for the end of data transmission, and can perform efficient data transmission according to the number of terminals in the data transmission state. equipment can be provided. Further, according to the present invention, the terminal side circuit receives data frame by frame from the terminal device by supplying the transmission permission signal, temporarily stores the data of one frame in the storable first memory, and then At the same time, when the relay line side circuit completes reception of this one frame of data, a transmission permission signal is supplied to the terminal device, and the relay line side circuit transmits one frame of data to the plurality of terminal side circuits. The frame-by-frame data received from each terminal-side circuit is temporarily stored in a second memory capable of storing one frame of data, and then transmitted to the trunk line in a time-division manner in the order in which the terminal-side circuits have completed reception. Since branch control is performed by efficiently using one frame storage memory of each terminal side circuit and trunk line side circuit in the branch control device based on data transmission to the trunk line, each terminal in the branch control device A large-capacity memory for storing data from the device is not required, and an inexpensive device that can reduce the memory capacity can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロツク構成図、
第2図〜第6図は同制御装置の要部の構成を示す
ブロツク図で、第2図は端末側回路のブロツク構
成図、第3図は第2図に示した端末側回路の送
信,受信および伝送各制御回路のブロツク構成
図、第4図は中継線側回路のブロツク構成図、第
5図は第4図に示した中継線側回路の多重制御回
路のブロツク構成図、第6図は第4図に示した中
継線側回路の送信,分離受信および伝送各制御回
路のブロツク構成図、第7図〜第11図は第1図
に示した分岐制御装置の作用説明に用いるための
タイミング図である。 1…中継線、2…中継線側回路、3,4,5…
端末線、6,7,8…端末側回路、D1,D2,
D3,D4,D5,D6,MD1,MD2…デー
タ、BD1,BD2,BD3,BD4,BD5,BD
6…ベースバンド信号、ST1,ST2,ST3,
ST4,ST5,ST6…出力ストローブ信号、AS
1,AS2,AS3,AS4,AS5,AS6…応答
信号、ESA,ESB,ESC…送信許可信号。
FIG. 1 is a block diagram of an embodiment of the present invention.
2 to 6 are block diagrams showing the configuration of the main parts of the control device. FIG. 2 is a block diagram of the terminal side circuit, and FIG. 3 is a block diagram of the terminal side circuit shown in FIG. 2. 4 is a block diagram of the reception and transmission control circuits, FIG. 4 is a block diagram of the relay line side circuit, FIG. 5 is a block diagram of the multiplex control circuit of the trunk line side circuit shown in FIG. 4, and FIG. is a block diagram of the transmission, separation/reception, and transmission control circuits of the trunk line side circuit shown in FIG. 4, and FIGS. FIG. 1... Relay line, 2... Relay line side circuit, 3, 4, 5...
Terminal line, 6, 7, 8...Terminal side circuit, D1, D2,
D3, D4, D5, D6, MD1, MD2...Data, BD1, BD2, BD3, BD4, BD5, BD
6...Baseband signal, ST1, ST2, ST3,
ST4, ST5, ST6...Output strobe signal, AS
1, AS2, AS3, AS4, AS5, AS6...response signal, ESA, ESB, ESC...transmission permission signal.

Claims (1)

【特許請求の範囲】 1 中継線と複数の端末装置との間を分岐制御装
置により分岐接続し、フレーム単位のデータ伝送
を行うデータ伝送システムにおいて、 分岐制御装置は、複数の端末側回路と中継線側
回路とを具備し、 上記端末側回路は、対応する各端末装置に夫々
接続され、送信許可信号を該端末装置に供給する
ことにより該端末装置からデータを1フレーム毎
受信し、1フレームのデータを格納可能な第1メ
モリに一時格納した後上記中継線側回路に送出す
ると共に、上記中継線側回路で前記1フレームの
データの受信が完了した時点で上記送信許可信号
を上記端末装置に供給し、 上記中継線側回路は、上記各端末側回路と上記
中継線とに接続され、上記複数の端末側回路にお
ける1フレームのデータの受信完了した端末側回
路の順に、各端末側回路から1フレームのデータ
を受信すると共に、受信したフレーム単位のデー
タを、1フレームのデータを格納可能な第2メモ
リに一時格納した後中継線に時分割的に送信する
ことを特徴とするデータ伝送システムにおける分
岐制御装置。
[Claims] 1. In a data transmission system in which a trunk line and a plurality of terminal devices are branch-connected by a branch control device and data transmission is performed in frame units, the branch control device connects a plurality of terminal-side circuits and relays. The terminal side circuit is connected to each corresponding terminal device, receives data frame by frame from the terminal device by supplying a transmission permission signal to the terminal device, and receives data from the terminal device frame by frame. data is temporarily stored in a storable first memory and then sent to the trunk circuit, and when the trunk circuit completes receiving the one frame of data, the transmission permission signal is transmitted to the terminal device. The relay line side circuit is connected to each of the terminal side circuits and the relay line, and the terminal side circuits are connected to each of the terminal side circuits and the relay line, and the terminal side circuits are connected to each of the terminal side circuits in the order of the terminal side circuits that have completed receiving one frame of data in the plurality of terminal side circuits. Data transmission characterized by receiving one frame of data from a computer, temporarily storing the received frame-by-frame data in a second memory capable of storing one frame of data, and then transmitting it to a trunk line in a time-division manner. Branch control device in the system.
JP56055451A 1981-04-13 1981-04-13 Branch control system in data transmission system Granted JPS57170647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56055451A JPS57170647A (en) 1981-04-13 1981-04-13 Branch control system in data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56055451A JPS57170647A (en) 1981-04-13 1981-04-13 Branch control system in data transmission system

Publications (2)

Publication Number Publication Date
JPS57170647A JPS57170647A (en) 1982-10-20
JPH0313778B2 true JPH0313778B2 (en) 1991-02-25

Family

ID=12998959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56055451A Granted JPS57170647A (en) 1981-04-13 1981-04-13 Branch control system in data transmission system

Country Status (1)

Country Link
JP (1) JPS57170647A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601151B2 (en) * 1993-08-26 1997-04-16 日本電気株式会社 Frame data multiplexing method
JP4893991B2 (en) * 2005-09-06 2012-03-07 株式会社デンソー Fuel pump

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53128904A (en) * 1977-04-15 1978-11-10 Yokogawa Hokushin Electric Corp Data communication device

Also Published As

Publication number Publication date
JPS57170647A (en) 1982-10-20

Similar Documents

Publication Publication Date Title
DK157587B (en) PROCEDURE AND CIRCUIT FOR THE TRANSMISSION OF DATA SIGNALS BETWEEN DATA SIGNALS AND RECEIVERS SIGNATURES CONNECTED TO A DATA PROCESSING DEVICE DATA PROCESSING DEVICES
EP0653863B1 (en) Arbitration apparatus and method for controlling the access to a network
DK151674B (en) PROCEDURE AND CIRCUIT FOR DISTRIBUTING DATA BETWEEN DATA TERMINALS
US5619653A (en) Buffer device with resender
JPH0313778B2 (en)
JPH05336141A (en) Loop network
US5390163A (en) Data exchange capable of minimizing loss of a data block
DK151673B (en) CIRCUIT FOR TRANSMISSING DATA SIGNALS BETWEEN TWO DATA TERMINALS IN A DATA TRANSFER
EP0548977A2 (en) Multiplex transmission apparatus and multiplex transmission method
KR100427853B1 (en) Digital Message Routing System
JP2626228B2 (en) Multi-way multiplex radio system
JPS61187445A (en) Packet transmission control system
JP2630117B2 (en) ISDN interface circuit
JP3067159B2 (en) Method and apparatus for controlling signal direction of packet switching apparatus
JPH0369242A (en) Modem pool connection system
EP0993228A2 (en) Integrated circuit for the access interface with the local telephone network
JPH03237833A (en) Facsimile store and forward multiple address equipment
JP2973275B2 (en) ISDN broadcast method
JP2757757B2 (en) Control method for multiple devices connected to a bus communication line
JPH02285726A (en) Load control system
JPH11112538A (en) Communications system
JPS6142984B2 (en)
JPH039631A (en) Line speed switching control system for time division line exchange
JPH02288438A (en) Access system for loop type communication system
JPH01216649A (en) Distribution output method for information